JP4961183B2 - 半導体ウェーハの加工方法 - Google Patents

半導体ウェーハの加工方法 Download PDF

Info

Publication number
JP4961183B2
JP4961183B2 JP2006260521A JP2006260521A JP4961183B2 JP 4961183 B2 JP4961183 B2 JP 4961183B2 JP 2006260521 A JP2006260521 A JP 2006260521A JP 2006260521 A JP2006260521 A JP 2006260521A JP 4961183 B2 JP4961183 B2 JP 4961183B2
Authority
JP
Japan
Prior art keywords
polishing
semiconductor wafer
back surface
thickness
wheel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006260521A
Other languages
English (en)
Other versions
JP2008084930A (ja
Inventor
臣之典 関家
節男 山本
直哉 介川
徳人 不破
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2006260521A priority Critical patent/JP4961183B2/ja
Priority to US11/903,041 priority patent/US7731567B2/en
Publication of JP2008084930A publication Critical patent/JP2008084930A/ja
Application granted granted Critical
Publication of JP4961183B2 publication Critical patent/JP4961183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Description

本発明は、半導体ウェーハの裏面を研磨して所望の厚さに形成する半導体ウェーハの加工方法に関するものである。
集積回路等の半導体デバイスが表面側に複数形成された半導体ウェーハは、裏面が研磨されて所望の厚さに形成された後にダイシングされて個々の半導体デバイスに分割される。特に、近年は、電子機器の小型化、薄型化等の要求に対応するために、裏面を効率良く研削して半導体デバイスの厚さを１００μｍ以下、５０μｍ以下というように極めて薄く形成することが求められている。
しかし、半導体ウェーハの裏面を研削すると、その裏面にマイクロクラックからなる厚さが０．５μｍ前後の歪み層が形成され、この歪み層が半導体デバイスの抗折強度を低下させる要因となる。半導体ウェーハが極めて薄く形成される場合は、この歪み層が半導体ウェーハの割れや欠けを引き起こす要因にもなる。
そこで、半導体ウェーハの裏面を研磨した後に、裏面にポリッシング、ウェットエッチング、ドライエッチング等を施すことにより歪み層を除去し、抗折強度の低下を防止することも行われている（例えば特許文献１参照）。
特開２００３−１７３９８７号公報
しかしながら、例えばＤＲＡＭのようにリフレッシュ（データ保持）機能を有する半導体デバイスが複数形成された半導体ウェーハにおいては、裏面研磨の後にポリッシング、ウェットエッチング、ドライエッチング等によって歪み層を除去すると、データ保持機能が低下するという問題が生じた。
この問題は、半導体デバイスの製造工程において内部に含有した銅等の金属原子が、裏面の歪み層除去前にはゲッタリング効果により裏面側に偏っていたが、裏面のポリッシング等により歪み層を除去すると、ゲッタリング効果が低下し、半導体デバイスが形成された表面側に金属原子が遊動することが原因となっていると考えられる。
そこで、本発明が解決しようとする課題は、半導体ウェーハを所望の厚さに形成する場合において、半導体デバイスの抗折強度を低下させず、かつ、ゲッタリング効果を生じさせて半導体デバイスの品質に悪影響を及ぼさないようにすることである。
本発明は、複数のデバイスが表面に形成された半導体ウェーハの裏面を粒径が０．０１μｍ〜０．２μｍの砥粒を含む砥石を用いて研磨して半導体ウェーハを所望の厚さに形成する半導体ウェーハの加工方法であって、複数のデバイスが形成された領域の裏面を研磨して厚さが１０μｍ〜１００μｍの凹部を形成するとともに、該凹部の外周側にリング状補強部を形成し、研磨によって凹部の底面に０．０５〜０．１μｍの厚さの歪み層を残存させることを特徴とする。
半導体ウェーハとしては、例えばシリコンウェーハがある。
本発明では、半導体ウェーハの裏面を研磨してその厚さを１０μｍ〜１００μｍに仕上げ、その研磨によって、当該裏面に透過型電子顕微鏡による観察で０．０１μｍ〜０．２μｍの厚さの歪み層が形成されるようにしたため、ゲッタリング効果が向上すると共に、半導体デバイスの抗折強度を平均１０００ＭＰａ以上、最小値でも５００ＭＰａ以上とすることができる。
図１に示す半導体ウェーハＷはシリコンウェーハであり、その表面Ｗａには、縦横に設けられたストリートＳによって区画されて、例えばＤＲＡＭ（Dynamic Random Access Memory）のようなデータ保持機能を有する半導体デバイスＤが複数形成されている。半導体デバイスＤが形成された領域は、デバイス領域Ｗ１を構成しており、デバイス領域Ｗ１は、デバイスＤが形成されていない外周余剰領域Ｗ２によって囲繞されている。
半導体ウェーハＷは、裏面Ｗｂを研磨することにより所望の厚さに形成される。裏面Ｗｂの研磨の前には、半導体デバイスＤを保護するための保護部材１０を半導体ウェーハＷの表面Ｗａに貼着し、図２に示す状態とする。
半導体ウェーハＷの裏面Ｗｂの研磨には、例えば図３に示す研磨装置１を用いる。この研磨装置１においては、半導体ウェーハＷを保持して回転可能なチャックテーブル２と、チャックテーブル２に保持された半導体ウェーハＷを研磨する研磨手段３とを備えている。研磨手段３は、研磨送り手段４によって駆動されて昇降する。
チャックテーブル２は、移動基台２０によって回転可能に支持されており、移動基台２０がジャバラ２１の伸縮を伴って水平方向に移動するのに伴い、チャックテーブル２も同方向に移動する構成となっている。
研磨手段３には、垂直方向の軸心を有するスピンドル３０と、スピンドル３０の下端に形成されたホイールマウント３１と、図４に示すようにリング状の基台３２ａの端面に複数の研磨砥石３３がエポキシ樹脂等のボンド剤によって固着されて構成される研磨ホイール３２とを備えている。個々の研磨砥石３３は、粒径が０．０１μｍ〜０．２μｍのダイヤモンド、ＣＢＮ（超砥粒）、ＷＡ、ＧＣ等の砥粒をビトリファイドボンドに体積比で３０％混入させて１２００℃前後の温度で焼結して形成される。
図３に示すように、研磨送り手段４は、垂直方向に配設されたガイドレール４０及びボールネジ４１と、ボールネジ４１に連結された駆動源４２と、ガイドレール４０に摺接すると共に内部のナットがボールネジ４１に螺合した昇降板４３とから構成されており、駆動源４２に駆動されてボールネジ４１が回動するのに伴い昇降板４３がガイドレール４０にガイドされて昇降し、昇降板４３に固定された研磨手段３も昇降する構成となっている。
図５に示すように、研磨ホイール３２は、ネジ止めによってホイールマウント３１に固定されており、半導体ウェーハＷの裏面Ｗｂの研磨時は、チャックテーブル２において半導体ウェーハＷに貼着された保護部材１０側が保持される。そして、ウェーハＷの裏面Ｗｂが研磨砥石３３に対峙した状態で、チャックテーブル２と研磨ホイール３２とを逆方向に回転させ、チャックテーブル２の回転に伴い半導体ウェーハＷが回転すると共に、研磨ホイール３２の回転に伴い回転する研磨砥石３３が半導体ウェーハＷの裏面Ｗｂに接触して研磨が行われる。このとき、チャックテーブル２を２００ｒｐｍ〜３００ｒｐｍで回転させ、研磨ホイール３２を２０００ｒｐｍ〜６０００ｒｐｍで回転させ、図１に示した研磨送り手段４による研磨手段３の下方への送り速度を０．０５μｍ／秒〜０．５μｍ／秒、好ましくは０．１５μｍ／秒として研磨砥石３３を半導体ウェーハＷの裏面Ｗｂに押圧し、半導体ウェーハＷの厚さが１０μｍ〜１００μｍとなるまで研磨を行う。そうすると、図６に示すように、半導体ウェーハＷの裏面Ｗｂに、透過型電子顕微鏡による観察で０．０１μｍ〜０．２μｍの厚さの歪み層１００が形成されることが確認された。したがって、デバイスＤの品質を低下させないだけのゲッタリング効果が得られ、また、このときの半導体ウェーハＷの抗折強度は、仕上がり厚さによって異なるが、最小値でも５００ＭＰａ以上はあり、平均で１０００ＭＰａ以上あることが確認された。
図４及び図５に示した研磨ホイール３２に代えて、図７に示す研磨ホイール５を用いることもできる。この研磨ホイール５は、円形の基台５ａの端面に研磨砥石５０がエポキシ樹脂等のボンド剤によって固着されて構成される。この研磨ホイール５は、ホイールマウント３１にネジ止めによって固定される。研磨砥石５０は、フェルト等の高分子素材に粒径が０．０１μｍ〜０．２μｍのダイヤモンド、ＣＢＮ、ＷＡ、ＧＣ等の砥粒を体積比で３０％混入させ、２００℃前後の温度で焼成して円盤上に形成したものである。
そして、図５の場合と同様に、この研磨砥石５０及びチャックテーブル２を回転させながら、半導体ウェーハＷの裏面Ｗｂに回転する研磨砥石５０を接触させて押圧し、研磨を行う。このとき、チャックテーブル２を１００ｒｐｍ以下で回転させ、研磨砥石５０を２０００ｒｐｍ〜６０００ｒｐｍで回転させ、研磨送り手段４によって半導体ウェーハＷに対して１００Ｎ〜４００Ｎの荷重をかけながら押圧し、半導体ウェーハＷが所望の厚さになるまで研磨を行う。そうすると、半導体ウェーハＷの裏面Ｗｂに、透過型電子顕微鏡による観察で０．０１μｍ〜０．２μｍの厚さの歪み層が形成されることが確認された。したがって、半導体デバイスの品質を低下させないだけのゲッタリング効果が得られ、また、このときの半導体ウェーハＷの抗折強度は、仕上がり厚さによって異なるが、最小値でも５００ＭＰａ以上はあり、平均で１０００ＭＰａ以上あることが確認された。
なお、上記２つの例における研磨の前に、粒径が２μｍ〜４μｍ程度のダイヤモンド砥粒が含まれる砥石によって半導体ウェーハＷの裏面Ｗｂを研削して厚さを所望の厚さより若干厚く、例えば１２μｍ〜１０２μｍ程度に形成し、その後、上記のように研磨を行って２μｍほど除去して所望の厚さに形成し、０．０１μｍ〜０．１μｍの厚さの歪み層を残存させると、生産性が向上する。
次に、図８に示す研磨装置６を用いて、図１に示した半導体ウェーハＷのデバイス領域Ｄの裏面のみを研磨する場合について説明する。この研磨装置６は、研磨ホイールの構成のみが図３に示した研磨装置１と異なる構成となっている。研磨装置６においてホイールマウント３１に装着される研磨砥石としては、例えば図９に示す研磨ホイール７、図１０に示す研磨ホイール８がある。
図９に示す研磨ホイール７は、基台７ａに複数の研磨砥石７０が円形に配置された状態で固着されて構成されている。個々の研磨砥石７０は、粒径が０．０１μｍ〜０．２μｍのダイヤモンド、ＣＢＮ（超砥粒）、ＷＡ、ＧＣ等の砥粒をビトリファイドボンドに体積比で３０％混入させて１２００℃前後の温度で焼結して形成され、エポキシ樹脂等のボンド剤によって基台７ａの端面に固着される。研磨砥石７０は、その回転軌道の最外周の直径が、図１に示したデバイス領域Ｗ１の半径より大きくデバイス領域Ｗ１の直径より小さくなるように、かつ、回転軌道の最内周の直径がデバイス領域Ｗ１の半径より小さくなるように形成されている。研磨ホイール７は、ホイールマウント３１にネジ止めによって固定される。
図１０に示す研磨ホイール８は、円形の基台８ａの端面に研磨砥石８０がエポキシ樹脂等のボンド剤によって固着されて構成される。研磨砥石８０は、粒径が０．０１μｍ〜０．２μｍのダイヤモンド、ＣＢＮ、ＷＡ、ＧＣ等の砥粒を体積比で３０％ワニスに混入させた状態でフェルト等の高分子素材に含浸させて、２００℃前後の温度で焼成して円盤上に形成したものである。研磨ホイール８は、ホイールマウント３１にネジ止めによって固定される。研磨砥石８０の直径は、図１に示したデバイス領域Ｗ１の半径より大きくデバイス領域Ｗ１の直径より小さくなるように形成されている。
例えば、研磨ホイール７を用いて半導体ウェーハＷの裏面Ｗｂを研磨する場合は、図１１に示すように、研磨砥石７０と半導体ウェーハＷの裏面Ｗｂとを対峙させ、チャックテーブル２と研磨ホイール７とを逆方向に回転させ、チャックテーブル２の回転に伴い半導体ウェーハＷが回転すると共に、研磨砥石７０を、半導体ウェーハＷの裏面Ｗｂのうちデバイス領域Ｗ１の裏面のみに接触させ、外周余剰領域Ｗ２には接触させずに研磨を行う。研磨砥石７０は、常に半導体ウェーハＷの回転中心に接触する。また、チャックテーブル２を２００ｒｐｍ〜３００ｒｐｍで回転させ、研磨ホイール７を２０００ｒｐｍ〜６０００ｒｐｍで回転させ、図１に示した研磨送り手段４による研磨手段３の下方への送り速度を０．０５μｍ／秒〜０．５μｍ／秒、好ましくは０．１５μｍ／秒として研磨砥石７０を半導体ウェーハＷの裏面Ｗｂに押圧し、研磨を行う。そうすると、半導体ウェーハＷのデバイス領域Ｗ１の裏面のみが研磨され、図１２及び図１３に示すように、デバイス領域Ｗ１の裏側に凹部Ｗ３が形成され、その外周側には、元の厚さを維持したリング状補強部Ｗ４が形成される。凹部Ｗ３の厚さが１０μｍ〜１００μｍになるまで研磨を行う。
そして、凹部Ｗ３の底面には、透過型電子顕微鏡による観察で０．０１μｍ〜０．２μｍの厚さの歪み層１００が形成されることが確認された。したがって、デバイスＤの品質を低下させないだけのゲッタリング効果が得られ、また、このときの半導体ウェーハＷの抗折強度は、凹部Ｗ３の仕上がり厚さによって異なるが、最小値でも５００ＭＰａ以上はあり、平均で１０００ＭＰａ以上あることが確認された。更に、リング状補強部Ｗ４が研磨前の厚さを維持しているため、半導体ウェーハＷの搬送等のその後の取り扱いが容易となり、割れや欠け等を防止することができる。
図１０に示した研磨ホイール８を用いた場合も、研磨砥石８０と半導体ウェーハＷの裏面Ｗｂとを対峙させ、チャックテーブル２と研磨ホイール８とを逆方向に回転させ、チャックテーブル２の回転に伴い半導体ウェーハＷが回転すると共に、研磨砥石８０を、半導体ウェーハＷの裏面Ｗｂのうちデバイス領域Ｗ１の裏面のみに接触させ、外周余剰領域Ｗ２には接触させずに研磨を行う。研磨中は、常にウェーハＷの回転中心に研磨砥石８０が接触するようにする。また、チャックテーブル２を１００ｒｐｍ以下で回転させ、研磨砥石８０を２０００ｒｐｍ〜６０００ｒｐｍで回転させ、研磨送り手段４によって半導体ウェーハＷに対して１００Ｎ〜４００Ｎの荷重をかけながら押圧し、半導体ウェーハＷが所望の厚さになるまで研磨を行う。そうすると、図１２及び図１３に示すように、デバイス領域Ｗ１の裏側に凹部Ｗ３が形成され、その外周側には、元の厚さを維持したリング状補強部Ｗ４が形成される。凹部Ｗ３の厚さが１０μｍ〜１００μｍになるまで研磨を行う。
そして、凹部Ｗ３の底面には、透過型電子顕微鏡による観察で０．０１μｍ〜０．２μｍの厚さの歪み層が形成されることが確認された。したがって、半導体デバイスの品質を低下させないだけのゲッタリング効果が得られ、また、このときの半導体ウェーハＷの抗折強度は、仕上がり厚さによって異なるが、最小値でも５００ＭＰａ以上はあり、平均で１０００ＭＰａ以上あることが確認された。更に、リング状補強部Ｗ４が研磨前の厚さを維持しているため、半導体ウェーハＷの搬送等のその後の取り扱いが容易となり、割れや欠け等を防止することができる。
なお、研磨ホイール７または研磨ホイール８による研磨の前に、粒径が２μｍ〜４μｍ程度のダイヤモンド砥粒が含まれる砥石によってデバイス領域Ｗ１の裏面を研削して、凹部Ｗ３の厚さを所望の厚さより若干厚く、例えば１２μｍ〜１０２μｍ程度に形成し、その後、上記のように研磨を行って２μｍほど除去して所望の厚さに形成し、０．０１μｍ〜０．１μｍの厚さの歪み層を残存させると、生産性が向上する。
半導体ウェーハ及び保護部材の一例を示す斜視図である。 半導体ウェーハの表面に保護部材が貼着された状態を示す斜視図である。 研磨装置の第一の例を示す斜視図である。 研磨ホイールの第一の例を示す斜視図である。 半導体ウェーハの裏面を研磨する状態を示す斜視図である。 裏面に歪み層が形成された半導体ウェーハ及び保護部材を拡大して示す正面図である。 研磨ホイールの第二の例を示す斜視図である。 研磨装置の第二の例を示す斜視図である。 研磨ホイールの第三の例を示す斜視図である。 研磨ホイールの第四の例を示す斜視図である。 半導体ウェーハの裏面のうちデバイス領域の裏側を研磨する状態を示す斜視図である。 デバイス領域の裏側に凹部が形成された半導体ウェーハ及び保護部材を示す斜視図である。 デバイス領域の裏側に凹部が形成された半導体ウェーハ及び保護部材を示す断面図である。
Ｗ：半導体ウェーハ
Ｗａ：表面
Ｓ：ストリート Ｄ：半導体デバイス
Ｗ１：デバイス領域 Ｗ２：外周余剰領域
Ｗｂ：裏面
Ｗ３：凹部 １００：歪み層
Ｗ４：リング状補強部
１０：保護部材
１：研磨装置
２：チャックテーブル
２０：移動基台 ２１：ジャバラ
３：研磨手段
３０：スピンドル ３１：ホイールマウント
３２：研磨ホイール ３２ａ：基台 ３３：研磨砥石
４：研磨送り手段
４０：ガイドレール ４１：ボールネジ ４２：駆動源 ４３：昇降板
５：研磨ホイール
５ａ：基台 ５０：研磨砥石
６：研磨装置
７：研磨ホイール
７ａ：基台 ７０：研磨砥石
８：研磨ホイール
８ａ：基台 ８０：研磨砥石

Claims (2)

  1. 複数のデバイスが表面に形成された半導体ウェーハの裏面を粒径が０．０１μｍ〜０．２μｍの砥粒を含む砥石を用いて研磨して該半導体ウェーハを所望の厚さに形成する半導体ウェーハの加工方法であって、
    該複数のデバイスが形成された領域の裏面を研磨して厚さが１０μｍ〜１００μｍの凹部を形成するとともに、該凹部の外周側にリング状補強部を形成し、
    該研磨によって該凹部の底面に０．０５〜０．１μｍの厚さの歪み層を残存させる
    半導体ウェーハの加工方法。
  2. 前記半導体ウェーハはシリコンウェーハである請求項１に記載の半導体ウェーハの加工方法。
JP2006260521A 2006-09-26 2006-09-26 半導体ウェーハの加工方法 Active JP4961183B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006260521A JP4961183B2 (ja) 2006-09-26 2006-09-26 半導体ウェーハの加工方法
US11/903,041 US7731567B2 (en) 2006-09-26 2007-09-20 Semiconductor wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006260521A JP4961183B2 (ja) 2006-09-26 2006-09-26 半導体ウェーハの加工方法

Publications (2)

Publication Number Publication Date
JP2008084930A JP2008084930A (ja) 2008-04-10
JP4961183B2 true JP4961183B2 (ja) 2012-06-27

Family

ID=39225547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006260521A Active JP4961183B2 (ja) 2006-09-26 2006-09-26 半導体ウェーハの加工方法

Country Status (2)

Country Link
US (1) US7731567B2 (ja)
JP (1) JP4961183B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009094326A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2009095947A (ja) * 2007-10-18 2009-05-07 Disco Abrasive Syst Ltd 研削装置及びウェーハの研削方法
JP5081643B2 (ja) * 2008-01-23 2012-11-28 株式会社ディスコ ウエーハの加工方法
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2022133007A (ja) * 2021-03-01 2022-09-13 株式会社ディスコ 被加工物の研削方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792464B2 (ja) * 1995-05-25 1998-09-03 住友電気工業株式会社 マイクロデバイス基板およびマイクロデバイス基板の製造方法
JP2003173987A (ja) 2001-12-04 2003-06-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2005311025A (ja) * 2004-04-21 2005-11-04 Naoetsu Electronics Co Ltd シリコンウエーハの製造方法及びそれにより製造されたシリコンウエーハ
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
JP2007012810A (ja) * 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JP2008084930A (ja) 2008-04-10
US7731567B2 (en) 2010-06-08
US20080076329A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP4961183B2 (ja) 半導体ウェーハの加工方法
JP3645528B2 (ja) 研磨方法及び半導体装置の製造方法
EP2762272B1 (en) Wafer polishing apparatus and method
KR102255728B1 (ko) 웨이퍼의 가공 방법
JP5916513B2 (ja) 板状物の加工方法
CN108247528B (zh) 一种研磨垫的处理方法
JP2018039063A (ja) 加工装置
JP2013247132A (ja) 板状物の加工方法
JP4878738B2 (ja) 半導体デバイスの加工方法
JP5119614B2 (ja) ウェーハ外周部研削方法
JP2011103379A (ja) ウェーハの平坦化加工方法
US6478977B1 (en) Polishing method and apparatus
JP2010205861A (ja) 積層ウエーハの面取り装置およびそれを用いて積層ウエーハのベベル部、エッジ部を面取り加工する方法
KR20200038424A (ko) 웨이퍼의 가공 방법
JP6963075B2 (ja) ウェハの表面処理装置
JP3348272B2 (ja) ウェハ研磨方法
JP2018056500A (ja) 板状物の加工方法
JP6843554B2 (ja) ウェハの表面処理装置
JP6717706B2 (ja) ウェハの表面処理装置
JP7301472B2 (ja) ウェーハの加工方法
US20240071753A1 (en) Processing method of wafer
CN108735591A (zh) 晶圆表面平坦化方法
JP2023180612A (ja) 被加工物の研削方法
JP2022133007A (ja) 被加工物の研削方法
JP4582671B2 (ja) 研削ホイール及び該研削ホイールを搭載した研削装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4961183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250