JP4670276B2 - 半導体装置の製造方法 - Google Patents

Description

この発明は、ＦＳ−ＩＧＢＴ（フィールドストップ型の絶縁ゲート型バイポーラトランジスタ）などの薄型半導体装置の製造方法に関し、特に半導体基板の裏面を研削して薄くする方法に関する。

近年、ＩＧＢＴ、ＭＯＳＦＥＴ（金属−酸化膜−半導体構造を有する絶縁ゲート型電界効果トランジスタ）およびＦＷＤ（フリーホイールダイオード）などの電力用半導体装置の分野では、より一層の低オン電圧化と、より一層の低損失化を図るため、半導体装置の小型化および薄型化の要求が高くなっている。図４（図４−１〜図４−４）は、これらの薄型半導体装置の従来の製造プロセスを示す図である。図４に示すように、まず、半導体基板２１の表面２２に、各種拡散層や電極などの表面側素子構造部２９を形成する。その後、基板表面２２に表面保護膜２３としてレジスト膜を塗布する（図４−１（ａ））。その際、基板表面２２を保護するとともに、チップとチップの間の段差を埋めるため、レジスト膜を厚め、例えば３０μｍ程度の厚さに塗布する。

次に、表面保護膜２３の表面にバックグラインド用の表面保護テープ（バックグラインドテープ）２４を貼る（図４−２（ｂ））。次に、半導体基板２１の裏面２５をバックグラインドして、８０μｍの厚さの薄膜半導体基板２６とする（図４−３（ｃ））。そして、表面保護テープ２４を剥がし、薬液でエッチングして機械加工歪みを除去した後、表面保護膜２３を剥離させる。このようにして、表面側素子構造部２９を有する薄膜半導体基板２７ができあがる（図４−４（ｄ））。薄膜半導体基板２７の厚さは、６０μｍ程度である。

図５（図５−１〜図５−５）は、支持基板を用いた場合の薄型半導体装置の従来の製造プロセスを示す図である。図５に示すように、まず、石英ガラスでできた支持基板３１の表面全面に剥離層３２を形成する（図５−１（ａ））。剥離層３２は、後の工程においてＵＶ（紫外線）硬化型樹脂を支持基板３１から剥離させるために、あらかじめ設けられる。次に、剥離層３２の表面にＵＶ硬化型樹脂３３を５０μｍ程度の厚さに塗布する（図５−２（ｂ））。次に、ＵＶ硬化型樹脂３３上に、表面側素子構造部２９が表面２２に形成された半導体基板２１を、その基板表面２２をＵＶ硬化型樹脂３３側にして載置する。

次に、ＵＶ硬化型樹脂３３に、ＵＶランプ（紫外線放射光源）等から放射された紫外線を、支持基板３１を透過させて照射することによって、ＵＶ硬化型樹脂３３を硬化させる（図５−３（ｃ））。これによって、半導体基板２１が、剥離層３２およびＵＶ硬化型樹脂３３を介して、支持基板３１に固着される。次に、半導体基板２１の裏面２５をバックグラインドして、８０μｍの厚さの薄膜半導体基板２６とする（図５−４（ｄ））。そして、薬液でエッチングして機械加工歪みを除去した後、支持基板３１を剥離させる。このようにして、表面側素子構造部２９を有する厚さ６０μｍ程度の薄膜半導体基板２７ができあがる（図５−５（ｅ））。

また、素子が形成された半導体基板と、支持基板とを両面接着シートで接着して一体化させ、両面接着シートおよび支持基板と一体化された半導体基板に対して研削等を行って薄層化する方法が提案されている（例えば、特許文献１参照。）。この提案では、両面接着シートが半導体基板に対して衝撃緩和層として機能することによって、研削等の際に半導体基板が割れるのを防いでいる。また、支持基板上に絶縁層を介して半導体層が張り合わされているウェーハを所定の厚さに仕上げるにあたって、ウェーハ表面の周辺部における支持基板と半導体層とがなす段差部を平坦化レジストによって埋め込み、ウェーハ表面を平坦化する工程と、平坦化されたウェーハの半導体層および平坦化レジスト上に保護膜を形成する工程と、ウェーハ表面全面を平坦化レジストおよび保護膜によって覆った状態で、ウェーハが所定の厚さになるまで、ウェーハの支持基板裏面を研磨する工程とを有する方法が提案されている（例えば、特許文献２参照。）。

特開２００３−２５７９０７号公報 特開平６−２５２１０９号公報

しかしながら、図４に示す製造プロセスに従って薄膜半導体基板２７を作製すると、薄膜半導体基板２７の縁部に欠けが生じやすくなるという問題点がある。その原因は、以下の通りである。半導体基板２１に表面保護膜２３を塗布したときに、図６に示すように、半導体基板２１の外周縁部に表面保護膜２３の盛り上がり部分２３ａが生じる。基板中央部分での表面保護膜２３の厚さが３０μｍであるのに対して、この盛り上がり部分２３ａの高さはおおよそ７０μｍである。このような状態のままバックグラインドを行って半導体基板２１の厚さを８０μｍまで薄くしようとすると、半導体基板２１の内部より外周縁部に圧力がかかり、外周縁部が薄くなり過ぎて割れや欠けが生じやすくなる。

また、バックグラインドによって外周縁部が非常に薄くなっているため、エッチングを行って機械加工歪みを除去する際にも、外周縁部に欠けが生じやすくなる。図７は、表面保護膜２３の盛り上がり部分２３ａの高さと平坦な部分との高さの差分（以下、盛り上がり高さとする）と、機械加工歪みを除去した後の半導体基板の割れ（欠け）率との関係を示す特性図である。盛り上がり高さが５μｍであるときの割れ（欠け）率は５％であり、盛り上がり高さが１０μｍであるときの割れ（欠け）率は９０％であり、盛り上がり高さが２０μｍ以上であるときの割れ（欠け）率は１００％である。

これは、図５に示す製造プロセスに従って薄膜半導体基板２７を作製する場合も同様である。この場合には、支持基板３１に塗布されたＵＶ硬化型樹脂３３の厚さは、支持基板３１の中央部分で５０μｍであるのに対して、支持基板３１の外周縁部ではおおよそ９０μｍになる。すなわち、ＵＶ硬化型樹脂３３の盛り上がり高さは、４０μｍになる。このような状態のまま支持基板３１と半導体基板２１とを一体化させてバックグラインドを行うと、半導体基板２１の内部より外周縁部に圧力がかかり、外周縁部が薄くなり過ぎて割れや欠けが生じやすくなる。

また、機械加工歪みを除去するためのエッチングの際にも、外周縁部に欠けが生じやすくなる。ＵＶ硬化型樹脂３３の盛り上がり高さと、機械加工歪みを除去した後の半導体基板の割れ（欠け）率との関係は、図７に示す関係と同様である。つまり、盛り上がり高さが５μｍであるときの割れ（欠け）率は５％であり、盛り上がり高さが１０μｍであるときの割れ（欠け）率は９０％であり、盛り上がり高さが２０μｍ以上であるときの割れ（欠け）率は１００％である。

また、半導体基板２１の裏面側にも素子構造の形成を行う工程、即ち、第２主面側からイオン注入を行って、所定の拡散を行い（ＩＧＢＴの場合）、第２主面電極を形成するための蒸着やスパッタリングの工程においても、割れや欠けが生じる。

この発明は、上述した従来技術による問題点を解消するため、半導体基板の外周縁部に割れや欠けを生じることなく、薄膜半導体基板を作製することができ、それによって歩留まりよく薄型半導体装置を製造することができる半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置の製造方法は、半導体基板の第１主面に、半導体素子の第１主面側素子構造部を作製する第１の工程と、前記半導体基板の第１主面側の外周縁に沿って外周縁部を薄くし、該半導体基板の外周縁部の薄い部分を、外周縁に至るまで、該半導体基板の前記第１主面側素子構造部が形成された面と平行にする第２の工程と、前記半導体基板の、前記素子構造部が作製された第１主面を保護膜で覆う第３の工程と、前記半導体基板の第１主面を、該第１主面の前記外周縁部の薄い部分を含め、前記保護膜で平坦に覆った状態で前記半導体基板の第２主面を研削する第４の工程と、を含むことを特徴とする。

請求項２の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、研削終了後、前記保護膜を除去することを特徴とする。請求項３の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、前記保護膜の第１主面に保護テープを貼り付けてから研削を行うことを特徴とする。請求項４の発明にかかる半導体装置の製造方法は、請求項３に記載の発明において、研削終了後、前記保護テープおよび前記保護膜を除去することを特徴とする。請求項５の発明にかかる半導体装置の製造方法は、請求項１〜４のいずれか一つに記載の発明において、前記保護膜としてレジスト膜を用いることを特徴とする。

請求項１〜５の発明によれば、半導体基板の外周縁部が段差により薄くなっていることによって、基板表面に塗布された保護膜が外周縁部で盛り上がるのを抑えることができる。従って、バックグラインド時に半導体基板の外周縁部が割れたり、欠けたりするのを防ぐことができる。また、機械加工歪みを除去する際にも、半導体基板の外周縁部が割れたり、欠けたりするのを防ぐことができる。

また、上述した課題を解決し、目的を達成するため、請求項６の発明にかかる半導体装置の製造方法は、半導体基板の第１主面に、半導体素子の第１主面側素子構造部を作製する第１の工程と、前記半導体基板の第１主面側の外周縁に沿って外周縁部を薄くし、該半導体基板の外周縁部の薄い部分を、外周縁に至るまで、該半導体基板の前記第１主面側素子構造部が形成された面と平行にする第２の工程と、紫外線を透過する支持基板上にＵＶ硬化型樹脂を塗布し、該ＵＶ硬化型樹脂に前記半導体基板の、前記素子構造部が作製された第１主面を、該第１主面の前記外周縁部の薄い部分を含め、該ＵＶ硬化型樹脂に固着する第３の工程と、前記支持基板と一体化した状態で前記半導体基板の第２主面を研削する第４の工程と、を含むことを特徴とする。

請求項７の発明にかかる半導体装置の製造方法は、請求項６に記載の発明において、研削終了後、前記支持基板および前記ＵＶ硬化型樹脂を除去することを特徴とする。請求項６または７の発明によれば、半導体基板の外周縁部が段差により薄くなっていることによって、支持基板と半導体基板とを貼り合わせたときに、支持基板の表面に塗布されたＵＶ硬化型樹脂の外周縁部での盛り上がり部分を半導体基板の段差により吸収することができる。従って、バックグラインド時に半導体基板の外周縁部が割れたり、欠けたりするのを防ぐことができる。また、機械加工歪みを除去する際にも、半導体基板の外周縁部が割れたり、欠けたりするのを防ぐことができる。

請求項８の発明にかかる半導体装置の製造方法は、請求項１または請求項６の発明において、研削終了後、前記半導体基板の第２主面側に、第２主面側素子構造部を形成することを特徴とする。請求項８の発明によれば、半導体基板の第２主面側にも素子構造の形成を行う工程、即ち、第２主面側からイオン注入を行って、所定の拡散を行い（ＩＧＢＴの場合）、第２主面電極を形成するための蒸着やスパッタリングを行っても、半導体基板の外周縁部が割れたり、欠けたりするのを防ぐことができる。

本発明にかかる半導体装置の製造方法によれば、半導体基板の外周縁部に割れや欠けを生じることなく、薄膜半導体基板を作製することができるので、歩留まりよく薄型半導体装置を製造することができるという効果を奏する。

以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。

実施の形態１．
図１（図１−１〜図１−４）は、本発明の実施の形態１にかかる製造プロセスを示す図である。図２は、実施の形態１において用いられる半導体基板を模式的に示す断面図である。図２に示すように、半導体基板１の外周縁部は、各種拡散層や電極などの表面側素子構造部９が形成される側の面、すなわち表面（第１主面）２に設けられた段差１ａにより、基板中央部分よりも薄くなっている。この段差１ａは、半導体基板１の、各種拡散層や電極などの表面側素子構造部９が形成される側の面、すなわち表面２の外周縁部を、エッチングによって例えば幅２ｍｍにわたって３０μｍ以上、例えば４０μｍ程度の深さに削ることにより形成されている。段差１ａは、表面側素子構造部９が形成されない半導体基板の外周縁部に形成されるため、図２に示すような段差１ａを形成しても、半導体素子のチップサイズ等に影響はない。

段差１ａの断面形状は、図２に示すように、例えばＬ字形である。なお、段差１ａの角部が丸くなっていてもよいが、段差１ａによる外周縁部の薄い部分がテーパー状に傾斜しているのは好ましくない。また、外周縁での厚さが基板中央部分と同じであり、外周縁から少し離れた内側領域に薄い部分が溝状に形成されているのも好ましくない。つまり、段差１ａによる外周縁部の薄い部分は、外周縁に至るまで半導体基板１の素子構造が形成される面と略平行であるのが好ましい。

まず、図１（図１−１〜図１−４）に示すように、上述した構成の半導体基板１を用意し、その表面２に表面側素子構造部９を形成する。その後、基板表面２に表面保護膜３としてレジスト膜を例えば３０μｍ程度の厚さに塗布する（図１−１、（ａ））。このとき、半導体基板１の段差１ａにより、レジスト膜が半導体基板１の外周縁部において盛り上がるのが吸収されるので、レジスト膜（表面保護膜３）の表面は平坦になる。レジストとしては、例えば東京応化工業株式会社製のフォトレジストＰＭＥＲ Ｎ−ＣＡ１０００ＰＭを用いることができる。次に、表面保護膜３の表面にバックグラインド用の表面保護テープ４を貼る（図１−２、（ｂ））。次に、半導体基板１の裏面（第２主面）５をバックグラインドして、例えば８０μｍの厚さの薄膜半導体基板６とする（図１−３、（ｃ））。

このとき、上述したように表面保護膜３の表面が平坦になっているので、半導体基板１を８０μｍ程度の厚さまで薄くしても、薄膜半導体基板６の外周縁部が薄くなり過ぎることはないので、薄膜半導体基板６に割れや欠けは生じない。その後、表面保護テープ４を剥がし、薬液でエッチングして機械加工歪みを除去する。その際にも、薄膜半導体基板６に割れや欠けは生じない。次に、裏面５側の素子構造の形成を行う。裏面５側からイオン注入を行って、所定の拡散を行い（ＩＧＢＴの場合）、裏面５に裏面電極を形成するための蒸着やスパッタリングの工程が含まれる。その後、表面保護膜３を剥離させる。このようにして、表面側素子構造部９を有する例えば６０μｍ程度の厚さの薄膜半導体基板７ができあがる（図１−４、（ｄ））。従って、ＩＧＢＴなどの薄型半導体装置を歩留まりよく製造することができる。なお、表面保護膜３としてポリイミド膜を用いることもできる。

実施の形態２．
図３（図３−１〜図３−５）は、本発明の実施の形態２にかかる製造プロセスを示す図である。実施の形態２では、実施の形態１と同様に、図２に示す構成の半導体基板１を用いる。図３（図３−１〜図３−５）に示すように、まず、石英ガラスでできた支持基板１１の表面全面に、後にＵＶ硬化型樹脂を剥離させるための剥離層１２を形成する（図３−１、（ａ））。次に、剥離層１２の表面にＵＶ硬化型樹脂１３を例えば５０μｍ程度の厚さに塗布する（図３−２、（ｂ））。このとき、支持基板１１の外周縁部では、ＵＶ硬化型樹脂１３が盛り上がる。

次に、ＵＶ硬化型樹脂１３上に、表面側素子構造部９が表面２に形成された半導体基板１を、その基板表面２をＵＶ硬化型樹脂１３側にして載置する。このとき、外周縁部にできたＵＶ硬化型樹脂１３の盛り上がり部分は、半導体基板１の段差１ａにより吸収される。次に、ＵＶ硬化型樹脂１３に、ＵＶランプ等から放射された紫外線を、支持基板１１を透過させて照射し、ＵＶ硬化型樹脂１３を硬化させて、半導体基板１を、剥離層１２およびＵＶ硬化型樹脂１３を介して、支持基板１１に固着させる（図３−３、（ｃ））。次に、半導体基板１の裏面５をバックグラインドして、例えば８０μｍの厚さの薄膜半導体基板６とする（図３−４、（ｄ））。

このとき、上述したようにＵＶ硬化型樹脂１３の盛り上がり部分が段差１ａにより吸収されているので、半導体基板１を８０μｍ程度の厚さまで薄くしても、薄膜半導体基板６の外周縁部が薄くなり過ぎることはない。従って、薄膜半導体基板６に割れや欠けは生じない。次に、薬液でエッチングして機械加工歪みを除去する。その際にも、薄膜半導体基板６に割れや欠けは生じない。その後、裏面５の素子構造を形成した後に、支持基板１１を剥離させる。このようにして、表面側素子構造部９を有する例えば６０μｍ程度の厚さの薄膜半導体基板７ができあがる（図３−５、（ｅ））。従って、ＩＧＢＴなどの薄型半導体装置を歩留まりよく製造することができる。

以上において、本発明は、上述した各実施の形態に限らず、種々変更可能である。例えば、半導体基板１の外周縁部における表面保護膜３の盛り上がり部分や、支持基板１１の外周縁部におけるＵＶ硬化型樹脂１３の盛り上がり部分を吸収することができれば、半導体基板１の段差１ａの形状および寸法等は問わない。

以上のように、本発明にかかる半導体装置の製造方法は、電力用半導体装置を含むパワーＩＣの製造に有用であり、特に、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野や、電子レンジ、炊飯器またはストロボなどの民生機器分野に用いられるパワーＩＣに適している。

本発明の実施の形態１にかかる製造プロセスを示す図（ａ）である。 本発明の実施の形態１にかかる製造プロセスを示す図（ｂ）である。 本発明の実施の形態１にかかる製造プロセスを示す図（ｃ）である。 本発明の実施の形態１にかかる製造プロセスを示す図（ｄ）である。 本発明の実施の形態において用いられる半導体基板を模式的に示す断面図である。 本発明の実施の形態２にかかる製造プロセスを示す図（ａ）である。 本発明の実施の形態２にかかる製造プロセスを示す図（ｂ）である。 本発明の実施の形態２にかかる製造プロセスを示す図（ｃ）である。 本発明の実施の形態２にかかる製造プロセスを示す図（ｄ）である。 本発明の実施の形態２にかかる製造プロセスを示す図（ｅ）である。 従来の薄型半導体装置の製造プロセスを示す図（ａ）である。 従来の薄型半導体装置の製造プロセスを示す図（ｂ）である。 従来の薄型半導体装置の製造プロセスを示す図（ｃ）である。 従来の薄型半導体装置の製造プロセスを示す図（ｄ）である。 従来の薄型半導体装置の製造プロセスを示す図（ａ）である。 従来の薄型半導体装置の製造プロセスを示す図（ｂ）である。 従来の薄型半導体装置の製造プロセスを示す図（ｃ）である。 従来の薄型半導体装置の製造プロセスを示す図（ｄ）である。 従来の薄型半導体装置の製造プロセスを示す図（ｅ）である。 従来方法により半導体基板に表面保護膜が塗布された状態を模式的に示す断面図である。 従来方法により半導体基板に塗布された表面保護膜の盛り上がり高さと半導体基板の割れ（欠け）率との関係を示す特性図である。

符号の説明

１ 半導体基板
１ａ 段差
２ 表面
３ 保護膜
４ 保護テープ
５ 裏面
９ 表面側素子構造部
１１ 支持基板
１３ ＵＶ硬化型樹脂

Claims (8)

1. 半導体基板の第１主面に、半導体素子の第１主面側素子構造部を作製する第１の工程と、
   前記半導体基板の第１主面側の外周縁に沿って外周縁部を薄くし、該半導体基板の外周縁部の薄い部分を、外周縁に至るまで、該半導体基板の前記第１主面側素子構造部が形成された面と平行にする第２の工程と、
   前記半導体基板の、前記素子構造部が作製された第１主面を保護膜で覆う第３の工程と、
   前記半導体基板の第１主面を、該第１主面の前記外周縁部の薄い部分を含め、前記保護膜で平坦に覆った状態で前記半導体基板の第２主面を研削する第４の工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 研削終了後、前記保護膜を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記保護膜の第１主面に保護テープを貼り付けてから研削を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
4. 研削終了後、前記保護テープおよび前記保護膜を除去することを特徴とする請求項３に記載の半導体装置の製造方法。
5. 前記保護膜としてレジスト膜を用いることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
6. 半導体基板の第１主面に、半導体素子の第１主面側素子構造部を作製する第１の工程と、
   前記半導体基板の第１主面側の外周縁に沿って外周縁部を薄くし、該半導体基板の外周縁部の薄い部分を、外周縁に至るまで、該半導体基板の前記第１主面側素子構造部が形成された面と平行にする第２の工程と、
   紫外線を透過する支持基板上にＵＶ硬化型樹脂を塗布し、前記半導体基板の、前記素子構造部が作製された第１主面を、該第１主面の前記外周縁部の薄い部分を含め、該ＵＶ硬化型樹脂に固着する第３の工程と、
   前記支持基板と一体化した状態で前記半導体基板の第２主面を研削する第４の工程と、
   を含むことを特徴とする半導体装置の製造方法。
7. 研削終了後、前記支持基板および前記ＵＶ硬化型樹脂を除去することを特徴とする請求項６に記載の半導体装置の製造方法。
8. 研削終了後、前記半導体基板の第２主面側に、第２主面側素子構造部を形成することを特徴とする請求項１または請求項６に記載の半導体装置の製造方法。

Images