JP2007115770A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007115770A
JP2007115770A JP2005303380A JP2005303380A JP2007115770A JP 2007115770 A JP2007115770 A JP 2007115770A JP 2005303380 A JP2005303380 A JP 2005303380A JP 2005303380 A JP2005303380 A JP 2005303380A JP 2007115770 A JP2007115770 A JP 2007115770A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
manufacturing
adhesive
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005303380A
Other languages
English (en)
Other versions
JP4862986B2 (ja
Inventor
Yasunori Kurosawa
康則 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005303380A priority Critical patent/JP4862986B2/ja
Publication of JP2007115770A publication Critical patent/JP2007115770A/ja
Application granted granted Critical
Publication of JP4862986B2 publication Critical patent/JP4862986B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】信頼性の高い半導体装置を効率よく製造する方法を提供する。
【解決手段】半導体装置の製造方法は、複数の集積回路12が形成されてなる第1の面15と、第1の面15とは反対側を向く第2の面16とを有する半導体基板10を用意する工程と、第1及び第2の層21,22を含む複数の層からなる保持部材20を用意する工程と、半導体基板10に、保持部材20を、第1の層21における第2の層22と対向する面とは反対側の面が半導体基板10の第2の面16と対向するように貼り付ける工程と、保持部材20の第2の層22を切断しないように、半導体基板10を複数の半導体チップ30に分割し、かつ、第1の層21を複数の保護膜32に分割する工程と、保護膜32を、半導体チップ30とともに、第2の層22から剥離する工程と、を含む。
【選択図】図5

Description

本発明は、半導体装置の製造方法に関する。
半導体チップの能動面とは反対側の面に、保護膜が形成された半導体装置が知られている。これによると、外力から半導体チップを保護することが可能になるため、半導体装置の信頼性が高まることが期待されるが、効率よく製造することが困難であった。
特開2004−172542号公報
本発明の目的は、信頼性の高い半導体装置を効率よく製造する方法を提供することにある。
(1)本発明に係る半導体装置の製造方法は、複数の集積回路が形成されてなる第1の面と、前記第1の面とは反対側を向く第2の面とを有する半導体基板を用意する工程と、
第1及び第2の層を含む複数の層からなる保持部材を用意する工程と、
前記半導体基板に、前記保持部材を、前記第1の層における前記第2の層と対向する面とは反対側の面が前記半導体基板の前記第2の面と対向するように貼り付ける工程と、
前記保持部材の前記第2の層を切断しないように、前記半導体基板を複数の半導体チップに分割し、かつ、前記第1の層を複数の保護膜に分割する工程と、
前記保護膜を、前記半導体チップとともに、前記第2の層から剥離する工程と、
を含む。本発明によると、信頼性の高い半導体装置を、効率よく製造する方法を提供することができる。
(2)この半導体装置の製造方法において、
前記保持部材は、前記第1及び第2の層の間に設けられた、前記第1の層と前記第2の層とを接着する第3の層をさらに含み、
前記第3の層の接着力を低減させた後に、前記保護膜を前記第2の層から剥離する工程を行ってもよい。
(3)この半導体装置の製造方法において、
前記第1の層は、基材層と、前記基材層における前記第2の層を向く面とは反対側の面に設けられた接着層とを含んでもよい。
(4)この半導体装置の製造方法において、
前記第1の層は、前記基材層における前記第2の層を向く面に設けられた他の接着層をさらに含んでもよい。
(5)この半導体装置の製造方法において、
前記第1の層は、基材層と、前記基材層における前記第2の層を向く面に設けられた接着層とを含んでもよい。
(6)この半導体装置の製造方法において、
前記第3の層は、エネルギーが照射されることによって接着力が低減する材料で構成されてなり、
前記接着層は、前記エネルギーが照射されることによって硬化する材料で構成されてなり、
前記第3の層及び前記接着層に前記エネルギーを照射して、前記第3の層の接着力を低減させるとともに、前記接着層を硬化させてもよい。
(7)この半導体装置の製造方法において、
前記第3の層は、エネルギーが照射されることによって接着力が低減する材料で構成されてなり、
前記接着層及び前記他の接着剤は、前記エネルギーが照射されることによって硬化する材料で構成されてなり、
前記第3の層及び前記接着層並びに前記他の接着剤に前記エネルギーを照射して、前記第3の層の接着力を低減させるとともに、前記接着層及び前記他の接着剤を硬化させてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
(第1の実施の形態)
図1〜図6は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図1(A)及び図1(B)に示す、半導体基板10を用意することを含む。なお、図1(A)は、半導体基板10の概略図であり、図1(B)は、図1(A)の断面の一部拡大図である。以下、半導体基板10の構造について説明する。
半導体基板10は、例えばシリコン基板であってもよい。半導体基板10は、ウエハ状をなしていてもよい(図1(A)参照)。すなわち、半導体基板10を、半導体ウエハと称してもよい。半導体基板10は、複数の半導体装置となる領域11を含んでいてもよい。半導体基板10には、複数の集積回路12が形成されてなる。集積回路12は、領域11毎に形成されていてもよい。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板10は、図1(B)に示すように、第1の面15を有する。第1の面15は、集積回路12が形成された面である。すなわち、集積回路12は、半導体基板10の第1の面15側から形成されているといえる。なお、半導体基板10の第1の面15を、能動面と称してもよい。また、半導体基板10は、第2の面16を有する。第2の面16は、第1の面15とは反対側を向く面である。
半導体基板10は、複数の電極14を有してもよい。電極14は、半導体基板10の第1の面15上に形成されてなる。電極14は、半導体基板10の内部と電気的に接続されていてもよい。電極14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない電極を含めて、電極14と称してもよい。電極14は、アルミニウム又は銅等の金属で形成されていてもよい。
半導体基板10は、パッシベーション膜16を有してもよい。パッシベーション膜16はそれぞれの電極14(例えば、電極14の中央部であってもよい)を露出させる開口を有する。パッシベーション膜は、例えば、SiO、SiN、ポリイミド樹脂等で形成してもよい。
本実施の形態に係る半導体装置の製造方法は、図2に示す、保持部材20を用意することを含む。保持部材20は、半導体基板10を切断する工程(後述)で、半導体チップ30が飛散しないようにこれを保持するための部材であってもよい。保持部材20は、テープ状をなしていてもよい。このとき、保持部材20を、ダイシングテープと称してもよい。
保持部材20は、図2に示すように、第1及び第2の層21,22を含む複数の層によって構成されてなる。ここで、第1の層21は、後の工程で分割されて、半導体チップ30の裏面(集積回路12が形成された面とは反対側の面)を保護する保護膜32となる部材であってもよい。また、第2の層22は、切断工程後に、半導体チップ30及び保護膜32(半導体装置1)が飛散しないように、これを保持するための部材であってもよい。
保持部材20は、図2に示すように、第3の層23をさらに含んでいてもよい。第3の層23は、第1及び第2の層21,22の間に設けられてなる。第3の層23は、第1及び第2の層21,22を接着する役割を果たす部材であってもよい。すなわち、第3の層23は、第1及び第2の層21,22に対して、接着力を有する材料で構成されていてもよい。また、第3の層23は、エネルギーの照射を受けて、接着力が低減する材料で構成されていてもよい。例えば、第3の層23は、紫外線や電子線、X線などが照射されると、接着力が低減する材料で構成されていてもよい。
保持部材20によると、第1の層21は、図2に示すように、基材層24と、基材層24における第2の層22を向く面とは反対側の面に設けられた接着層25とを含んでいてもよい。接着層25は、半導体基板10に対して接着力を有する材料であってもよい。そして、第3の層23は、基材層24における接着層25が設けられた面とは反対の面に接着されていてもよい。
本実施の形態に係る半導体装置の製造方法は、図3に示すように、半導体基板10に保持部材20を貼り付けることを含む。保持部材20は、第1の層21における第2の層22と対向する面とは反対側の面が、半導体基板10の第2の面16と対向するように貼り付ける。このとき、接着層25の接着力を利用して、保持部材20を半導体基板10に貼り付けてもよい。例えば、接着層25(第1の層21)と半導体基板10とを接触させて、両者を接着してもよい。この場合には、接着層25と半導体基板10とを接触させた後に、接着層25の接着力が発現する処理を行ってもよい。接着層25は、例えば、光(紫外線)を受けて、接着力が発現する材料で構成されていてもよい。あるいは、接着層25は、加熱により接着力が発現する材料で構成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、図4に示すように、半導体基板10を切断して複数の半導体チップ30に分割し、かつ、第1の層21(基材層24及び接着層25)を切断して複数の保護膜32に分割する工程を含む。本工程で、半導体基板10を、領域11毎に分割してもよい。また、保護膜32は、分割された基材層24及び接着層25によって構成されていてもよい。本工程は、第2の層22を切断しないように行う。これにより、半導体チップ30及び保護膜32が飛散しないように、半導体基板及び第1の層21を切断することができる。本工程では、図4に示すように、第3の層23を切断してもよい。但し、本工程を、第3の層23を切断しないように行ってもよい(図示せず)。本工程は、図4に示すように、ブレード35を利用して行ってもよい。このとき、本工程では、半導体基板10の厚み方向に向かって、半導体基板10及び第1の層21を切断してもよい。
本実施の形態に係る半導体装置の製造方法は、保護膜32を、半導体チップ30とともに、第2の層22から剥離することを含む。図5(A)及び図5(B)は、本工程を説明するための図である。
本工程では、はじめに、図5(A)に示すように、第3の層23にエネルギー40を照射する。これにより、第3の層23の接着力を低下させる。すなわち、第3の層23は、エネルギー40の照射を受けるとその接着力が低下する材料で形成されていてもよい。エネルギー40を、第2の層22を透過させて、第3の層23に照射してもよい。すなわち、第2の層22は、エネルギー40を透過させる材料で構成されていてもよい。エネルギー40は、例えば、紫外線や電子線、あるいは、X線などであってもよい。
なお、本工程では、エネルギー40を、接着層25に照射してもよい。例えば、エネルギー40を、第3の層23及び基材層24を透過させて、接着層25に照射してもよい。これにより、接着層25を硬化(接着力を発現)させてもよい。すなわち、接着層25は、エネルギー40の照射を受けると硬化する材料で形成されていてもよい。まとめると、接着層25は、第3の層23の接着力を低減させるエネルギー40を照射することによって、硬化反応が進む材料で形成されていてもよい。これによると、第3の層23の接着力を低下させる工程の他に、別途、接着層25を硬化させるための工程を行うことが不要になるため、効率よく半導体装置を製造することができる。但し、接着層25を硬化(接着力を発現)させるために、別途、エネルギー40とは異なるエネルギーを加える工程を行ってもよい。例えば、第3の層23が紫外線を照射することによって接着力が低減する材料であり、接着層25が加熱により接着力を発現する材料である場合には、第3の層23にエネルギー40として紫外線を照射する工程と、接着層25に熱を加える工程とを行ってもよい。
本工程では、図5(B)に示すように、保護膜32を、半導体チップ30とともに、第2の層22から剥離する。先の工程で、第3の層23の接着力を低減させる工程を行っているため、保護膜32を、容易に第2の層22から剥離することができる。また、先の工程で、接着層25を硬化させておくことで、保護膜32が半導体チップ30から脱落することを防止することができる。そのため、信頼性の高い半導体装置を、効率よく製造することができる。
以上の工程により、あるいは、必要に応じて、保護膜32(基材層24及び接着層25)を完全に硬化させる工程をさらに経て、図6に示す、半導体装置1を形成してもよい。半導体装置1によると、保護膜32によって半導体チップ30を保護することができるため、半導体チップ30が破壊されにくくなり、半導体装置の信頼性を高めることができる。
本実施の形態に係る半導体装置の製造方法によれば、従来の工程と同じ工程で、半導体チップ30の裏面に保護膜32が設けられた半導体装置を製造することが可能になる。すなわち、半導体基板をダイシングテープに貼り付けた後に半導体基板を切断して、半導体基板を分割することが知られている。そして、本実施の形態に係る半導体装置の製造方法によると、従来と(ほぼ)同じ手順によって、保護膜32を有する半導体装置を製造することができる。すなわち、本発明によると、製造効率を下げることなく、より信頼性の高い半導体装置を製造することが可能になる。
以下、本発明を適用した第1の実施の形態の変形例について説明する。
(第1の変形例)
本変形例に係る半導体装置の製造方法は、図7に示す、保持部材50を用意することを含む。保持部材50は、他の接着層26を含む。接着層26は、基材層24における第2の層22を向く面に設けられてなる。このとき、基材層24と接着層25、及び、接着層26をあわせて、第1の層51と称してもよい。接着層26によって、第1の層51と第2の層22(第3の層23)とをより強く接着することができるため、例えば半導体基板10を切断する工程で、保持部材50が、層間で剥離することを防止することが可能になる。
なお、接着層26は、エネルギー40が照射されることで、硬化する性質の材料で形成されていてもよい。このとき、接着剤25,26を硬化させ、第3の層23の接着力を低減させる工程を、同時に行ってもよい。これにより、半導体装置を効率よく製造することができる。なお、接着層26は、接着層25と同じ材料で形成されていてもよい。
(第2の変形例)
本変形例に係る半導体装置の製造方法は、図8に示す、保持部材52を用意することを含む。保持部材52は、第1の層53を含む。第1の層53は、基材層24のみで構成されてなる。保持部材52を利用することで、保護膜を薄くすることが可能になる。
本変形例に係る半導体装置の製造方法では、半導体基板10に保持部材52を貼り付ける工程で、半導体基板10と基材層24とを接触させて、接着してもよい。半導体基板10と基材層24とを接触させた後に、基材層24に対して、接着力を発現させる処理を行ってもよい。例えば、基材層24は、エネルギー40によって硬化する(接着力を発現する)材料で構成されていてもよい。
(第3の変形例)
本変形例に係る半導体装置の製造方法は、図9に示す、保持部材54を用意することを含む。保持部材54は、第1の層55を含む。第1の層55は、基材層24及び接着層26によって構成されてなる。保持部材54を利用した場合にも、信頼性の高い半導体装置を効率よく製造することが可能になる。
(第2の実施の形態)
図10〜図14は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図10に示す、半導体基板10を用意することを含んでいてもよい。なお、半導体基板10は、電子モジュール100の一部であってもよい。すなわち、半導体基板10の第1の面15上には、樹脂層60、電極14に電気的に接続されてなり、樹脂層60上に至るように形成された配線62、配線62を部分的に覆うレジスト層64、配線62に電気的に接続された外部端子66、及び、外部端子66の根元を覆う根元補強層68が形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、図11に示す、保持部材70を用意することを含む。保持部材70は、第1及び第2の層71,72を含んでいてもよい。そして、保持部材70では、第1及び第2の層71,72が、接触して貼り付けられていてもよい。言い換えると、保持部材70では、第3の層23を介することなく、第1及び第2の層71,72が直接貼り付けられていてもよい。
第1の層71は、例えば、基材層24のみで構成されていてもよい。このとき、基材層24(第1の層71)は、第2の層72に対する接着力よりも、半導体基板10に対する接着力の方が高い材料で構成されていてもよい。これにより、保護層を第2の層72から剥離する工程を、保護層が半導体チップ30と剥離しないように行うことができる。そのため、信頼性の高い半導体装置を効率よく製造することが可能になる。
本実施の形態に係る半導体装置の製造方法は、図12に示すように、保持部材70に、半導体基板10(半導体モジュール100)を貼り付けることを含む。本工程では、半導体基板10の第2の面16が、保持部材70の第1の層71(基材層24)に直接貼り付けられてもよい。そして、第1の層71(基材層24)が、半導体基板10に対して接着力を発現する処理を行う。これにより、第1の層71(基材層24)の半導体基板10に対する接着力を、第2の層72に対する接着力よりも強くしてもよい。
本実施の形態に係る半導体装置の製造方法は、図13に示すように、半導体基板10(半導体モジュール100)を切断する工程を含む。本工程は、第2の層72を切断しないように行う。また、本工程によって、第1の層71を切断して、複数の保護層74を形成する。
本実施の形態に係る半導体装置の製造方法は、保護層74を、半導体チップとともに、第2の層72から剥離させることを含む。第1の層71(基材層24)の半導体基板10に対する接着力が、第2の層72に対する接着力よりも強い場合には、本工程によって、半導体チップ30と保護層74とが剥離することを防止することができる。そのため、信頼性の高い半導体装置を、効率よく製造することが可能である。
以上の工程を経て、図14に示す、半導体装置2を製造してもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)及び図1(B)は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図2は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図3は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図4は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図5(A)及び図5(B)は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図6は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法を説明するための図である。 図7は、本発明を適用した第1の実施の形態の第1の変形例に係る半導体装置の製造方法を説明するための図である。 図8は、本発明を適用した第1の実施の形態の第2の変形例に係る半導体装置の製造方法を説明するための図である。 図9は、本発明を適用した第1の実施の形態の第3の変形例に係る半導体装置の製造方法を説明するための図である。 図10は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。 図11は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。 図12は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。 図13は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。 図14は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。
符号の説明
1…半導体装置、 2…半導体装置、 10…半導体基板、 11…領域、 12…集積回路、 12…集積回路、 14…電極、 16…パッシベーション膜、 20…保持部材、 21…第1の層、 22…第2の層、 23…第3の層、 24…基材層、 25…接着層、 26…接着層、 30…半導体チップ、 32…保護膜、 35…ブレード、 40…エネルギー、 50…保持部材、 51…第1の層、 52…保持部材、 53…第1の層、 54…保持部材、 55…第1の層、 60…樹脂層、 62…配線、 66…外部端子、 68…根元補強層、 70…保持部材、 71…第1の層、 72…第2の層、 74…保護層、 100…電子モジュール

Claims (7)

  1. 複数の集積回路が形成されてなる第1の面と、前記第1の面とは反対側を向く第2の面とを有する半導体基板を用意する工程と、
    第1及び第2の層を含む複数の層からなる保持部材を用意する工程と、
    前記半導体基板に、前記保持部材を、前記第1の層における前記第2の層と対向する面とは反対側の面が前記半導体基板の前記第2の面と対向するように貼り付ける工程と、
    前記保持部材の前記第2の層を切断しないように、前記半導体基板を複数の半導体チップに分割し、かつ、前記第1の層を複数の保護膜に分割する工程と、
    前記保護膜を、前記半導体チップとともに、前記第2の層から剥離する工程と、
    を含む半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記保持部材は、前記第1及び第2の層の間に設けられた、前記第1の層と前記第2の層とを接着する第3の層をさらに含み、
    前記第3の層の接着力を低減させた後に、前記保護膜を前記第2の層から剥離する工程を行う半導体装置の製造方法。
  3. 請求項1又は請求項2記載の半導体装置の製造方法において、
    前記第1の層は、基材層と、前記基材層における前記第2の層を向く面とは反対側の面に設けられた接着層とを含む半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、
    前記第1の層は、前記基材層における前記第2の層を向く面に設けられた他の接着層をさらに含む半導体装置の製造方法。
  5. 請求項1又は請求項2記載の半導体装置の製造方法において、
    前記第1の層は、基材層と、前記基材層における前記第2の層を向く面に設けられた接着層とを含む半導体装置の製造方法。
  6. 請求項2を引用する請求項3又は請求項5記載の半導体装置の製造方法において、
    前記第3の層は、エネルギーが照射されることによって接着力が低減する材料で構成されてなり、
    前記接着層は、前記エネルギーが照射されることによって硬化する材料で構成されてなり、
    前記第3の層及び前記接着層に前記エネルギーを照射して、前記第3の層の接着力を低減させるとともに、前記接着層を硬化させる半導体装置の製造方法。
  7. 請求項2を引用する請求項4記載の半導体装置の製造方法において、
    前記第3の層は、エネルギーが照射されることによって接着力が低減する材料で構成されてなり、
    前記接着層及び前記他の接着剤は、前記エネルギーが照射されることによって硬化する材料で構成されてなり、
    前記第3の層及び前記接着層並びに前記他の接着剤に前記エネルギーを照射して、前記第3の層の接着力を低減させるとともに、前記接着層及び前記他の接着剤を硬化させる半導体装置の製造方法。
JP2005303380A 2005-10-18 2005-10-18 半導体装置の製造方法 Expired - Fee Related JP4862986B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005303380A JP4862986B2 (ja) 2005-10-18 2005-10-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005303380A JP4862986B2 (ja) 2005-10-18 2005-10-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007115770A true JP2007115770A (ja) 2007-05-10
JP4862986B2 JP4862986B2 (ja) 2012-01-25

Family

ID=38097713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005303380A Expired - Fee Related JP4862986B2 (ja) 2005-10-18 2005-10-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4862986B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615474B2 (en) 2006-11-22 2009-11-10 Seiko Epson Corporation Method for manufacturing semiconductor device with reduced damage to metal wiring layer
JP2010056328A (ja) * 2008-08-28 2010-03-11 Furukawa Electric Co Ltd:The チップ保護用フィルム
US8143173B2 (en) 2006-11-22 2012-03-27 Seiko Epson Corporation Method for manufacturing semiconductor device
JP2015149482A (ja) * 2009-01-30 2015-08-20 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167699A (ja) * 1997-08-13 1999-03-09 Texas Instr Japan Ltd 半導体装置の製造方法
JP2002173652A (ja) * 2000-12-06 2002-06-21 Hitachi Chem Co Ltd 接着フィルム、それを用いた半導体装置及び半導体装置の製造方法
JP2002208570A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2003142505A (ja) * 2001-10-31 2003-05-16 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2004253476A (ja) * 2003-02-18 2004-09-09 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2005011839A (ja) * 2003-06-16 2005-01-13 Lintec Corp 半導体装置の製造方法
JP2005033170A (ja) * 2003-06-18 2005-02-03 Furukawa Electric Co Ltd:The 粘接着テープ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167699A (ja) * 1997-08-13 1999-03-09 Texas Instr Japan Ltd 半導体装置の製造方法
JP2002173652A (ja) * 2000-12-06 2002-06-21 Hitachi Chem Co Ltd 接着フィルム、それを用いた半導体装置及び半導体装置の製造方法
JP2002208570A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2003142505A (ja) * 2001-10-31 2003-05-16 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2004253476A (ja) * 2003-02-18 2004-09-09 Lintec Corp ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2005011839A (ja) * 2003-06-16 2005-01-13 Lintec Corp 半導体装置の製造方法
JP2005033170A (ja) * 2003-06-18 2005-02-03 Furukawa Electric Co Ltd:The 粘接着テープ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615474B2 (en) 2006-11-22 2009-11-10 Seiko Epson Corporation Method for manufacturing semiconductor device with reduced damage to metal wiring layer
US8143173B2 (en) 2006-11-22 2012-03-27 Seiko Epson Corporation Method for manufacturing semiconductor device
JP2010056328A (ja) * 2008-08-28 2010-03-11 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP2015149482A (ja) * 2009-01-30 2015-08-20 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム

Also Published As

Publication number Publication date
JP4862986B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
JP5161732B2 (ja) 半導体装置の製造方法
TWI284960B (en) Manufacturing method of semiconductor device
JP4725638B2 (ja) 半導体装置の製造方法
JP2004207306A (ja) 半導体装置およびその製造方法
JP5902114B2 (ja) 半導体装置及びその製造方法
WO2008038345A1 (fr) Procédé de fabrication d'un dispositif à semi-conducteur
TW201128721A (en) Manufacturing method of semiconductor device
JP4725639B2 (ja) 半導体装置の製造方法
JP4862986B2 (ja) 半導体装置の製造方法
JP2005050914A (ja) 半導体装置の製造方法
TWI732921B (zh) 半導體裝置的製造方法
JP2015225933A (ja) 半導体装置及びその製造方法
JP2009043962A (ja) 半導体装置の製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP2010062514A (ja) 粘着性保護層を有する半導体ウェハ
KR20070080324A (ko) 접착력이 있는 폴리이미드층을 이용한 반도체 칩의 접착 및적층 방법
JP5396881B2 (ja) 電子装置の製造方法
JP4978244B2 (ja) 半導体装置及びその製造方法
JP2010147293A (ja) 半導体装置の製造方法
JP2010147358A (ja) 半導体装置の製造方法
JP2004165234A (ja) 半導体装置およびその製造方法
JP2010147353A (ja) 半導体装置の製造方法
JP2007214306A (ja) 半導体装置
JP2005123296A (ja) 半導体装置とその製造方法
JP2007214305A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees