JP6585447B2 - 基板の製造方法 - Google Patents
基板の製造方法 Download PDFInfo
- Publication number
- JP6585447B2 JP6585447B2 JP2015190199A JP2015190199A JP6585447B2 JP 6585447 B2 JP6585447 B2 JP 6585447B2 JP 2015190199 A JP2015190199 A JP 2015190199A JP 2015190199 A JP2015190199 A JP 2015190199A JP 6585447 B2 JP6585447 B2 JP 6585447B2
- Authority
- JP
- Japan
- Prior art keywords
- protective tape
- substrate
- peripheral portion
- main surface
- curing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
図1〜図17を用いて、第1実施の形態に係る基板の製造方法を説明する。第1実施の形態に係る基板の製造方法は、本発明をウェーハレベル チップサイズ パッケージの製造方法に適用した例を説明するものである。
まず最初に、基板としての半導体ウェーハ10が準備される(図1参照)。本実施の形態において、半導体ウェーハ10には、例えば600μm〜650μmの厚さを有する単結晶シリコン基板が使用される。ここで、図11に示されるように、半導体ウェーハ10の主面(能動面)10Aの中央部12には、繰返しパターンの基本となる矩形状の半導体素子形成領域16が、行列状に複数個形成されている。半導体素子形成領域16には、図示省略の論理回路、記憶回路等の集積回路を構築するスイッチング素子、抵抗、容量、配線等がウェーハ前処理により予め形成されている。また、ウェーハ前処理では、図示省略の配線に接続された電極パッド及び電極パッド上に接続される再配線が予め形成されている。
マスク40は、基本的には紫外線26を遮蔽するシート状の遮蔽板40Aとされており、紫外線26を通過させる領域に貫通された開口部40Bを備えている。マスク40は、例えば金属板や、樹脂板によって形成されている。
本実施の形態に係る基板の製造方法では、図4に示されるように、まず最初に半導体ウェーハ10の主面10A上の中央部12に複数の突起電極22が形成される。主面10A上の中央部12及び周辺部14には、図5に示されるように、突起電極22を覆う保護テープ24が貼付けられる。図7に示されるように、保護テープ24を貼付けた状態において、バックグラインド処理を行い、半導体ウェーハ10の主面10Aと対向する裏面10Bを研削し、半導体ウェーハ10の厚さが薄くされる。そして、図9に示されるように、主面10A上から保護テープ24が剥離される。
図18を用いて、本発明の第2実施の形態に係る基板の製造方法について説明する。本実施の形態に係る基板の製造方法では、図18に示されるように、半導体ウェーハ10の主面10Aの周辺部14の全域において、保護テープ24が硬化されている。詳しく説明すると、半導体素子形成領域16が形成され、かつ、突起電極22が形成された領域を除いて、最も周辺部14側の境界16Aよりも外側において、保護テープ24が硬化されている。この硬化は、第1実施の形態に係る基板の製造方法と同様に、バックグラインド処理前において、紫外線26の照射により保護テープ24の接着層24Aを硬化層24Cに改質して行う(図6参照)。また、紫外線26の照射方法としては、前述の図15〜図17のいずれかの方法が使用される。
本実施の形態に係る基板の製造方法では、前述の第1実施の形態に係る基板の製造方法により得られる作用効果と同様の作用効果を得ることができる。
図19を用いて、本発明の第3実施の形態に係る基板の製造方法について説明する。本実施の形態に係る基板の製造方法では、図19に示されるように、半導体ウェーハ10の主面10Aにおいて、複数の突起電極22の位置と研削痕10Dの位置とが一致する領域を含んで、保護テープ24の一部が硬化されている。この硬化は、バックグラインド処理前に行われる。
本実施の形態に係る基板の製造方法では、前述の第1実施の形態に係る基板の製造方法により得られる作用効果と同様の作用効果を得ることができる。
本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、基板として半導体ウェーハが使用されているが、本発明は、基板として化合物半導体基板、樹脂基板、ガラス基板等を使用してもよい。また、突起電極は、半田バンプ電極に限定されるものではなく、銅バンプ電極等としてもよい。さらに、保護テープは、紫外線硬化型に限定されるものではなく、熱硬化型の接着層を有する保護テープを使用してもよい。熱源としては、例えばレーザ光が使用可能である。また、保護テープは、2層構造に限定されるものではなく、同等の機能があれば単層構造や3層以上の構造としてもよい。
10A 主面
10B 裏面
10D 研削痕
12 中央部
14 周辺部
16 半導体素子形成領域
16A 境界
22 突起電極
24 保護テープ
24A 接着層
24C 硬化層
30 バックグラインドホイール
32 研削砥石
Claims (4)
- 主面上の中央部に突起電極が複数形成され、当該主面上の周辺部に前記突起電極が形成されていない基板を形成する工程と、
前記主面上の前記中央部及び前記周辺部に前記突起電極を覆う保護テープを貼付ける工程と、
前記周辺部において、前記保護テープの一部を硬化させる工程と、
前記保護テープを貼付けた状態において、前記基板の前記主面と対向する裏面を研削し、当該基板の厚さを薄くする工程と、
前記主面上から前記保護テープを剥離する工程と、
を備え、
前記保護テープの一部を硬化させる工程は、前記中央部の最も前記周辺部側に形成され、前記中央部と前記周辺部との境界に沿って配列された複数の前記突起電極の位置と、前記研削により前記裏面に形成され、前記境界に沿って延設される研削痕の位置とが一致する領域に前記境界を介して隣接する前記周辺部の一部に対応する前記保護テープの部分を、前記周辺部全体に対応する前記保護テープの部分から選択的に硬化させる工程である
基板の製造方法。 - 前記保護テープの一部を硬化させる工程は、前記突起電極の位置と前記研削痕の位置とが一致する領域を含んで、前記保護テープを硬化させる工程である請求項1に記載の基板の製造方法。
- 前記保護テープを貼付ける工程は、紫外線硬化型の接着層を有する前記保護テープを貼付ける工程であり、
前記保護テープの一部を硬化させる工程は、前記接着層の一部に紫外線を照射して当該接着層の一部を硬化させる工程であり、
前記保護テープを剥離する工程は、前記接着層の全部に紫外線を照射して当該接着層を硬化させると共に、当該接着層の接着力を低下させて前記保護テープを剥離する工程である
請求項1又は請求項2に記載の基板の製造方法。 - 主面上の中央部に突起電極が複数形成され、当該主面上の周辺部に前記突起電極が形成されていない基板を形成する工程と、
前記主面上の前記中央部及び前記周辺部に前記突起電極を覆う保護テープを貼付ける工程と、
前記周辺部において、前記保護テープの一部を硬化させる工程と、
前記保護テープを貼付けた状態において、前記基板の前記主面と対向する裏面を研削し、当該基板の厚さを薄くする工程と、
前記主面上から前記保護テープを剥離する工程と、
を備え、
前記保護テープの一部を硬化させる工程は、前記中央部の最も前記周辺部側に形成され、前記中央部と前記周辺部との境界に沿って配列された複数の前記突起電極の位置と、前記研削により前記裏面に形成され、前記境界に沿って延設される研削痕の位置とが一致する領域を含んだ前記周辺部の全域において、前記保護テープを硬化させる工程である
基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015190199A JP6585447B2 (ja) | 2015-09-28 | 2015-09-28 | 基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015190199A JP6585447B2 (ja) | 2015-09-28 | 2015-09-28 | 基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017069276A JP2017069276A (ja) | 2017-04-06 |
JP6585447B2 true JP6585447B2 (ja) | 2019-10-02 |
Family
ID=58492813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015190199A Active JP6585447B2 (ja) | 2015-09-28 | 2015-09-28 | 基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6585447B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7025249B2 (ja) * | 2018-03-09 | 2022-02-24 | 株式会社ディスコ | 被加工物の研削方法。 |
CN115132568A (zh) | 2021-03-25 | 2022-09-30 | 三美电机株式会社 | 半导体装置的制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4444142B2 (ja) * | 2005-03-03 | 2010-03-31 | シャープ株式会社 | 半導体装置の製造方法 |
-
2015
- 2015-09-28 JP JP2015190199A patent/JP6585447B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017069276A (ja) | 2017-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100651628B1 (ko) | 반도체장치의 제조방법 | |
US7250354B2 (en) | Semiconductor device and method for fabricating the same | |
JP4725638B2 (ja) | 半導体装置の製造方法 | |
JP2004095836A (ja) | 半導体装置およびその製造方法 | |
JP4725639B2 (ja) | 半導体装置の製造方法 | |
JP2005340655A (ja) | 半導体装置の製造方法および半導体基板の支持構造体 | |
US8558371B2 (en) | Method for wafer level package and semiconductor device fabricated using the same | |
JP2019057575A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6585447B2 (ja) | 基板の製造方法 | |
US10714443B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP3727939B2 (ja) | 半導体装置の製造方法 | |
US20100052161A1 (en) | Semiconductor wafer with adhesive protection layer | |
JP2019012714A (ja) | 半導体パッケージの製造方法 | |
JP2010147293A (ja) | 半導体装置の製造方法 | |
JP2009038300A (ja) | 半導体パッケージの製造方法 | |
JP2010147358A (ja) | 半導体装置の製造方法 | |
JP4341663B2 (ja) | 半導体装置の製造方法 | |
JP2003037030A (ja) | 半導体装置 | |
JP2010147354A (ja) | 半導体装置の製造方法 | |
JP2010147353A (ja) | 半導体装置の製造方法 | |
JP2010147292A (ja) | 半導体装置の製造方法 | |
JP2010147355A (ja) | 半導体装置の製造方法 | |
JP2010147356A (ja) | 半導体装置の製造方法 | |
JP2010087297A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190905 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6585447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |