KR100651628B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100651628B1
KR100651628B1 KR1020060095323A KR20060095323A KR100651628B1 KR 100651628 B1 KR100651628 B1 KR 100651628B1 KR 1020060095323 A KR1020060095323 A KR 1020060095323A KR 20060095323 A KR20060095323 A KR 20060095323A KR 100651628 B1 KR100651628 B1 KR 100651628B1
Authority
KR
South Korea
Prior art keywords
insulating material
semiconductor
semiconductor structure
insulating film
base plate
Prior art date
Application number
KR1020060095323A
Other languages
English (en)
Other versions
KR20060109399A (ko
Inventor
히로야스 죠벳토
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20060109399A publication Critical patent/KR20060109399A/ko
Application granted granted Critical
Publication of KR100651628B1 publication Critical patent/KR100651628B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 칩사이즈의 반도체소자를 내장한 반도체장치 및 그 제조방법에 관한 것으로서,
복수의 반도체장치에 대응하는 사이즈의 베이스판(1)상의 접착층(2)상의 소정의 복수장소에 CSP라 불리우는 반도체구성체(3)를 배치하고, 다음으로 반도체구성체(3)간에 유리섬유 등을 포함하는 반경화의 열경화성 수지로 이루어지는 절연재재료(13A)를 배치하고, 한쌍의 가열가압판을 이용하여 가열가압함으로써 상면이 반도체구성체(3)의 상면과 대략 면일치하게 되는 절연재를 형성하며, 이 경우 절연재재료(13A) 속의 수지가 반도체구성체(3)상에 유출되어도 이것을 저가이고 저정밀도의 버프 또는 엔드리스연마벨트를 이용하여 간단히 연마해서 제거할 수 있으며, 그리고 그 위에 상층절연막, 상층재배선, 땜납볼 등을 형성하며, 이어서 서로 인접하는 반도체구성체(3)간에서 절단하면 땜납볼을 구비한 반도체장치가 복수개 얻어지는 것을 특징으로 한다.
베이스판, 접착층, 반도체구성체, 절연재재료

Description

반도체장치의 제조방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제 1 실시형태로서의 반도체장치의 단면도.
도 2는 도 1에 나타내는 반도체장치의 제조방법의 한 예에 있어서, 당초 준비한 것의 장치단면도.
도 3은 도 2에 이어지는 제조공정에 있어서의 장치단면도.
도 4는 도 3에 이어지는 제조공정에 있어서의 장치단면도.
도 5는 도 4에 이어지는 제조공정에 있어서의 장치단면도.
도 6은 도 5에 이어지는 제조공정에 있어서의 장치단면도.
도 7은 도 6에 이어지는 제조공정에 있어서의 장치단면도.
도 8은 도 7에 이어지는 제조공정에 있어서의 장치단면도.
도 9는 도 8에 이어지는 제조공정에 있어서의 장치단면도.
도 10은 도 9에 이어지는 제조공정에 있어서의 장치단면도.
도 11은 도 10에 이어지는 제조공정에 있어서의 장치단면도.
도 12는 도 11에 이어지는 제조공정에 있어서의 장치단면도.
도 13은 도 12에 이어지는 제조공정에 있어서의 장치단면도.
도 14는 도 13에 이어지는 제조공정에 있어서의 장치단면도.
도 15는 도 14에 이어지는 제조공정에 있어서의 장치단면도.
도 16은 도 15에 이어지는 제조공정에 있어서의 장치단면도.
도 17은 도 16에 이어지는 제조공정에 있어서의 장치단면도.
도 18은 도 1에 나타내는 반도체장치의 제조방법의 변형예 1을 나타내고, 당초 준비한 베이스플레이트의 단면도.
도 19는 도 18에 나타내는 변형예 1에 관한 것으로, 주요부의 제조공정에 있어서의 장치단면도.
도 20은 도 1에 나타내는 반도체장치의 제조방법의 변형예 2를 나타내고, 주요부의 제조공정에 있어서의 장치단면도.
도 21은 도 20에 이어지는 제조공정의 단면도.
도 22는 도 1에 나타내는 반도체장치의 제조방법의 변형예 3을 나타내고, 주요부의 제조공정에 있어서의 장치단면도.
도 23은 도 1에 나타내는 반도체장치의 제조방법의 변형예 4를 나타내고, 주요부의 제조공정에 있어서의 장치단면도.
도 24는 도 23에 이어지는 제조공정의 단면도.
도 25는 본 발명의 제 2 실시형태로서의 반도체장치의 단면도.
도 26은 본 발명의 제 3 실시형태로서의 반도체장치의 단면도.
도 27은 본 발명의 제 4 실시형태로서의 반도체장치의 단면도.
도 28은 본 발명의 제 5 실시형태로서의 반도체장치의 단면도.
도 29는 본 발명의 제 6 실시형태로서의 반도체장치의 단면도.
도 30은 도 29에 나타내는 반도체장치의 제조방법을 나타내고, 주요부의 제 조공정에 있어서의 장치단면도.
도 31은 도 30에 이어지는 제조공정의 단면도.
도 32는 도 31에 이어지는 제조공정의 단면도.
도 33은 도 32에 이어지는 제조공정의 단면도.
도 34는 본 발명의 제 7 실시형태로서의 반도체장치의 단면도.
도 35는 본 발명의 제 8 실시형태로서의 반도체장치의 단면도.
도 36은 본 발명의 제 9 실시형태로서의 반도체장치의 단면도.
도 37은 본 발명의 그 밖의 실시형태로서의 반도체장치의 제조방법을 설명하기 위해 나타내는 장치단면도이다.
※도면의 주요부분에 대한 부호의 설명
1: 베이스판 2: 접착층
3: 반도체구성체 4: 실리콘기판
5: 접속패드 10: 재배선
11: 기둥상 전극 12: 밀봉막
13: 절연재 14: 제 1 상층절연막
16: 제 1 상층재배선 17: 제 2 상층절연막
19: 제 2 상층재배선 20: 제 3 상층절연막
22: 땜납볼
본 발명은 칩사이즈의 반도체소자를 내장한 반도체장치 및 그 제조방법에 관한 것이다.
근래 휴대전화에 대표되는 바와 같은 휴대형 전자기기의 소형화와 더불어 CSP(Chip size package)라 불리우는 반도체장치가 개발되고 있다. 이 CSP는 복수의 외부접속용의 접속패드가 형성된 베어(Bare)의 반도체장치의 상면에 패시베이션막(중간절연막)을 설치하고, 이 패시베이션막의 각 접속패드의 대응부에 개구부를 형성하며, 해당 개구부를 통하여 각 접속패드에 접속되는 재배선을 형성하고, 각 재배선의 타단부측에 기둥상의 외부접속용 전극을 형성하는 동시에, 각 외부접속용 전극간에 밀봉재를 충전한 것이다. 이와 같은 CSP에 따르면, 각 기둥상의 외부접속용 전극상에 땜납볼을 형성해 둠으로써 접속단자를 갖는 회로기판에 페이스다운방식으로 본딩할 수 있어서 실장면적을 대략 베어의 반도체장치와 동일한 사이즈로 하는 것이 가능하게 되기 때문에 종래의 와이어본딩 등을 이용한 페이스업방식의 본딩방법에 비하여 전자기기를 대폭으로 소형화하는 것이 가능하다. 이와 같은 CSP에 있어서, 예를 들면 USP6, 467, 674와 같이 생산성을 높이기 위해 웨이퍼상태의 반도체기판에 패시베이션막, 재배선, 외부접속용 전극 및 밀봉재를 형성하고, 또한 밀봉재로 덮이지 않고 노출된 외부접속용 전극의 상면에 땜납볼을 설치한 후 다이싱라인에서 절단하도록 한 것이 있다.
그런데 상기 종래의 반도체장치에서는 집적화가 진행됨에 따라서 외부접속용 전극의 수가 증가하면 다음과 같은 문제가 있었다. 즉 상기한 바와 같이, CSP는 베어의 반도체장치의 상면에 외부접속용 전극을 배열하기 때문에 통상은 매트릭스상으로 배열하는 것인데, 그 때문에 외부접속용 전극수가 많은 반도체장치의 경우에는 외부접속용 전극의 사이즈 및 피치가 극단적으로 작아져 버리는 결점을 갖고 있으며, 이 때문에 베어의 반도체장치의 사이즈에 비해 외부접속용 전극이 많은 것에는 적용할 수 없는 것이었다. 즉 외부접속용 전극의 사이즈 및 피치가 극단적으로 작아지면 회로기판과의 위치맞춤이 곤란할 뿐만 아니라 접합강도가 부족하고, 본딩시에 전극간의 쇼트가 발생하며, 통상은 실리콘기판으로 이루어지는 반도체기판과 회로기판의 선팽창계수의 차에 기인하여 발생하는 응력에 의해 외부접속용 전극이 파괴되는 등의 치명적인 문제가 발생하는 것이다.
그래서 본 발명은 외부접속용 전극의 수가 증가해도 그 사이즈 및 피치를 필요한 크기로 하는 것이 가능하게 되는 신규의 반도체장치의 제조방법을 제공하는 것을 목적으로 하는 것이며, 본 발명에 따르면, 베이스판(1)상에, 각각이 상면에 복수의 접속패드를 갖는 반도체기판(4)과, 상기 접속패드(5)를 노출시키는 개구부(9)를 가지며, 상기 반도체기판(4)을 덮고 형성된 제 1 절연막(6)과, 각각 상기 제 1 절연막(6)의 상기 개구부를 통하여 접속되고 접속패드부를 갖는 복수의 재배선(10)과, 각각 상기 재배선(10)의 상기 접속패드부상에 형성된 복수의 기둥상 전극(11)과, 상기 기둥상 전극(11)의 상면을 노출시키면서 상기 반도체기판(4)상에 있어서의 상기 기둥상 전극(11)의 주위에 설치된 상기 밀봉막(12)을 갖는 복수의 반도체구성체(3) 및 인접하는 상기 반도체구성체(3)간에 절연재를 배치하는 단계와, 상기 베이스판(1)상에 배치된 상기 절연재(13)를 가열 또는 가압하여 평탄화를 실행하는 단계와, 각각이 적어도 어느 쪽인가의 상기 기둥상 전극(11)에 접속되는 1개의 접속패드부를 갖는 적어도 1층의 복수개의 상층재배선(19)을 상기 절연재(13)상에 설치하는 단계와, 상기 반도체구성체(3)간에 있어서의 상기 절연재(13)를 절단하여 적어도 하나의 상기 상층재배선(19)의 상기 접속패드부가 상기 반도체구성체(3)의 옆쪽에 설치된 상기 절연재(13)에 대응하는 영역(13)상에 배치되는 반도체장치를 1개 포함하는 개개의 반도체장치를 얻는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
(제 1 실시형태)
도 1은 본 발명의 제 1 실시형태로서의 반도체장치의 단면도를 나타낸 것이다. 이 반도체장치는 실리콘, 유리, 세라믹스 등으로 이루어지는 평면직사각형형상의 베이스판(1)을 구비하고 있다. 베이스판(1)의 상면에는 접착제, 점착시트, 양면접착테이프 등으로 이루어지는 접착층(2)이 설치되어 있다.
접착층(2)의 상면중앙부에는 베이스판(1)의 사이즈보다도 약간 작은 사이즈의 평면직사각형형상의 반도체구성체(3)의 하면이 접착되어 있다. 이 경우 반도체구성체(3)는 CSP라 불리우는 것으로, 접착층(2)의 상면중앙부에 접착된 실리콘기판(반도체기판)(4)을 구비하고 있다.
실리콘기판(4)의 상면중앙부에는 집적회로(도시하지 않음)가 설치되고, 상면주변부에는 알루미늄계 금속 등으로 이루어지는 복수의 접속패드(5)가 집적회로에 접속되어 설치되어 있다. 접속패드(5)의 중앙부를 제외한 실리콘기판(4)의 상면에는 산화실리콘 등으로 이루어지는 절연막(6)이 설치되고, 접속패드(5)의 중앙부는 절연막(6)에 설치된 개구부(7)를 통하여 노출되어 있다.
여기에서 실리콘기판(4)상에 접속패드(5) 및 절연막(6)을 설치하여 이루어지는 것은 통상 웨이퍼상태의 실리콘기판(4)을 다이싱하여 개개의 칩으로 이룬 경우에 얻어지는 것이다. 그러나 이 실시형태에서는 웨이퍼상태의 실리콘기판(4)상에 접속패드(5) 및 절연막(6)이 형성된 상태에서는 다이싱을 실시하지 않고, 이하에 설명하는 바와 같이, 재배선(10) 및 기둥상 전극(11)을 갖는 반도체구성체(3)가 얻어지는 상태에서 웨이퍼상태의 실리콘기판(4)을 다이싱한다.
다음으로 CSP라 불리우는 반도체구성체(3)의 구성에 대하여 설명한다. 실리콘기판(4)상에 설치된 절연막(6)의 상면에는 에폭시계 수지나 폴리이미드 등으로 이루어지는 보호막(절연막)(8)이 설치되어 있다. 이 경우 절연막(6)의 개구부(7)에 대응하는 부분에 있어서의 보호막(8)에는 개구부(9)가 설치되어 있다. 양 개구부(7, 9)를 통하여 노출된 접속패드(5)의 상면으로부터 보호막(8)의 상면의 소정 장소에 걸쳐서 하지(下地)금속층(10a) 및 해당 하지금속층(10a)상에 설치된 상층금속층(10b)으로 이루어지는 재배선(10)이 설치되어 있다.
재배선(10)의 접속패드부상면에는 동으로 이루어지는 기둥상 전극(11)이 설치되어 있다. 재배선(10)을 포함하는 보호막(8)의 상면에는 에폭시계 수지나 폴리이미드 등으로 이루어지는 밀봉막(절연막)(12)이, 그 상면이 기둥상 전극(11)의 상면과 면일치하게 되도록 설치되어 있다. 이와 같이 CSP라 불리우는 반도체구성체 (3)는 실리콘기판(4), 접속패드(5), 절연막(6)을 포함하고, 또한 보호막(8), 재배선(10), 기둥상 전극(11), 밀봉막(12)을 포함하여 구성되어 있다.
반도체구성체(3)의 주위에 있어서의 접착층(2)의 상면에는 직사각형테두리상의 절연재(13)가 설치되어 있다. 절연재(13)는 에폭시계 수지나 BT수지 등의 열경화성 수지 속에 섬유나 필러 등의 보강재를 함유시킨 것으로 이루어져 있다. 섬유는 유리섬유나 아라미드섬유 등이다. 필러는 실리카필러나 세라믹스계 필러 등이다. 절연재(13)의 두께는 반도체구성체(3)의 두께와 대략 같게 되어 있다.
반도체구성체(3) 및 절연재(13)의 상면에는 에폭시계 수지나 폴리이미드 등으로 이루어지는 제 1 상층절연막(14)이 설치되어 있다. 기둥상 전극(11)의 상면중앙부에 대응하는 부분에 있어서의 제 1 상층절연막(14)에는 개구부(15)가 설치되어 있다. 개구부(15)를 통하여 노출된 기둥상 전극(11)의 상면으로부터 제 1 상층절연막(14)의 상면의 소정 장소에 걸쳐서 제 1 하지금속층(16a) 및 해당 제 1 하지금속층(16a)상에 설치된 제 1 상층금속층(16b)으로 이루어지는 제 1 상층재배선(16)이 설치되어 있다.
제 1 상층재배선(16)을 포함하는 제 1 상층절연막(14)의 상면에는 에폭시계 수지나 폴리이미드 등으로 이루어지는 제 2 상층절연막(17)이 설치되어 있다. 제 1 상층재배선(16)의 접속패드부에 대응하는 부분에 있어서의 제 2 상층절연막(17)에는 개구부(18)가 설치되어 있다. 개구부(18)를 통하여 노출된 제 1 상층재배선(16)의 접속패드부상면으로부터 제 2 상층절연막(17)의 상면의 소정 장소에 걸쳐서 제 2 하지금속층(19a) 및 해당 제 2 하지금속층(19a)상에 설치된 제 2 상층금속층 (19b)으로 이루어지는 제 2 상층재배선(19)이 설치되어 있다.
제 2 상층재배선(19)을 포함하는 제 2 상층절연막(17)의 상면에는 에폭시계 수지나 폴리이미드 등으로 이루어지는 제 3 상층절연막(20)이 설치되어 있다. 제 2 상층재배선(19)의 접속패드부에 대응하는 부분에 있어서의 제 3 상층절연막(20)에는 개구부(21)가 설치되어 있다. 개구부(21)내 및 그 위쪽에는 땜납볼(22)이 제 2 상층재배선(19)의 접속패드부에 접속되어 설치되어 있다. 복수의 땜납볼(22)은 제 3 상층절연막(20)상에 매트릭스상으로 배치되어 있다.
그런데 베이스판(1)의 사이즈를 반도체구성체(3)의 사이즈보다도 약간 크게 하고 있는 것은 실리콘기판(4)상의 접속패드(5)의 수의 증가에 따라서 땜납볼(22)의 배치영역을 반도체구성체(3)의 사이즈보다도 약간 크게 하고, 이에 따라 제 2 상층재배선(19)의 접속패드부(제 3 상층절연막(20)의 개구부(21)내의 부분)의 사이즈 및 피치를 기둥상 전극(11)의 사이즈 및 피치보다도 크게 하기 위함이다.
이 때문에 매트릭스상으로 배치된 제 2 상층재배선(19)의 접속패드부는 반도체구성체(3)에 대응하는 영역만이 아니고, 반도체구성체(3)의 둘레측면의 외측에 설치된 절연재(13)에 대응하는 영역상에도 배치되어 있다. 즉 매트릭스상으로 배치된 땜납볼(22) 중 적어도 가장 외주의 땜납볼(22)은 반도체구성체(3)보다도 외측에 위치하는 주위에 배치되어 있다.
이 경우 변형예로서 제 2 상층재배선(19)의 접속패드부를 모두 반도체구성체(3)보다도 외측에 위치하는 주위에 배치하도록 해도 좋다. 또 상층의 재배선을 1층으로 하고, 즉 제 1 상층재배선(16)만으로 하고, 적어도 가장 외주의 접속패드부 를 반도체구성체(3)보다도 외측에 위치하는 주위에 배치할 수도 있다.
이와 같이 이 반도체장치에서는 실리콘기판(4)상에 접속패드(5), 절연막(6)을 가질 뿐만 아니라 보호막(8), 재배선(10), 기둥상 전극(11), 밀봉막(12) 등도 형성한 반도체구성체(3)의 주위에 절연재(13)를 설치하고, 그 상면에 적어도 제 1 상층절연막(14) 및 해당 제 1 상층절연막(14)에 형성된 개구부(15)를 통하여 기둥상 전극(11)에 접속되는 제 1 상층재배선(16)을 설치하는 구성을 특징으로 하고 있다.
이 경우 반도체구성체(3)의 주위에 배치된 직사각형테두리상의 절연재(13)는 열경화성 수지 속에 섬유나 필러 등의 보강재를 함유시킨 것으로 이루어져 있기 때문에 열경화성 수지만으로 이루어지는 경우와 비교하여 열경화성 수지의 경화시의 수축에 의한 응력을 작게 할 수 있으며, 나아가서는 베이스기판(1)이 휘기 어렵도록 할 수 있다. 또 절연재(13)를 이용하는 것으로 상면을 평탄화하고, 후술하는 바와 같이, 이후의 공정에서 형성하는 상층재배선(16, 19)이나 땜납볼(22)의 상면의 높이위치를 균일하게 하여 본딩시의 신뢰성을 향상할 수 있다.
(제조방법)
다음으로 이 반도체장치의 제조방법의 한 예에 대하여 설명하는데, 우선 반도체구성체(3)의 제조방법의 한 예에 대하여 설명한다. 이 경우 우선 도 2에 나타내는 바와 같이, 웨이퍼상태의 실리콘기판(반도체기판)(4)상에 알루미늄계 금속 등으로 이루어지는 접속패드(5), 산화실리콘 등으로 이루어지는 절연막(6) 및 에폭시계 수지나 폴리이미드 등으로 이루어지는 보호막(8)이 설치되고, 접속패드(5)의 중 앙부가 절연막(6) 및 보호막(8)에 형성된 개구부(7, 9)를 통하여 노출된 것을 준비한다.
다음으로 도 3에 나타내는 바와 같이, 양 개구부(7, 9)를 통하여 노출된 접속패드(5)의 상면을 포함하는 보호막(8)의 상면 전체에 하지금속층(10a)을 형성한다. 이 경우 하지금속층(10a)은 무전해도금에 의해 형성된 동층(銅層)만이어도 좋고, 또 스퍼터에 의해 형성된 동층만이어도 좋으며, 또한 스퍼터에 의해 형성된 티탄 등의 박막층상에 스퍼터에 의해 동층을 형성한 것이어도 좋다. 이것은 후술하는 상층하지금속층(16a, 19a)의 경우도 마찬가지이다.
다음으로 하지금속층(10a)의 상면에 도금레지스트막(31)을 패턴형성한다. 이 경우 재배선(10)형성영역에 대응하는 부분에 있어서의 도금레지스트막(31)에는 개구부(32)가 형성되어 있다. 다음으로 하지금속층(10a)을 도금전류로로 하여 동의 전해도금을 실시함으로써 도금레지스트막(31)의 개구부(32)내의 하지금속층(10a)의 상면에 상층금속층(10b)을 형성한다. 다음으로 도금레지스트막(31)을 박리한다.
다음으로 도 4에 나타내는 바와 같이, 상층금속층(10b)을 포함하는 하지금속층(10a)의 상면에 도금레지스트막(33)을 패턴형성한다. 이 경우 기둥상 전극(11)형성영역에 대응하는 부분에 있어서의 도금레지스트막(33)에는 개구부(34)가 형성되어 있다. 다음으로 하지금속층(10a)을 도금전류로로 하여 동의 전해도금을 실시함으로써 도금레지스트막(33)의 개구부(34)내의 상층금속층(10b)의 접속패드부상면에 기둥상 전극(11)을 형성한다.
다음으로 도금레지스트막(33)을 박리하고, 이어서 기둥상 전극(11) 및 상층금속층(10b)을 마스크로 하여 하지금속층(10a)의 불필요한 부분을 에칭해서 제거하면 도 5에 나타내는 바와 같이, 상층금속층(10b)하에만 하지금속층(10a)이 잔존되고, 이 잔존된 하지금속층(10a) 및 그 상면 전체에 형성된 상층금속층(10b)에 의해 재배선(10)이 형성된다.
다음으로 도 6에 나타내는 바와 같이, 스크린인쇄법이나 스핀코팅법 등에 의해 기둥상 전극(11) 및 재배선(10)을 포함하는 보호막(8)의 상면 전체에 에폭시계 수지나 폴리이미드 등으로 이루어지는 밀봉막(12)을 그 두께가 기둥상 전극(11)의 높이보다도 두꺼워지도록 형성한다. 따라서 이 상태에서는 기둥상 전극(11)의 상면은 밀봉막(12)에 의하여 덮여져 있다.
다음으로 밀봉막(12) 및 기둥상 전극(11)의 상면측을 적절히 연마하고, 도 7에 나타내는 바와 같이, 기둥상 전극(11)의 상면을 노출시키며, 또한 이 노출된 기둥상 전극(11)의 상면을 포함하는 밀봉막(12)의 상면을 평탄화한다. 다음으로 도 8에 나타내는 바와 같이, 다이싱공정을 거치면 도 1에 나타내는 반도체구성체(3)가 복수개 얻어진다.
그런데 기둥상 전극(11)의 상면측을 적절히 연마하는 것은 전해도금에 의해 형성되는 기둥상 전극(11)의 높이에 흐트러짐이 있기 때문에 이 흐트러짐을 해소하여 기둥상 전극(11)의 높이를 균일하게 하기 위함이다. 또 이 경우 연질의 동으로 이루어지는 기둥상 전극(11)과 에폭시계 수지 등으로 이루어지는 밀봉막(12)을 동시에 연마하기 위해 적절한 거칠기의 숫돌을 구비한 그라인더를 이용하고 있다.
다음으로 이와 같이 하여 얻어진 반도체구성체(3)를 이용해서 도 1에 나타내는 반도체장치를 제조하는 경우의 한 예에 대하여 설명한다. 우선 도 9에 나타내는 바와 같이, 도 1에 나타내는 베이스판(1)을 복수장 채취할 수 있는 크기이고, 한정하는 의미는 아니지만, 평면형상이 직사각형, 바람직하게는 대략 정사각형의 베이스판(1)의 상면 전체에 접착층(2)을 형성한다. 다음으로 접착층(2)의 상면의 소정의 복수장소에 각각 반도체구성체(3)의 실리콘기판(4)의 하면을 접착한다.
다음으로 반도체구성체(3)간 및 가장 외주에 배치된 반도체구성체(3)의 외측에 있어서의 접착층(2)의 상면에 섬유나 필러 등의 보강재를 포함하는 반경화의, 에폭시계 수지 또는 BT수지 등의 열경화성 수지로 이루어지는 절연재재료(13A)를 반도체구성체(3)의 상면보다도 약간 솟아오르도록 배치한다.
다음으로 도 10에 나타내는 바와 같이, 한쌍의 가열가압판(35, 36)을 이용하여 절연재재료(13A)를 가열가압함으로써 반도체구성체(3)간 및 가장 외주에 배치된 반도체구성체(3)의 외측에 있어서의 접착층(2)의 상면에 절연재(13)를, 그 상면이 반도체구성체(3)의 상면과 대략 면일치하게 되도록 형성한다.
이 경우 도 7에 나타내는 바와 같이 웨이퍼상태에 있어서, 반도체구성체(3)의 기둥상 전극(11)의 높이는 균일하게 되고, 또한 기둥상 전극(11)의 상면을 포함하는 밀봉막(12)의 상면은 평탄화되어 있기 때문에 도 10에 나타내는 상태에 있어서 복수의 반도체구성체(3)의 각 두께는 같다.
그래서 도 10에 나타내는 상태에 있어서, 반도체구성체(3)의 상면을 가압제한면으로 하여 가열가압을 실시하면 절연재(13)의 두께는 반도체구성체(3)의 두께 와 대략 같게 된다. 또 한쌍의 가열가압판(35, 36)을 구비한 프레스장치로서 오픈엔드형의 평면프레스장치를 이용하면 절연재재료(13A) 속의 여분의 열경화성 수지는 한쌍의 가열가압판(35, 36)의 외측으로 밀어내어진다. 그리고 이 상태에서 절연재(13) 속의 반경화의 열경화성 수지가 경화하면 절연재(13)의 상면은 반도체구성체(3)의 상면과 대략 면일치하게 된다. 또한 도 10에 나타내는 제조공정에 있어서, 상면측으로부터는 가압만으로 하고, 가열은 반도체구성체(3)의 하면측을 히터 등으로 실시한다는 식으로 가열과 가압은 따로 따로의 수단으로 실시해도 좋고, 가압과 가열을 별도의 공정으로 실시하도록 할 수도 있다.
이와 같이 가열가압 또는 가압만에 의해 절연재(13)의 두께가 반도체구성체(3)의 두께와 대략 같게 되도록 하고 있기 때문에 연마공정은 불필요하다. 따라서 베이스판(1)의 사이즈가 예를 들면 500×500mm 정도로 비교적 커도 그 위에 배치된 복수의 반도체구성체(3)에 대하여 절연재(13)의 평탄화를 일괄해서 간단히 실시할 수 있다.
여기에서 절연재재료(13A) 속의 여분의 열경화성 수지가 반도체구성체(3)상에 약간 유출되어도 이 유출에 의해 형성된 열경화성 수지층의 두께가 무시할 수 있을 정도로 얇으면 특별히 지장은 없다. 한편 이 유출에 의해 형성된 열경화성 수지층의 두께가 무시할 수 없을 정도로 두꺼운 경우에는 버프연마에 의해 제거하면 좋다.
즉 이 경우의 연마는 반도체구성체(3)의 상면측, 즉 동으로 이루어지는 기둥상 전극(11)의 상면측을 연마하는 것은 아니고, 반도체구성체(3)의 상면 및 형성해 야 할 두께의 절연재(13)의 상면을 덮고 있는 열경화성 수지층을 제거하는 것이며, 또한 이 열경화성 수지층 속에 섬유나 필러 등의 보강재는 포함되어 있지 않기 때문에 저가이고 저정밀도의 버프연마장치를 이용하여 간단히 연마할 수 있다.
연마의 다른 예로서는, 저가이고 저정밀도의 엔드리스연마벨트의 일부를 플랫화하고, 이 플랫화한 부분에서 반도체구성체(3)의 상면 및 형성해야 할 두께의 절연재(13)의 상면을 덮고 있는 열경화성 수지층을, 반도체구성체(3)의 상면을 연마제한면으로 하여 평활화연마하도록 해도 좋다.
그리고 버프나 엔드리스연마벨트를 이용한 연마장치에서는 베이스판(1)의 사이즈가 예를 들면 500×500mm 정도로 비교적 커도 그것에 용이하게 대응할 수 있는 데다가 연마공정은 1회로 완료되어 단시간에 간단히 연마할 수 있다. 이와 같이 이 공정에서는 숫돌 등에 의한 연마와 달리 기둥상 전극(11)의 상면측에 풀림이 발생하지 않는 연마를 실시하도록 하는 것이 생산성의 면에서 바람직하다.
그런데 반도체구성체(3)의 주위에 배치된 사각형테두리상의 절연재(13)는 열경화성 수지 속에 섬유나 필러 등의 보강재를 함유시킨 것으로 이루어져 있기 때문에 열경화성 수지만으로 이루어지는 경우와 비교하여 열경화성 수지의 경화시의 수축에 의한 응력을 작게 할 수 있으며, 나아가서는 베이스판(1)이 휘기 어렵도록 할 수 있다. 또한 절연재재료(13A)는 미리 각 반도체구성체(3)가 배치되는 위치에 대응하여 반도체구성체(3)의 사이즈와 대략 같거나 또는 조금 큰 사이즈의 개구부가 형성된 시트상의 것을 이용해도 좋다. 또 상기 실시형태에서는 베이스판(1)상에 복수의 반도체구성체(3)를 배치한 후 절연재재료(13A)를 배치하는 경우로 설명했는 데, 베이스판(1)상에 각 반도체구성체(3)에 대응하는 개구부가 형성된 절연재재료(13A)를 배치한 후 반도체구성체(3)를 배치하도록 하는 것도 가능하다.
그런데 도 10에 나타내는 공정이 종료되면 다음으로 도 11에 나타내는 바와 같이, 대략 면일치하게 된 반도체구성체(3) 및 절연재(13)의 상면 전체에 제 1 상층절연막(14)을 형성한다. 이 경우 제 1 상층절연막(14)의 형성은 수지시트의 라미네이트이어도 좋고, 액상 수지의 도포이어도 좋다. 그리고 제 1 상층절연막(14)을 에폭시계 수지나 칼드수지 등의 감광성 수지에 의하여 형성하는 경우에는 포토리소그래피법에 의해 기둥상 전극(11)의 상면중앙부에 대응하는 부분에 있어서의 제 1 상층절연막(14)에 개구부(15)를 형성한다.
제 1 상층절연막(14)을 에폭시계 수지나 BT수지 등의 비감광성 수지에 의하여 형성하는 경우에는 레이저빔을 조사하는 레이저가공에 의해 제 1 상층절연막(14)에 개구부(15)를 형성한다. 이 경우 도 10에 나타내는 제조공정에 있어서, 절연재재료(13A) 속의 여분의 열경화성 수지가 반도체구성체(3)상에 약간 유출되고, 이 유출에 의해 형성된 열경화성 수지층의 두께가 무시할 수 없을 정도로 두꺼워도 레이저가공에 의한 개구형성이 가능한 정도로 얇은 경우에는 상기의 연마공정은 생략해도 좋다.
다음으로 도 12에 나타내는 바와 같이, 개구부(15)를 통하여 노출된 기둥상 전극(11)의 상면을 포함하는 제 1 상층절연막(14)의 상면 전체에 제 1 하지금속층(16a)을 형성한다. 다음으로 제 1 하지금속층(16a)의 상면에 도금레지스트막(37)을 패턴형성한다. 이 경우 제 1 상층재배선(16)형성영역에 대응하는 부분에 있어 서의 도금레지스트막(37)에는 개구부(38)가 형성되어 있다. 다음으로 제 1 하지금속층(16a)을 도금전류로로 하여 동의 전해도금을 실시함으로써 도금레지스트막(37)의 개구부(38)내의 제 1 하지금속층(16a)의 상면에 제 1 상층금속층(16b)을 형성한다.
다음으로 도금레지스트막(37)을 박리하고, 이어서 제 1 상층금속층(16b)을 마스크로 하여 제 1 하지금속층(16a)의 불필요한 부분을 에칭해서 제거하면 도 13에 나타내는 바와 같이, 제 1 상층금속층(16b)하에만 제 1 하지금속층(16a)이 잔존되고, 이 잔존된 제 1 하지금속층(16a) 및 그 상면 전체에 형성된 제 1 상층금속층(16b)에 의해 제 1 상층재배선(16)이 형성된다.
다음으로 도 14에 나타내는 바와 같이, 스크린인쇄법이나 스핀코팅법 등에 의해 제 1 상층재배선(16)을 포함하는 제 1 상층절연막(14)의 상면 전체에 에폭시계 수지나 폴리이미드 등으로 이루어지는 제 2 상층절연막(17)을 형성한다. 이 경우 제 1 상층재배선(16)의 접속패드부에 대응하는 부분에 있어서의 제 2 상층절연막(17)에는 개구부(18)가 형성되어 있다. 다음으로 개구부(18)를 통하여 노출된 제 1 상층재배선(16)의 접속패드부를 포함하는 제 2 상층절연막(17)의 상면 전체에 제 2 하지금속층(19a)을 형성한다.
다음으로 제 2 하지금속층(19a)의 상면에 도금레지스트막(39)을 패턴형성한다. 이 경우 제 2 상층재배선(19)형성영역에 대응하는 부분에 있어서의 도금레지스트막(39)에는 개구부(40)가 형성되어 있다. 다음으로 제 2 하지금속층(19a)을 도금전류로로 하여 동의 전해도금을 실시함으로써 도금레지스트막(39)의 개구부 (40)내의 제 2 하지금속층(19a)의 상면에 제 2 상층금속층(19b)을 형성한다.
다음으로 도금레지스트막(39)을 박리하고, 이어서 제 2 상층금속층(19b)을 마스크로 하여 제 2 하지금속층(19a)의 불필요한 부분을 에칭해서 제거하면 도 15에 나타내는 바와 같이, 제 2 상층금속층(19b)하에만 제 2 하지금속층(19a)이 잔존되고, 이 잔존된 제 2 하지금속층(19a) 및 그 상면 전체에 형성된 제 2 상층금속층(19b)에 의해 제 2 상층재배선(19)이 형성된다.
다음으로 도 16에 나타내는 바와 같이, 스크린인쇄법이나 스핀코팅법 등에 의해 제 2 상층재배선(19)을 포함하는 제 2 상층절연막(17)의 상면 전체에 에폭시계 수지나 폴리이미드 등으로 이루어지는 제 3 상층절연막(20)을 형성한다. 이 경우 제 2 상층재배선(19)의 접속패드부에 대응하는 부분에 있어서의 제 3 상층절연막(20)에는 개구부(21)가 형성되어 있다. 다음으로 개구부(21)내 및 그 위쪽에 땜납볼(22)을 제 2 상층재배선(19)의 접속패드부에 접속시켜서 형성한다.
다음으로 도 17에 나타내는 바와 같이, 서로 인접하는 반도체구성체(3)간에 있어서, 3층의 절연막(20, 17, 14), 절연재(13), 접착층(2) 및 베이스판(1)을 절단하면 도 1에 나타내는 반도체장치가 복수개 얻어진다.
이와 같이 하여 얻어진 반도체장치에서는 반도체구성체(3)의 기둥상 전극(11)에 접속되는 제 1 하지금속층(16a) 및 제 1 상층금속층(16b)을 무전해도금(또는 스퍼터) 및 전해도금에 의해 형성하고, 제 1 상층재배선(16)의 접속패드부에 접속되는 제 2 하지금속층(19a) 및 제 2 상층금속층(19b)을 무전해도금(또는 스퍼터) 및 전해도금에 의해 형성하고 있기 때문에 반도체구성체(3)의 기둥상 전극(11)과 제 1 상층재배선(16)의 사이의 도전접속 및 제 1 상층재배선(16)과 제 2 상층재배선(19)의 사이의 도전접속을 확실하게 할 수 있다.
또 상기 제조방법에서는 베이스판(1)상의 접착층(2)상에 복수의 반도체구성체(3)를 배치하고, 복수의 반도체구성체(3)에 대하여 절연재(13), 제 1∼제 3 상층절연막(14, 17, 20), 제 1, 제 2 하지금속층(16a, 19a), 제 1, 제 2 상층금속층(16b, 19b) 및 땜납볼(22)의 형성을 일괄하여 실시하고, 그 후에 분단하여 복수개의 반도체장치를 얻고 있기 때문에 제조공정을 간략화할 수 있다.
또 베이스판(1)과 함께 복수의 반도체구성체(3)를 반송할 수 있기 때문에 이에 의해서도 제조공정을 간략화할 수 있다. 또한 베이스판(1)의 외형치수를 일정하게 하면 제조해야 할 반도체장치의 외형치수에 관계 없이 반송계를 공유화할 수 있다.
또한 상기 제조방법에서는 도 9에 나타내는 바와 같이, 재배선(10) 및 기둥상 전극(11)을 구비한 CSP타입의 반도체구성체(3)를 접착층(2)상에 접착하고 있기 때문에 예를 들면 실리콘기판(4)상에 접속패드(5) 및 절연막(6)을 설치하여 이루어지는 통상의 반도체칩을 접착층(2)상에 접착하고, 반도체칩의 주위에 설치된 밀봉막상 등에 재배선 및 기둥상 전극을 형성하는 경우와 비교하여 비용을 저감할 수 있다.
예를 들면 절단 전의 베이스판(1)이 실리콘웨이퍼와 같이 일정한 사이즈의 대략 원형상인 경우 접착층(2)상에 접착된 반도체칩의 주위에 설치된 밀봉막상 등에 재배선 및 기둥상 전극을 형성하면 처리면적이 증대한다. 환언하면 저밀도처리 가 되기 때문에 1회당의 처리매수가 저감하고, 스루풋이 저하하기 때문에 비용상승으로 된다.
이에 대하여 상기 제조방법에서는 재배선(10) 및 기둥상 전극(11)을 구비한 CSP타입의 반도체구성체(3)를 접착층(2)상에 접착한 후에 빌드업하고 있기 때문에 프로세스수는 증대하는데, 기둥상 전극(11)을 형성하기까지는 고밀도처리이기 때문에 효율이 좋고, 프로세스수의 증대를 고려해도 전체의 가격을 저감할 수 있다.
또한 상기 실시형태에 있어서는, 땜납볼(22)을 반도체구성체(3)상 및 절연재(13)상의 전체면에 대응하여 매트릭스상으로 배열되도록 설치하고 있는데, 땜납볼(22)을 반도체구성체(3)의 주위의 절연재(13)상에 대응하는 영역상에만 설치하도록 해도 좋다. 그 경우 땜납볼(22)을 반도체구성체(3)의 전체주위는 아니고, 반도체구성체(3)의 4변 중 1∼3변의 옆쪽만에 설치해도 좋다. 또 이와 같은 경우에는 절연재(13)를 직사각형테두리상의 것으로 할 필요는 없고, 땜납볼(22)을 설치하는 변의 옆쪽만에 배치되도록 해도 좋다.
(제조방법의 변형예 1)
다음으로 도 1에 나타내는 반도체장치의 제조방법의 변형예 1에 대하여 설명한다. 우선 도 18에 나타내는 바와 같이, 자외선투과성의 투명수지판이나 유리판 등으로 이루어지는 별도의 베이스판(41)의 상면 전체에 자외선경화형의 점착시트 등으로 이루어지는 접착층(42)을 접착하고, 접착층(42)의 상면에 상기의 베이스판(21) 및 접착층(22)을 접착한 것을 준비한다.
그리고 도 9∼도 16에 각각 나타내는 제조공정을 거친 후에 도 19에 나타내 는 바와 같이, 3층의 절연막(20, 17, 14), 절연재(13), 접착층(2), 베이스판(1) 및 접착층(42)을 절단하고, 별도의 베이스판(41)을 절단하지 않는다. 다음으로 별도의 베이스판(41)의 하면측으로부터 자외선을 조사하고, 접착층(42)을 경화시킨다. 그러면 분단된 베이스판(1)의 하면에 대한 접착층(42)에 의한 접착성이 저하한다. 그래서 접착층(42)상에 존재하는 개편화된 것을 1개씩 벗겨서 픽업하면 도 1에 나타내는 반도체장치가 복수개 얻어진다.
이 제조방법에서는 도 19에 나타내는 상태에 있어서, 접착층(42)상에 존재하는 개편화된 반도체장치가 뿔뿔이 흩어지게 되지 않기 때문에 전용의 반도체장치재치용 트레이를 이용하는 일 없이 그대로 도시하지 않는 회로기판상으로의 실장시에 1개씩 벗겨서 픽업할 수 있다. 또 별도의 베이스판(41)의 상면에 잔존하는 접착성이 저하한 접착층(42)을 박리하면 별도의 베이스판(41)을 재이용할 수 있다. 또한 별도의 베이스판(41)의 외형치수를 일정하게 하면 제조해야 할 반도체장치의 외형치수에 관계 없이 반송계를 공유화할 수 있다.
또한 여기에서 별도의 베이스판(41)으로서, 팽창시킴으로써 반도체장치를 떼어내는 통상의 다이싱테이프 등을 이용하는 것도 가능하며, 그 경우에는 접착층은 자외선경화형이 아니어도 좋다. 또 별도의 베이스판(41)을 연마나 에칭에 의해 제거하도록 해도 좋다.
(제조방법의 변형예 2)
다음으로 도 1에 나타내는 반도체장치의 제조방법의 변형예 2에 대하여 설명한다. 이 제조방법에서는 도 11에 나타내는 제조공정 후에 도 20에 나타내는 바와 같이, 개구부(15)를 통하여 노출된 기둥상 전극(11)의 상면을 포함하는 제 1 상층절연막(14)의 상면 전체에 동의 무전해도금에 의해 제 1 하지금속층(16a)을 형성한다. 다음으로 제 1 하지금속층(16a)을 도금전류로로 하여 동의 전해도금을 실시함으로써 제 1 하지금속층(16a)의 상면 전체에 제 1 상층금속형성용 층(16c)을 형성한다. 다음으로 제 1 상층금속형성용 층(39c)의 상면의 제 1 상층재배선형성영역에 대응하는 부분에 레지스트막(43)을 패턴형성한다.
다음으로 레지스트막(43)을 마스크로 하여 제 1 상층금속형성용 층(16c) 및 제 1 하지금속층(16a)의 불필요한 부분을 에칭해서 제거하면 도 21에 나타내는 바와 같이, 레지스트막(43)하에만 제 1 상층배선층(16)이 잔존된다. 이 후 레지스트막(43)을 박리한다. 또한 이것과 똑같은 형성방법에 의해 제 2 상층재배선(19)을 형성하도록 해도 좋다.
그런데 도 9에 나타내는 베이스판(1) 또는 도 19에 나타내는 별도의 베이스판(41)을 트레이상으로 할 수도 있다. 즉 베이스판을, 반도체구성체(3)를 배열하는 영역이 주위보다 함몰한 받침접시와 같은 형상으로 한다. 그리고 이 트레이상의 베이스판의 반도체구성체(3)배열영역을 둘러싸는 주위의 상면에 도금전류로용 금속층을 설치하고, 이 도금전류로용 금속층과 도금전류로용의 하지금속층(16a, 19a)을 도전부재로 접속하여 전해도금을 실시하도록 해도 좋다. 이 경우 트레이의 외형사이즈를 동일하게 해 둠으로써 제조하는 반도체장치의 사이즈가 다른 경우에도 동일한 제조장치의 사용이 가능하게 되어 효율적으로 된다.
(제조방법의 변형예 3)
다음으로 도 1에 나타내는 반도체장치의 제조방법의 변형예 3에 대하여 설명한다. 이 제조방법에서는 도 22에 나타내는 바와 같이, 베이스판(1)상의 접착층(2)상에 배치된 복수의 반도체구성체(3)상에 섬유나 필러 등의 보강재를 포함하는 반경화의 에폭시계 수지나 BT수지 등의 열경화성 수지로 이루어지는 시트상의 절연재재료(13B)를 배치한다.
다음으로 한쌍의 가열가압판(35, 36)을 이용해서 반도체구성체(3)의 상면을 가압제한면으로 하여 가열가압함으로써 시트상의 절연재재료(13B) 속의 열경화성 수지가 보강재와 함께 반도체구성체(3)간 및 가장 외주에 배치된 반도체구성체(3)의 외측에 있어서의 접착층(2)상에 밀어넣어지고, 도 10에 나타내는 경우와 마찬가지로 상면이 반도체구성체(3)의 상면과 대략 면일치하게 되는 절연재(13)가 형성된다.
(제조방법의 변형예 4)
다음으로 도 1에 나타내는 반도체장치의 제조방법의 변형예 4에 대하여 설명한다. 이 제조방법에서는 도 9에 나타내는 제조공정 후에 도 23에 나타내는 바와 같이, 복수의 반도체구성체(3)의 상면 및 절연재재료(13A)의 상면에 에폭시계 수지나 칼드수지 등의 감광성 수지로 이루어지는 시트상의 제 1 상층절연막재료(14A)를 라미네이터 등을 이용하여 가접착한다. 이 경우 시트상의 제 1 상층절연막재료(14A)를 형성하는 감광성 수지로서는 유동성이 비교적 낮은 것이 바람직하다.
다음으로 광조사에 의해 제 1 상층절연막재료(14A)를 가경화시킨다. 이 가경화는 다음의 가열가압공정에 있어서, 절연재재료(13A) 속의 열경화성 수지가 반 도체구성체(3)상에 유출되지 않도록 하는 동시에, 절연재재료(13A) 속의 열경화성 수지와 제 1 상층절연막재료(14A)를 형성하는 감광성 수지가 서로 섞이지 않도록 하기 위함이다.
다음으로 도 24에 나타내는 바와 같이, 한쌍의 가열가압판(35, 36)을 이용해서 형성해야 할 제 1 상층절연막(14)의 상면을 가압제한면으로 하여 가열가압함으로써 반도체구성체(3)간 및 가장 외주에 배치된 반도체구성체(3)의 외측에 있어서의 접착층(2)의 상면에 절연재(13)를, 그 상면이 반도체구성체(3)의 상면과 대략 면일치하게 되도록 형성하고, 또한 대략 면일치하게 된 반도체구성체(3) 및 절연재(13)의 상면 전체에 제 1 상층절연막(14)을 형성한다.
이 경우의 가열가압처리는 감광성 수지로 이루어지는 제 1 상층절연막재료(14A)을 통하여 반도체구성체(3)를 가압하기 때문에 반도체구성체(3)에 걸리는 스트레스를 경감할 수 있다. 다음으로 감광성 수지로 이루어지는 제 1 상층절연막(14)에는 가경화를 위한 빛이 이미 조사되어 있기 때문에 포토리소그래피법은 아니고, 레이저가공에 의해 기둥상 전극(11)의 상면중앙부에 대응하는 부분에 있어서의 제 1 상층절연막(14)에 개구부(15)(도 11 참조)를 형성한다.
(제 2 실시형태)
도 9에 나타내는 제조공정에 있어서, 접착층(2)을 반도체구성체(3)의 실리콘기판(4)의 하면에 각각 설치하고, 이들 접착층(2)을 베이스판(1)의 상면의 각 소정 장소에 접착한 경우에는 도 10에 나타내는 제조공정에 있어서, 절연재(13)의 하면이 베이스판(1)의 상면에 접합하기 때문에 도 25에 나타내는 본 발명의 제 2 실시 형태로서의 반도체장치가 얻어진다.
이와 같이 하여 얻어진 반도체장치에서는 예를 들면 실리콘기판(4)의 하면이 접착층(2)을 통하여 베이스판(1)의 상면에 접착되어 있는 외에 실리콘기판(4)의 측면이 절연재(13)를 통하여 베이스판(1)의 상면에 접합되어 있기 때문에 반도체구성체(3)의 베이스판(1)에 대한 접합강도를 어느 정도 강하게 할 수 있다.
(제 3 실시형태)
도 26은 본 발명의 제 3 실시형태로서의 반도체장치의 단면도를 나타낸 것이다. 이 반도체장치에 있어서, 도 1에 나타내는 반도체장치와 다른 점은 베이스판(1) 및 접착층(2)을 구비하고 있지 않은 것이다.
이 제 3 실시형태의 반도체장치를 제조하는 경우에는 예를 들면 도 16에 나타내는 바와 같이, 땜납볼(22)을 형성한 후에 베이스판(1) 및 접착층(2)을 연마나 에칭 등에 의해 제거하고, 이어서 서로 인접하는 반도체구성체(3)간에 있어서, 3층의 절연막(20, 17, 14) 및 절연재(13)를 절단하면 도 26에 나타내는 반도체장치가 복수개 얻어진다. 이와 같이 하여 얻어진 반도체장치에서는 베이스판(1) 및 접착층(2)을 구비하고 있지 않기 때문에 그 분량만큼 박형화할 수 있다.
(제 4 실시형태)
또 베이스판(1) 및 접착층(2)을 연마나 에칭 등에 의해 제거한 후에 실리콘기판(4) 및 절연재(13)의 하면측을 적절히 연마하고, 이어서 서로 인접하는 반도체구성체(3)간에 있어서, 3층의 절연막(20, 17, 14) 및 절연재(13)를 절단하면 도 27에 나타내는 본 발명의 제 4 실시형태로서의 반도체장치가 복수개 얻어진다. 이와 같이 하여 얻어진 반도체장치에서는 더욱 박형화할 수 있다.
또한 땜납볼(22)을 형성하기 전에 베이스판(1) 및 접착층(2)을 연마나 에칭 등에 의해 제거하고(필요에 따라서 다시 실리콘기판(4) 및 절연재(13)의 하면측을 적절히 연마하고), 이어서 땜납볼(22)을 형성하며, 이어서 서로 인접하는 반도체구성체(3)간에 있어서, 3층의 절연막(20, 17, 14) 및 절연재(13)를 절단하도록 해도 좋다.
(제 5 실시형태)
도 28은 본 발명의 제 5 실시형태로서의 반도체장치의 단면도를 나타낸 것이다. 이 반도체장치에 있어서, 도 1에 나타내는 반도체장치와 다른 점은 접착층(2)의 하면에 방열용의 금속층(44)이 접착되어 있는 것이다. 금속층(44)은 두께 수십㎛의 동박 등으로 이루어져 있다.
이 제 5 실시형태의 반도체장치를 제조하는 경우에는 예를 들면 도 16에 나타내는 바와 같이, 땜납볼(22)을 형성한 후에 베이스판(1)을 연마나 에칭 등에 의해 제거하고, 이어서 접착층(2)의 하면 전체에 금속층(44)을 접착하며, 이어서 서로 인접하는 반도체구성체(3)간에 있어서, 3층의 절연막(20, 17, 14), 절연재(13), 접착층(2) 및 금속층(44)을 절단하면 도 28에 나타내는 반도체장치가 복수개 얻어진다.
또한 접착층(2)도 연마나 에칭 등에 의해 제거하고(필요에 따라서 다시 실리콘기판(4) 및 절연재(13)의 하면측을 적절히 연마하고), 실리콘기판(4) 및 절연재(13)의 하면에 새로운 접착층을 통하여 금속층(44)을 접착하도록 해도 좋다.
(제 6 실시형태)
도 29는 본 발명의 제 6 실시형태로서의 반도체장치의 단면도를 나타낸 것이다. 이 반도체장치에 있어서, 도 1에 나타내는 반도체장치와 크게 다른 점은 제 1 상층절연막(14)을 절연재(13)와 동일한 재료에 의하여 형성하고, 반도체구성체(3)와 절연재(13)의 사이에 틈(23)을 형성하고, 이 틈(23)에 수지로 이루어지는 절연막(24)을 설치한 것이다.
다음으로 이 반도체장치의 제조방법의 한 예에 대하여 설명한다. 우선 도 30에 나타내는 바와 같이, 베이스판(1)상에 설치된 접착층(2)의 상면의 소정 장소에 격자상의 절연재(13)의 하면을 접착한다. 격자상의 절연재(13)는 섬유나 필러 등의 보강재를 포함하는 열경화성 수지로 이루어지는 시트상의 절연재재료(예를 들면 프리프레그)에 형빼냄(Pattern-draw)가공이나 에칭 등에 의해 복수의 직사각형형상의 개구부(25)를 형성함으로써 얻어진다. 개구부(25)의 사이즈는 반도체구성체(3)의 사이즈보다도 약간 커져 있다.
다음으로 격자상의 절연재(13)의 각 개구부(25)내에 있어서의 접착층(2)의 상면중앙부에 각각 반도체구성체(3)의 실리콘기판(4)의 하면을 접착한다. 여기에서 격자상의 절연재(13)의 두께는 반도체구성체(3)의 두께보다도 약간 얇아져 있다. 이 때문에 격자상의 절연재(13)의 상면은 반도체구성체(3)의 상면보다도 약간 아래쪽에 배치되어 있다. 또 절연재(13)의 개구부(25)의 사이즈는 반도체구성체(3)의 사이즈보다도 약간 커져 있기 때문에 절연재(13)와 반도체구성체(3)의 사이에는 틈(23)이 형성되어 있다.
다음으로 도 31에 나타내는 바와 같이, 복수의 반도체구성체(3)의 상면에 섬유나 필러 등의 보강재를 포함하는 반경화의 열경화성 수지로 이루어지는 시트상의 제 1 상층절연막재료(예를 들면 프리프레그)(14B)를 단순히 재치한다. 여기에서 절연재(13)와 반도체구성체(3)의 사이의 틈(23)의 간격은 제 1 상층절연막재료(14B) 속의 섬유나 필러 등으로 이루어지는 보강재의 직경보다도 작아져 있다.
다음으로 한쌍의 가열가압판(35, 36)을 이용하여 가열가압한다. 그러면 제 1 상층절연막재료(14B) 속의 섬유나 필러 등으로 이루어지는 보강재의 직경은 절연재(13)와 반도체구성체(3)의 사이의 틈(23)의 간격보다도 커져 있기 때문에 도 32에 나타내는 바와 같이, 제 1 상층절연막재료(14B) 속의 열경화성 수지만이 절연재(13)와 반도체구성체(3)의 사이의 틈(23)에 밀어넣어져서 절연막(24)이 형ㄴ성되는 동시에, 이 절연막(24), 절연재(13) 및 반도체구성체(3)의 상면에 보강재를 포함하는 열경화성 수지로 이루어지는 제 1 상층절연막재료(14)가 형성된다.
이 경우 반도체구성체(3)의 상면보다도 제 1 상층절연막재료(14) 속의 보강재의 직경만큼 높은 가상면을 가압제한면으로 하면 반도체구성체(3)상에 있어서의 제 1 상층절연막(14)의 두께는 그 속의 보강재의 직경과 같게 된다. 여기에서 절연재(13)의 상면을 반도체구성체(3)의 상면보다도 약간 아래쪽에 배치하는 것은 절연재(13)의 상면보다도 제 1 상층절연막재료(14) 속의 보강재의 직경만큼 높은 가상면이 가압제한면으로 되지 않도록 하기 위함이다. 또 제 1 상층절연막재료(14)의 상면은 상측의 가열가압판(36)의 하면에 의하여 꽉 눌러지기 때문에 평탄면으로 된다. 따라서 제 1 상층절연막재료(14)의 상면을 평탄화하기 위한 연마공정은 불 필요하다.
다음으로 도 33에 나타내는 바와 같이, 제 1 상층절연막재료(14)가 보강재를 포함하기 때문에 레이저가공에 의해 기둥상 전극(11)의 상면중앙부에 대응하는 부분에 있어서의 제 1 상층절연막재료(14)에 개구부(15)를 형성한다. 이하 예를 들면 도 12∼도 17에 각각 나타내는 제조공정을 거치면 도 29에 나타내는 반도체장치가 복수개 얻어진다.
(제 7 실시형태)
예를 들면 도 1에 나타내는 경우에는 반도체구성체(3)상에 있어서의 제 3 상층절연막(20)상에도 땜납볼(22)을 배치하고 있는데, 이에 한정되는 것은 아니다. 예를 들면 도 34에 나타내는 본 발명의 제 7 실시형태와 같이, 절연재(13)상에 있어서의 제 3 상층절연막(20)상에만 땜납볼(22)을 배치하고, 반도체구성체(3)상에 있어서의 제 3 상층절연막(20)상에, 실리콘기판(4)상의 집적회로에 빛이 입사하는 것을 방지하기 위한 차광성 금속으로 이루어지는 차광막(26)을 설치하도록 해도 좋다. 차광막(26)은 금속시트이어도 좋고, 스퍼터나 무전해도금 등에 의하여 형성해도 좋다.
(제 8 실시형태)
도 35는 본 발명의 제 8 실시형태로서의 반도체장치의 단면도를 나타낸 것이다. 이 반도체장치에서는 반도체구성체(3)로서 도 1에 나타내는 반도체구성체(3)와 비교하면 기둥상 전극(11) 및 밀봉막(12)을 구비하고 있지 않은 것을 이용하고 있다. 이 경우 예를 들면 도 23 및 도 24에 각각 나타내는 바와 같은 제조공정을 거치면 반도체구성체(3)의 주위에 있어서의 접착층(2)의 상면에 사각형테두리상의 절연재(13)가 형성되는 동시에, 재배선(10)을 포함하는 보호막(8) 및 절연재(13)의 상면에 제 1 상층절연막(14)이 형성된다. 그리고 레이저가공에 의해 재배선(10)의 접속패드부에 대응하는 부분에 있어서의 제 1 상층절연막(14)에 개구부(15)를 형성하고, 이 개구부(15)를 통하여 재배선(10)의 접속패드부에 제 1 상층재배선(16)을 접속한다.
그런데 이 경우의 반도체구성체(3)는 기둥상 전극(11) 및 밀봉막(12)을 구비하고 있지 않은데, 예를 들면 도 23을 참조하여 설명하면, 가열가압처리시에 감광성 수지로 이루어지는 제 1 상층절연막재료(14A)를 통하여 가압되기 때문에 반도체구성체(3)에 걸리는 스트레스가 경감되어 특별히 지장은 없다.
(제 9 실시형태)
예를 들면 도 17에 나타내는 경우에는 서로 인접하는 반도체구성체(3)간에 있어서 절단했는데, 이에 한정되지 않고, 2개 또는 그 이상의 반도체구성체(3)를 1쌍으로 하여 절단하며, 예를 들면 도 36에 나타내는 본 발명의 제 9 실시형태와 같이, 3개의 반도체구성체(3)를 1쌍으로 하여 절단하고, 멀티칩모듈형의 반도체장치를 얻도록 해도 좋다. 이 경우 3개로 1쌍의 반도체구성체(3)는 동종, 이종의 어느 쪽이어도 좋다.
(그 밖의 실시형태)
상기 각 실시형태에서는 절연재(13)를, 보강재를 포함하는 열경화성 수지에 의하여 형성한 경우에 대해서 설명했는데, 이에 한정되지 않고, 열경화성 수지만에 의하여 형성하도록 해도 좋으며, 또 액정폴리머나 PEET(폴리에테르케톤) 등의 열가소성 수지만에 의하여 형성하도록 해도 좋다.
절연재(13)를 열가소성 수지만에 의하여 형성하는 경우에는 예를 들면 도 9에 있어서 부호 “13A”로 나타내는 바와 같이, 액상의 열가소성 수지를 스크린인쇄법에 의해 인쇄하도록 해도 좋다. 또 예를 들면 도 37에 있어서 부호 “13C”로 나타내는 바와 같이, 반도체구성체(3)를 덮도록 액상의 열가소성 수지를 도포법에 의해 도포하고, 반도체구성체(3)의 상면을 가압제한면으로 하여 가열가압해서 반도체구성체(3)간 등에 절연재(13)를 형성하도록 해도 좋다.
예를 들면 도 1에 나타내는 경우에는 반도체구성체(3) 및 절연재(13)의 상면에 설치된 제 1 상층절연막(14)의 상면에 제 1 상층재배선(16)을 설치하고 있는데, 이에 한정되지 않고, 제 1 상층절연막(14)을 설치하지 않고 반도체구성체(3) 및 절연재(13)의 상면에 상층재배선(16)을 설치하도록 해도 좋다.
이상 설명한 바와 같이 본 발명에 따르면, 반도체구성체의 옆쪽에 설치된 절연재상에 최상층의 상층재배선의 적어도 일부의 접속패드를 배치하고 있기 때문에 최상층의 상층재배선의 접속패드부의 수가 증가해도 그 사이즈 및 피치를 필요한 크기로 하는 것이 가능하게 된다.

Claims (10)

  1. 베이스판상에, 각각이 상면에 복수의 접속패드를 갖는 반도체기판과, 상기 접속패드를 노출시키는 개구부를 가지며, 상기 반도체기판을 덮고 형성된 제 1 절연막과, 각각 상기 제 1 절연막의 상기 개구부를 통하여 접속되고 접속패드부를 갖는 복수의 재배선과, 각각 상기 재배선의 상기 접속패드부상에 형성된 복수의 기둥상 전극과, 상기 기둥상 전극의 상면을 노출시키면서 상기 반도체기판상에 있어서의 상기 기둥상 전극의 주위에 설치된 상기 밀봉막을 갖는 복수의 반도체구성체 및 인접하는 상기 반도체구성체간에 절연재를 배치하는 단계와,
    상기 베이스판상에 배치된 상기 절연재를 가열 또는 가압하여 평탄화를 실행하는 단계와,
    각각이 적어도 어느 쪽인가의 상기 기둥상 전극에 접속되는 1개의 접속패드부를 갖는 적어도 1층의 복수개의 상층재배선을 상기 절연재상에 설치하는 단계와,
    상기 반도체구성체간에 있어서의 상기 절연재를 절단하여 적어도 하나의 상기 상층재배선의 상기 접속패드부가 상기 반도체구성체의 옆쪽에 설치된 상기 절연재에 대응하는 영역상에 배치되는 반도체장치를 1개 포함하는 개개의 반도체장치를 얻는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 반도체구성체간에 있어서의 상기 절연재를 절단하는 단계는 복수개의 상기 반도체구성체가 포함되도록 실행하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 절연재는 보강재를 포함하는 수지로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 평탄화를 실행하는 단계는 상기 반도체구성체간에 배치된 상기 절연재의 상면이 상기 반도체구성체의 상면과 대략 면일치하게 되도록 실행하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 절연재를 배치한 후에 상기 절연재상에 제 2 절연막을 형성하고, 상기 제 2 절연막을 가열가압하여 상기 평탄화를 실행하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 평탄화를 실행하는 단계는 상기 반도체구성체의 상면을 가압제한면으로 해서 실행하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 1 항에 있어서,
    상기 평탄화를 실행한 후에 상기 반도체구성체의 상면 및 상기 절연재의 상면을 연마하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 1 항에 있어서,
    상기 접속패드부상에 땜납볼을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 1 항에 있어서,
    상기 절연재를 절단하는 단계는 상기 베이스판을 절단하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 9 항에 있어서,
    절단 전의 상기 베이스판 아래에 별도의 베이스판을 배치하고, 상기 베이스판을 절단한 후에 상기 별도의 베이스판을 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020060095323A 2002-12-24 2006-09-29 반도체장치의 제조방법 KR100651628B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00371538 2002-12-24
JP2002371538A JP3888302B2 (ja) 2002-12-24 2002-12-24 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093502A Division KR100651076B1 (ko) 2002-12-24 2003-12-19 반도체장치

Publications (2)

Publication Number Publication Date
KR20060109399A KR20060109399A (ko) 2006-10-20
KR100651628B1 true KR100651628B1 (ko) 2006-12-01

Family

ID=32652650

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030093502A KR100651076B1 (ko) 2002-12-24 2003-12-19 반도체장치
KR1020060095323A KR100651628B1 (ko) 2002-12-24 2006-09-29 반도체장치의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020030093502A KR100651076B1 (ko) 2002-12-24 2003-12-19 반도체장치

Country Status (6)

Country Link
US (3) US6882054B2 (ko)
JP (1) JP3888302B2 (ko)
KR (2) KR100651076B1 (ko)
CN (1) CN1322583C (ko)
HK (1) HK1067788A1 (ko)
TW (1) TWI266376B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200042998A (ko) * 2018-10-16 2020-04-27 주식회사 탑 엔지니어링 패널 합착 방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP3918681B2 (ja) * 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
JP3951854B2 (ja) * 2002-08-09 2007-08-01 カシオ計算機株式会社 半導体装置およびその製造方法
TWI239581B (en) * 2003-01-16 2005-09-11 Casio Computer Co Ltd Semiconductor device and method of manufacturing the same
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4434845B2 (ja) * 2004-06-08 2010-03-17 三洋電機株式会社 半導体モジュールとその製造方法および半導体装置
US7238602B2 (en) * 2004-10-26 2007-07-03 Advanced Chip Engineering Technology Inc. Chip-size package structure and method of the same
JP4990492B2 (ja) * 2004-11-19 2012-08-01 株式会社テラミクロス 半導体装置
JP3915928B2 (ja) * 2004-11-24 2007-05-16 セイコーエプソン株式会社 電子部品及びその製造方法
US7390688B2 (en) * 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
JP4725178B2 (ja) * 2005-04-28 2011-07-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP4458010B2 (ja) * 2005-09-26 2010-04-28 カシオ計算機株式会社 半導体装置
US8749065B2 (en) 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
JPWO2008093531A1 (ja) * 2007-01-29 2010-05-20 日本電気株式会社 半導体装置及びその製造方法
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008251608A (ja) 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008283127A (ja) * 2007-05-14 2008-11-20 Cmk Corp 半導体装置とその製造方法
CN102013428B (zh) * 2009-09-04 2012-10-24 尼克森微电子股份有限公司 金氧半导体芯片及其制作方法
US8169019B2 (en) * 2009-09-10 2012-05-01 Niko Semiconductor Co., Ltd. Metal-oxide-semiconductor chip and fabrication method thereof
TWI430415B (zh) * 2009-12-01 2014-03-11 Xintec Inc 晶片封裝體及其製造方法
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US8884422B2 (en) 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
CN102201458B (zh) * 2010-03-23 2013-11-13 精材科技股份有限公司 晶片封装体
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8426948B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US8426947B2 (en) * 2010-08-02 2013-04-23 Headway Technologies, Inc. Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
JP2012156238A (ja) * 2011-01-25 2012-08-16 Elpida Memory Inc 半導体装置
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
JP2014033070A (ja) * 2012-08-03 2014-02-20 Toshiba Corp 半導体装置及びその製造方法並びに半導体装置形成用基材
KR102110332B1 (ko) * 2013-09-27 2020-05-14 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
US9947553B2 (en) * 2015-01-16 2018-04-17 Rohm Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
KR102487563B1 (ko) * 2015-12-31 2023-01-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN105489516A (zh) * 2016-01-22 2016-04-13 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
KR102466362B1 (ko) 2016-02-19 2022-11-15 삼성전자주식회사 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
JP7237828B2 (ja) * 2017-06-09 2023-03-13 ナガセケムテックス株式会社 エポキシ樹脂組成物、電子部品実装構造体およびその製造方法
JP6897636B2 (ja) * 2018-06-18 2021-07-07 カシオ計算機株式会社 樹脂シートの製造方法
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
CN117280459A (zh) * 2021-12-29 2023-12-22 华为技术有限公司 芯片封装结构及其制备方法、电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917919A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
JP3685564B2 (ja) 1996-09-04 2005-08-17 住友ベークライト株式会社 半導体パッケージ用プリント回路基板の製造方法
JPH11233678A (ja) * 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP3706492B2 (ja) 1998-12-25 2005-10-12 三洋電機株式会社 半導体装置およびその製造方法
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
JP3409759B2 (ja) 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
EP1259103B1 (en) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP3455948B2 (ja) * 2000-05-19 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP3664432B2 (ja) * 2000-05-18 2005-06-29 カシオ計算機株式会社 半導体装置およびその製造方法
JP4656737B2 (ja) * 2000-06-23 2011-03-23 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP4108285B2 (ja) * 2000-12-15 2008-06-25 イビデン株式会社 多層プリント配線板の製造方法
JP4869488B2 (ja) * 2000-12-15 2012-02-08 イビデン株式会社 多層プリント配線板の製造方法
JP4717268B2 (ja) * 2001-01-12 2011-07-06 富士通株式会社 絶縁樹脂組成物及びそれから形成した絶縁層を含む多層回路基板
JP3459234B2 (ja) * 2001-02-01 2003-10-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP2003110237A (ja) * 2001-09-28 2003-04-11 Shinko Electric Ind Co Ltd 多層配線基板及び多層半導体装置
TWI239581B (en) * 2003-01-16 2005-09-11 Casio Computer Co Ltd Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200042998A (ko) * 2018-10-16 2020-04-27 주식회사 탑 엔지니어링 패널 합착 방법
KR102115197B1 (ko) 2018-10-16 2020-05-27 주식회사 탑 엔지니어링 패널 합착 방법

Also Published As

Publication number Publication date
TW200416912A (en) 2004-09-01
CN1510745A (zh) 2004-07-07
KR100651076B1 (ko) 2006-11-30
US20040124547A1 (en) 2004-07-01
KR20040057934A (ko) 2004-07-02
CN1322583C (zh) 2007-06-20
USRE41369E1 (en) 2010-06-08
KR20060109399A (ko) 2006-10-20
HK1067788A1 (en) 2005-04-15
JP2004207306A (ja) 2004-07-22
JP3888302B2 (ja) 2007-02-28
US6882054B2 (en) 2005-04-19
TWI266376B (en) 2006-11-11
US20050146051A1 (en) 2005-07-07
US7192805B2 (en) 2007-03-20

Similar Documents

Publication Publication Date Title
KR100651628B1 (ko) 반도체장치의 제조방법
JP3888267B2 (ja) 半導体装置およびその製造方法
US7618886B2 (en) Semiconductor device and method of manufacturing the same
TWI239581B (en) Semiconductor device and method of manufacturing the same
KR20050077272A (ko) 반도체장치
TW200527647A (en) A semiconductor device and its fabrication method
JP2003298005A (ja) 半導体装置およびその製造方法
JP2004221417A (ja) 半導体装置およびその製造方法
CN113921479A (zh) 半导体装置及半导体装置的制造方法
JP2005019754A (ja) 複合部品及びその製造方法
JP3951854B2 (ja) 半導体装置およびその製造方法
JP4316622B2 (ja) 半導体装置の製造方法
JP4341663B2 (ja) 半導体装置の製造方法
JP4513302B2 (ja) 半導体装置
JP2009246404A (ja) 半導体装置の製造方法
JP4442181B2 (ja) 半導体装置およびその製造方法
JP4316623B2 (ja) 半導体装置の製造方法
JP2004221418A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee