JP2014033070A - 半導体装置及びその製造方法並びに半導体装置形成用基材 - Google Patents

半導体装置及びその製造方法並びに半導体装置形成用基材 Download PDF

Info

Publication number
JP2014033070A
JP2014033070A JP2012172654A JP2012172654A JP2014033070A JP 2014033070 A JP2014033070 A JP 2014033070A JP 2012172654 A JP2012172654 A JP 2012172654A JP 2012172654 A JP2012172654 A JP 2012172654A JP 2014033070 A JP2014033070 A JP 2014033070A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor device
wafer
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012172654A
Other languages
English (en)
Inventor
Tadashi Komatsu
公 小松
Kaori Fuse
香織 布施
Hiroto Misawa
寛人 三沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012172654A priority Critical patent/JP2014033070A/ja
Priority to US13/846,863 priority patent/US20140035105A1/en
Publication of JP2014033070A publication Critical patent/JP2014033070A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】終端部の耐圧が高く、製造が容易な半導体装置及びその製造方法並びに半導体装置形成用基材を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、シリコンウェーハにガラス板を陽極接合する工程と、前記ガラス板に複数の開口部を形成する工程と、前記開口部の内部において、前記シリコンウェーハ上にシリコン層をエピタキシャル成長させる工程と、前記シリコン層に素子を形成する工程と、前記シリコン層を通過しないダイシングラインに沿って前記シリコンウェーハ及び前記ガラス板を切断することにより、前記シリコン層毎に個片化する工程と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法並びに半導体装置形成用基材に関する。
電力用半導体装置には高い耐圧が必要とされ、終端部にも高い耐圧が要求されている。従来は、半導体ウェーハにトレンチを形成し、このトレンチ内に絶縁材料を塗布して絶縁部材を形成することにより、終端部に要求される耐圧を実現してきた。
特開２００５−２４４０２８号公報
本発明の目的は、終端部の耐圧が高く、製造が容易な半導体装置及びその製造方法並びに半導体装置形成用基材を提供することである。
実施形態に係る半導体装置の製造方法は、半導体ウェーハ上における相互に離隔した複数の第１領域に半導体層を形成する工程と、前記半導体層に素子を形成する工程と、前記半導体ウェーハ上における前記第１領域を除く第２領域に、無機材料からなる絶縁板を接合する工程と、前記第２領域のみを通過するダイシングラインに沿って前記半導体ウェーハ及び前記絶縁板を切断することにより、前記半導体層毎に個片化する工程と、を備える。
実施形態に係る半導体装置形成用基材は、半導体ウェーハと、前記半導体ウェーハに接合され、複数の開口部が形成され、無機材料からなる絶縁板と、前記開口部の内部に配置された半導体層と、を備える。
実施形態に係る半導体装置は、半導体基板と、前記半導体基板上の中央領域に設けられた半導体層と、前記半導体基板上の周辺領域に前記半導体層を囲むように配置され、前記半導体基板に接合され、無機材料からなる絶縁板と、を備える。
（ａ）〜（ｆ）は、実施形態に係る半導体装置の製造方法を例示する工程断面図である。 実施形態に係る半導体装置形成用基材を例示する平面図である。 実施形態に係る半導体装置の製造方法を例示する工程平面図である。 （ａ）は本実施形態に係る半導体装置を例示する平面図であり、（ｂ）はその断面図である。 （ａ）〜（ｆ）は、比較例に係る半導体装置の製造方法を例示する工程断面図である。 （ａ）及び（ｂ）は、比較例に係る半導体装置の製造方法を例示する工程平面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１（ａ）〜（ｆ）は、本実施形態に係る半導体装置の製造方法を例示する工程断面図であり、
図２は、本実施形態に係る半導体装置形成用基材を例示する平面図であり、
図３は、本実施形態に係る半導体装置の製造方法を例示する工程平面図であり、
図４（ａ）は本実施形態に係る半導体装置を例示する平面図であり、（ｂ）はその断面図である。
本実施形態に係る半導体装置の製造方法は、半導体装置形成用基材を作製するプロセスと、この半導体装置形成用基材に素子を形成し個片化するプロセスに分けられる。
先ず、本実施形態に係る半導体装置の製造方法の前半部分、すなわち、半導体装置形成用基材を作製するプロセスについて説明する。
図１（ａ）に示すように、シリコンウェーハ１１及びガラス板１２を用意する。シリコンウェーハ１１は、例えば、導電形がｎ＋形のウェーハとする。ガラス板１２の形状は円板状であり、その直径はシリコンウェーハ１１の直径と同程度であり、その厚さは例えば３０〜５０μｍ（ミクロン）である。
次に、陽極接合法により、ガラス板１２をシリコンウェーハ１１の上面に接合し、貼り合わせる。すなわち、ガラス板１２をシリコンウェーハ１１に接触させた状態で、数百ボルト程度の電圧を印加しながら、数百度程度に加熱する。これにより、ガラス板１２中のイオンが接合界面に移動し、シリコンウェーハ１１中のシリコン原子と共有結合する。この結果、ガラス板１２がシリコンウェーハ１１に強固に接合される。
次に、図１（ｂ）に示すように、ガラス板１２上にレジスト膜を成膜し、パターニングすることにより、レジストパターン１３を形成する。レジストパターン１３には、相互に離隔し、マトリクス状に配列された複数の開口部１３ａを形成する。各開口部１３ａのサイズはチップサイズよりもやや小さなサイズとし、その形状は例えば矩形とする。
次に、レジストパターン１３をマスクとしてエッチングを施し、ガラス板１２を選択的に除去する。このエッチングは、例えば、エッチング液としてＢＨＦ（buffered hydrofluoric acid：バッファードフッ酸）を用いたウェットエッチング、又は、エッチングガスとして三フッ化メタンガス（ＣＨＦ３）を用いたドライエッチングによって行う。これにより、ガラス板１２に複数の開口部１２ａが形成される。開口部１２ａ内においては、シリコンウェーハ１１の上面が露出する。
次に、図１（ｃ）に示すように、レジストパターン１３を除去する。
次に、図１（ｄ）に示すように、シリコンウェーハ１１の上面上における各開口部１２ａの内部に、シリコンウェーハ１１の上面を起点としてシリコン層１４をエピタキシャル成長させる。このとき、シリコン層１４の上面の高さは、ガラス基板１２の上面の高さと同程度とする。また、シリコン層１４の導電形は、例えば、ｎ−形とする。これにより、本実施形態に係る半導体装置形成用基材２０（以下、単に「基材２０」ともいう）が作製される。
図１（ｄ）及び図２に示すように、基材２０においては、シリコンウェーハ１１、ガラス板１２及びシリコン層１４が設けられている。ガラス板１２はシリコンウェーハ１１に陽極接合法によって接合されており、マトリクス状に配列された複数の開口部１２ａが形成されている。ガラス基板１２の厚さは例えば３０〜５０μｍである。シリコン層１４は、ガラス基板１２の各開口部１２ａの内部に配置されており、シリコンウェーハ１１の上面からエピタキシャル成長したものである。シリコン層１４の下面はシリコンウェーハ１１に接しており、上面はガラス基板１２の上面とほぼ同じ高さにある。例えば、シリコンウェーハ１１の導電形はｎ＋形であり、シリコン層１４の導電形はｎ−形である。
次に、本実施形態に係る半導体装置の製造方法の後半部分、すなわち、半導体装置形成用基材に素子を形成し個片化するプロセスについて説明する。
図１（ｅ）に示すように、基材２０の各シリコン層１４及びその上方に、素子２１を形成する。素子２１は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）であり、ＭＯＳＦＥＴに接続されたメタル配線等も含まれる。なお、各図においては、図示の便宜上、素子２１を矩形のブロックとして表現する。
次に、図１（ｆ）及び図３に示すように、基材２０にシリコン層１４を通過しないようにダイシングライン２２を設定する。すなわち、ダイシングライン２２は、シリコンウェーハ１１及びガラス板１２からなる積層体内を通過する。また、ダイシングライン２２によって囲まれる領域には、各１つのシリコン層１４が含まれるようにする。次に、ダイシングライン２２に沿って、シリコンウェーハ１１及びガラス板１２を切断することにより、素子２１が形成された基材２０を、シリコン層１４毎に個片化する。これにより、本実施形態に係る半導体装置３０が形成される。このとき、シリコンウェーハ１１は複数枚のシリコン基板３１に切り分けられ、ガラス板１２は複数枚の枠状のガラス板３２に切り分けられる。
図４（ａ）及び（ｂ）に示すように、このようにして製造された半導体装置３０においては、シリコン基板３１が設けられている。シリコン基板３１の形状は矩形の板状であり、その導電形はｎ＋形である。シリコン基板３１上の中央領域には、１つのシリコン層１４が設けられている。シリコン基板３１上の周辺領域には、シリコン層１４を囲むように、枠状のガラス板３２が設けられている。ガラス板３２の厚さは例えば３０〜５０μｍであり、幅も例えば３０〜５０μｍである。ガラス板３２はシリコン基板３１に陽極接合されている。シリコン層１４及びその上方には、素子２１が形成されている。上述の如く、シリコン層１４はシリコン基板３１からエピタキシャル成長されており、その導電形はｎ−形である。半導体装置３０は、例えば、電力用のディスクリートチップである。
次に、本実施形態の効果について説明する。
本実施形態においては、図４（ａ）及び（ｂ）に示すように、半導体装置３０において、シリコン基板３１上の周辺領域に、厚さが３０〜５０μｍ、幅が３０〜５０μｍのガラス板３２が設けられている。これにより、半導体装置３０の終端部がガラスにより形成されるため、高い耐圧を実現することができる。
ガラス板３２の厚さ及び幅を３０μｍ以上とすることにより、高い耐圧を実現することができる。また、ガラス板３２の厚さ及び幅を５０μｍ以下とすることにより、シリコン基板３１とガラス板３２との間の熱膨張率の違いにより、ガラス板３２がシリコン基板３１から剥離することを効果的に防止できる。このため、ガラス板３２の厚さ及び幅は、３０〜５０μｍとすることが好ましい。
また、本実施形態においては、図１（ａ）に示す工程において、シリコンウェーハ１１にガラス板１２を陽極接合法により貼り合わせているため、終端部の耐圧を確保するための厚い絶縁部材を、容易に且つ低コストで形成することができる。また、元々板状の形状の絶縁部材（ガラス板１２）をシリコンウェーハ１１に接合するため、シリコンウェーハ１１上に絶縁材料を堆積させて絶縁部材を形成する場合のように、カバレッジ（埋込性）が問題となることがない。
更に、半導体装置３０の終端構造をガラス板３２によって構成することにより、耐熱性を高めることができる。これにより、素子２１を形成する際に高温プロセスを用いることが可能となり、工程の自由度が増大する。
更にまた、本実施形態においては、図１（ｄ）に示す工程において、ガラス板１２の開口部１２ａ内にシリコン層１４を形成し、その上面の高さをガラス板１２の上面の高さとほぼ同じとしている。これにより、基材２０の上面がほぼ平坦になり、一般的なウェーハと同様な取り扱いが可能となる。この結果、基材２０に対して通常のウェーハＭＯＳ工程を適用することにより、ディスクリートチップを容易に製造することができる。
次に、比較例について説明する。
図５（ａ）〜（ｆ）は、本比較例に係る半導体装置の製造方法を例示する工程断面図であり、
図６（ａ）及び（ｂ）は、本比較例に係る半導体装置の製造方法を例示する工程平面図である。
先ず、図５（ａ）に示すように、シリコンウェーハ６１を準備する。
次に、図５（ｂ）及び図６（ａ）に示すように、シリコンウェーハ６１及びその上方にＭＯＳＦＥＴ等の素子６２を形成する。素子６２には、メタル配線も含まれる。
次に、図５（ｃ）に示すように、素子６２が形成された領域を覆うように、チップサイズのレジストパターン６３を形成する。レジストパターン６３の各部分の形状は矩形とし、レジストパターン６３の各部分間には、格子状の開口部６３ａを形成する。
次に、図５（ｄ）に示すように、レジストパターン６３をマスクとしてＲＩＥ（reactive ion etching：反応性イオンエッチング）を施すことにより、シリコンウェーハ６１の上面にトレンチ６４を形成する。トレンチ６４の幅は５０μｍとし、深さも５０μｍとする。
次に、図５（ｅ）及び図６（ｂ）に示すように、レジストパターン６３を除去する。
次に、図５（ｆ）に示すように、スピンコート法により、例えばポリイミド等の樹脂材料からなる絶縁膜６５を全面に成膜する。このとき、トレンチ６４の内部にも絶縁膜６５を埋め込む。
次に、トレンチ６４内を通過し、素子６２を通過しないように設定されたダイシングライン６６に沿って、シリコンウェーハ６１及び絶縁膜６５を切断し、素子６２毎に個片化する。これにより、本比較例に係る半導体装置が製造される。この半導体装置においては、絶縁膜６５が終端構造を構成する。
本比較例においては、深さが５０μｍのトレンチ６４の内部を絶縁膜６５によって埋め込む必要がある。このため、絶縁膜６５の成膜方法として、ＣＶＤ（chemical vapor deposition：化学気相成長）等の気相成膜法は採用できず、スピンコート法等の塗布法を用いる必要がある。従って、絶縁膜６５の材料は塗布法によって成膜可能な材料、例えば、ポリイミド等の樹脂材料に限定される。また、絶縁膜６５は、素子６２に含まれるメタル配線の形成後に成膜されるため、硬化温度が低い材料に限定される。これらの制約により、絶縁膜６５は耐熱性が低い膜となる。この結果、半導体装置を製造する際の工程の自由度が低下する。例えば、ポリイミドの耐熱温度は３５０℃程度であるが、素子６２を形成するためのアニール温度は９００〜１０００℃程度とする必要があるため、素子６２を形成した後でないと、絶縁膜６５を形成することができない。
また、塗布型の樹脂材料といえども、深さが５０μｍのトレンチ６４を埋め込むことは容易ではなく、カバレッジを確保するために、複数回の塗布工程が必要となる場合もある。これにより、半導体装置の製造コストが増加してしまう。また、樹脂材料からなる絶縁膜６５を５０μｍ程度まで厚く形成すると、樹脂材料の熱硬化処理時の熱収縮により、絶縁膜６５にクラックが生じてしまう場合がある。
これに対して、前述の実施形態によれば、シリコンウェーハ１１にガラス板１２を貼り合わせることにより、強固で耐熱性が高く所望の厚さの絶縁部材を、容易に低コストで形成することができる。また、ガラス板１２に開口部１２ａを形成し、その内部にシリコン層１４を形成して基材２０を作製することにより、この基材２０を通常のシリコンウェーハと同様に扱うことができる。このとき、ガラス板１２は耐熱性が高いため、シリコンウェーハ１１にガラス板１２を貼り合わせた後、シリコン層１４に素子２１を形成することができる。その後、上述の如くダイシングすることにより、外周部分にガラス板３２が設けられた半導体装置３０を製造することができる。
なお、前述の実施形態においては、終端構造を構成する絶縁板としてガラス板を用いる例を示したが、これには限定されず、例えば、サファイア板等の無機材料からなる絶縁板であればよい。これにより、耐熱性が高い終端構造を実現することができる。また、前述の実施形態においては、半導体基板としてシリコン基板を用いる例を示したが、これには限定されず、ＧａＮ基板又はＳｉＣ基板等であってもよい。更に、前述の実施形態においては、半導体装置が電力用のディスクリートチップである例を示したが、これには限定されず、他の半導体装置であってもよく、ＭＥＭＳ（Micro Electro Mechanical Systems）又はセンサー等の微細構造体であってもよい。
更にまた、前述の実施形態においては、シリコンウェーハ１１にガラス板１２を接合した後、シリコン層１４を形成し、素子２１を形成する例を示したが、ガラス板１２をシリコンウェーハ１１に接合するタイミングは任意である。例えば、シリコンウェーハ上における相互に離隔した複数の素子領域にシリコン層を形成し、このシリコン層に素子を形成した後、シリコンウェーハ上における素子領域を除く素子間領域に、予め開口部が形成されたガラス板を接合してもよい。このとき、ガラス板はシリコンウェーハの素子間領域を覆い、ガラス板の開口部がシリコンウェーハの素子領域に位置するようにする。その後、素子間領域のみを通過するダイシングラインを設定し、このダイシングラインに沿ってシリコンウェーハ及びガラス板を切断することにより、シリコン層毎に個片化する。
以上説明した実施形態によれば、終端部の耐圧が高く、製造が容易な半導体装置及びその製造方法並びに半導体装置形成用基材を提供するを実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１１：シリコンウェーハ、１２：ガラス板、１２ａ：開口部、１３：レジストパターン、１３ａ：開口部、１４：シリコン層、２０：半導体装置形成用基材、２１：素子、２２：ダイシングライン、３０：半導体装置、３１：シリコン基板、３２：ガラス板、６１：シリコンウェーハ、６２：素子、６３：レジストパターン、６３ａ：開口部、６４：トレンチ、６５：絶縁膜、６６：ダイシングライン

Claims (12)

  1. シリコンウェーハにガラス板を陽極接合する工程と、
    前記ガラス板に複数の開口部を形成する工程と、
    前記開口部の内部において、前記シリコンウェーハ上にシリコン層をエピタキシャル成長させる工程と、
    前記シリコン層に素子を形成する工程と、
    前記シリコン層を通過しないダイシングラインに沿って前記シリコンウェーハ及び前記ガラス板を切断することにより、前記シリコン層毎に個片化する工程と、
    を備えた半導体装置の製造方法。
  2. 半導体ウェーハ上における相互に離隔した複数の第１領域に半導体層を形成する工程と、
    前記半導体層に素子を形成する工程と、
    前記半導体ウェーハ上における前記第１領域を除く第２領域に、無機材料からなる絶縁板を接合する工程と、
    前記第２領域のみを通過するダイシングラインに沿って前記半導体ウェーハ及び前記絶縁板を切断することにより、前記半導体層毎に個片化する工程と、
    を備えた半導体装置の製造方法。
  3. 半導体ウェーハに無機材料からなる絶縁板を接合する工程と、
    前記絶縁板に複数の開口部を形成する工程と、
    前記開口部の内部に半導体層を形成する工程と、
    前記半導体層に素子を形成する工程と、
    前記半導体層を通過しないダイシングラインに沿って前記半導体ウェーハ及び前記絶縁板を切断することにより、前記半導体層毎に個片化する工程と、
    を備えた半導体装置の製造方法。
  4. 半導体ウェーハ、前記半導体ウェーハに接合され複数の開口部が形成され無機材料からなる絶縁板、及び、前記開口部の内部に配置された半導体層を含む基材の前記半導体層に素子を形成する工程と、
    前記半導体層を通過しないダイシングラインに沿って前記半導体ウェーハ及び前記絶縁板を切断することにより、前記基材を前記半導体層毎に個片化する工程と、
    を備えた半導体装置の製造方法。
  5. 前記半導体ウェーハはシリコンウェーハであり、
    前記絶縁板はガラス板であり、
    前記絶縁板を前記半導体ウェーハに陽極接合により接合する請求項２〜４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記半導体層は、前記半導体ウェーハ上にエピタキシャル成長させることにより形成する請求項２〜５のいずれか１つに記載の半導体装置の製造方法。
  7. 半導体ウェーハと、
    前記半導体ウェーハに接合され、複数の開口部が形成され、無機材料からなる絶縁板と、
    前記開口部の内部に配置された半導体層と、
    を備えた半導体装置形成用基材。
  8. 前記半導体ウェーハはシリコンウェーハであり、
    前記絶縁板はガラス板である請求項７記載の半導体装置形成用基材。
  9. 前記半導体層は、前記半導体ウェーハに接している請求項７または８に記載の半導体装置形成用基材。
  10. 半導体基板と、
    前記半導体基板上の中央領域に設けられた半導体層と、
    前記半導体基板上の周辺領域に前記半導体層を囲むように配置され、前記半導体基板に接合され、無機材料からなる絶縁板と、
    を備えた半導体装置。
  11. 前記半導体基板はシリコン基板であり、
    前記絶縁板はガラス板である請求項１０記載の半導体装置。
  12. 前記半導体層は、前記半導体基板に接している請求項１０または１１に記載の半導体装置。
JP2012172654A 2012-08-03 2012-08-03 半導体装置及びその製造方法並びに半導体装置形成用基材 Pending JP2014033070A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012172654A JP2014033070A (ja) 2012-08-03 2012-08-03 半導体装置及びその製造方法並びに半導体装置形成用基材
US13/846,863 US20140035105A1 (en) 2012-08-03 2013-03-18 Semiconductor device, method for manufacturing semiconductor device, and base member for semiconductor device formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012172654A JP2014033070A (ja) 2012-08-03 2012-08-03 半導体装置及びその製造方法並びに半導体装置形成用基材

Publications (1)

Publication Number Publication Date
JP2014033070A true JP2014033070A (ja) 2014-02-20

Family

ID=50024664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012172654A Pending JP2014033070A (ja) 2012-08-03 2012-08-03 半導体装置及びその製造方法並びに半導体装置形成用基材

Country Status (2)

Country Link
US (1) US20140035105A1 (ja)
JP (1) JP2014033070A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7084702B2 (ja) * 2016-09-02 2022-06-15 アイデックス バイオメトリクス エーエスエー 指紋センサに適したカバー部材を製造する方法
CN106800272B (zh) * 2017-02-17 2018-11-23 烟台睿创微纳技术股份有限公司 一种mems晶圆切割和晶圆级释放及测试方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
US6974715B2 (en) * 2002-12-27 2005-12-13 Hynix Semiconductor Inc. Method for manufacturing CMOS image sensor using spacer etching barrier film
US8614491B2 (en) * 2009-04-07 2013-12-24 Honeywell International Inc. Package interface plate for package isolation structures
US8552534B2 (en) * 2011-11-01 2013-10-08 Headway Technologies, Inc. Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same

Also Published As

Publication number Publication date
US20140035105A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
KR100860546B1 (ko) 새로운 미세 전자적 구조, 마이크로 시스템, 및 그 제조프로세스
KR101920713B1 (ko) 그래핀 소자 및 그 제조방법
US8853814B2 (en) Miniature thermoelectric energy harvester and fabrication method thereof
US9355881B2 (en) Semiconductor device including a dielectric material
KR20160052330A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6005306B2 (ja) 半導体装置
TW202333201A (zh) 使用工程設計過的基板結構來實施的功率及rf設備
JP2008277564A (ja) マイクロトランスの製造方法
JP6309907B2 (ja) 半導体装置
TW201711226A (zh) 發光元件及其製作方法
JP2009076483A (ja) マイクロトランスの製造方法
JP6027511B2 (ja) 半導体装置
US9589824B2 (en) Method for manufacturing semiconductor device
CN102544101B (zh) 晶片封装体及其制作方法
JP2011049303A (ja) 電気部品およびその製造方法
KR20130031206A (ko) 전기기계 변환장치의 제조 방법
JP2014033070A (ja) 半導体装置及びその製造方法並びに半導体装置形成用基材
WO2016006640A1 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板
JP6111335B2 (ja) 半導体素子基板およびその製造方法
JP2016018891A (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
JP2008270465A (ja) マイクロトランスの製造方法
KR20180101719A (ko) 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
KR101411734B1 (ko) 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US20090039428A1 (en) Fabricating method for silicon on insulator and structure thereof