JP2009038300A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2009038300A JP2009038300A JP2007203211A JP2007203211A JP2009038300A JP 2009038300 A JP2009038300 A JP 2009038300A JP 2007203211 A JP2007203211 A JP 2007203211A JP 2007203211 A JP2007203211 A JP 2007203211A JP 2009038300 A JP2009038300 A JP 2009038300A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- polyimide resin
- manufacturing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】半導体ウェーハの反りを低減することが可能なウェーハレベル・チップサイズ・パッケージの製造方法を提供する。
【解決手段】半導体チップ1が作り込まれた半導体ウェーハ2の表面に感光性ポリイミド樹脂層3及び再配線層7を形成し、次に、半導体ウェーハ2の裏面に感光性ポリイミド樹脂層10を形成する。続いて、半導体ウェーハ2の表面からスクライブライン11に沿って凹部12を形成した後に、裏面研磨を行って半導体ウェーハを個片化する。
【選択図】図1
【解決手段】半導体チップ1が作り込まれた半導体ウェーハ2の表面に感光性ポリイミド樹脂層3及び再配線層7を形成し、次に、半導体ウェーハ2の裏面に感光性ポリイミド樹脂層10を形成する。続いて、半導体ウェーハ2の表面からスクライブライン11に沿って凹部12を形成した後に、裏面研磨を行って半導体ウェーハを個片化する。
【選択図】図1
Description
本発明は半導体パッケージの製造方法に関する。詳しくは、ウェーハレベル・チップサイズ・パッケージの製造方法に係るものである。
従来、半導体チップのパッケージは、ダイシングした個々の半導体チップをリードフレームに搭載し、半導体チップとリードフレームをワイヤボンディングして樹脂で封止する当初のものから、近年においては電子機器類の小型化、薄型化、高性能化の要請に対応して、半導体チップの配線の細幅化、多ピン化、多層化が行われると共に、半導体ウェーハからダイシングされた個々の半導体チップを略同じサイズの変換基板(インターポーザ)と組み合わせて封止するチップサイズ・パッケージが広く利用されるに至っている。
そして最近では、半導体チップサイズにダイシングする前の半導体ウェーハの段階で樹脂層に再配線を形成するウェーハレベル・チップサイズ・パッケージが低コスト及び量産性の点で注目を浴びている(例えば、特許文献1〜特許文献4参照。)。
ここで、ウェーハレベル・チップサイズ・パッケージとは、半導体ウェーハの活性面に再配置用の樹脂層を設け、半導体ウェーハに作り込まれている多数の半導体チップの入出力パッドを一括して再配置した後に、その半導体ウェーハを個々のチップサイズ・パッケージに個片分離するといったものである。
以下、ウェーハレベル・チップサイズ・パッケージの製造方法について説明を行なう。なお、図5及び図6は半導体ウェーハの全体図及び部分拡大図を示している。
従来のウェーハレベル・チップサイズ・パッケージの製造方法では、先ず、図5(a)で示す様に、複数の半導体チップ101が作り込まれた半導体ウェーハ102上に薄化された半導体チップ(図示せず)や受動部品(図示せず)等を搭載し、次に、ポジ型の感光性のポリイミド樹脂の溶液をスピンコート法により半導体ウェーハ上に塗布し、ポリイミド樹脂の溶液が乾燥した後に溶剤を除去することによって、感光性ポリイミド樹脂層103を形成する(図5(b)参照。)。
従来のウェーハレベル・チップサイズ・パッケージの製造方法では、先ず、図5(a)で示す様に、複数の半導体チップ101が作り込まれた半導体ウェーハ102上に薄化された半導体チップ(図示せず)や受動部品(図示せず)等を搭載し、次に、ポジ型の感光性のポリイミド樹脂の溶液をスピンコート法により半導体ウェーハ上に塗布し、ポリイミド樹脂の溶液が乾燥した後に溶剤を除去することによって、感光性ポリイミド樹脂層103を形成する(図5(b)参照。)。
次に、感光性ポリイミド樹脂層に所定のパターンが形成されたフォトマスク104を介して紫外線を照射し、その後、有機アルカリ溶液で現像してリンスし、続いてキュアすることによって、紫外線を照射した部分を光硬化して残存させると共に、紫外線がフォトマスクで遮断された未硬化部分を溶解除去し、半導体ウェーハに作り込まれた半導体チップや半導体ウェーハ上に搭載された半導体チップに形成されたアルミニウムパッド(図示せず)に達するビア105を形成する(図5(c)参照。)。
次に、スパッタリング法により感光性ポリイミド樹脂層103の表面及びビア105の内壁面にメッキ用シードとして機能するニッケル層(図示せず)を形成する。続いて、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、感光性ポリイミド樹脂層103の表面に再配線層の形成領域に開口部が形成されたパターンを有するメッキレジスト膜(図示せず)を形成し、電解メッキ処理を施すことによって、アルミニウムパッドからの引出線106を形成すると共に感光性ポリイミド樹脂層の表面に再配線層107を形成する。その後、不要なメッキレジスト膜及びメッキ用シードとして機能するニッケル層を除去する(図5(d)参照。)。
次に、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、感光性ポリイミド樹脂層の表面に形成された再配線層の電極部が露出する様なパターンが形成されたカバーコート(図示せず)を形成し、再配線層の電極部にはんだボール109を搭載する(図6(e)参照。)。続いて、バックグラインダー(BGR)で半導体ウェーハの裏面研磨を行って半導体ウェーハの薄化処理を行なう(図6(f)参照。)。
その後、半導体ウェーハのスクライブライン110に沿ってダイシング処理を行ない個々の半導体パッケージに個片化することによって、ウェーハレベル・チップサイズ・パッケージを得ることができる(図6(g)参照。)。
しかしながら、従来のウェーハレベル・チップサイズ・パッケージの製造方法では、半導体ウェーハの表面側のみの片面処理であるために、半導体パッケージの製造過程において(特に感光性ポリイミド樹脂層の硬化時の収縮応力に起因して)、半導体ウェーハに反りが生じ、半導体ウェーハの搬送性に支障が出てしまう。なお、BGRによる半導体ウェーハの薄化処理を行なうと半導体ウェーハの反りが極めて大きくなり、薄化処理後に行なうダイシング工程への搬送作業は極めて困難なものとなってしまう。具体的には、0.6〜0.7mm厚さの半導体ウェーハには0.5〜0.6mm程度の反りが生じており、0.3mm厚さ程度となるまで薄化処理を行った場合には5mm程度の反りが生じている。
また、BGRによる半導体ウェーハの薄化処理の際に反りが大きくなると、半導体ウェーハの内部応力が大きくなり、こうした内部応力に耐え切れずに半導体ウェーハに割れが生じることも懸念される。
なお、半導体ウェーハの片面に処理した材料の硬化時の収縮に起因して半導体ウェーハの反りが生じることを考慮すると、絶縁層として硬化時の収縮量が小さな材料(例えばゲル状の材料)を用いることも考えられるものの、生産性や信頼性、汎用性等を考慮すると、既存のプロセスや既存の材料を応用できることが求められるために、絶縁層として硬化時の収縮量の小さな材料を用いることは必ずしも妥当な解決方法であるとは言えない。
また、半導体パッケージの小型化や薄型化が求められる中、縦方向(高さ方向)の多層化や半導体ウェーハの薄型化の要求はより一層強くなると考えられるため、半導体ウェーハの反りに対しての対応が早急に求められるものである。
本発明は以上の点に鑑みて創案されたものであって、半導体ウェーハの反りを低減させることが可能な半導体パッケージの製造方法を提供することを目的とするものである。
上記の目的を達成するために、本発明に係る半導体ウェーハの製造方法では、半導体チップと、該半導体チップの表面に形成され、再配線層及び絶縁層を有する配線パターンとを備える半導体パッケージの製造方法において、前記半導体チップが作り込まれた半導体ウェーハの表面に前記配線パターンを形成する工程と、前記半導体チップが作り込まれた半導体ウェーハの裏面に前記絶縁層と硬化時の収縮率が略同一の裏面皮膜を形成する工程と、前記配線パターン及び前記裏面皮膜を形成した後に、前記半導体ウェーハの切断線に沿って表面側から有底の凹部を形成する工程と、前記凹部が形成された半導体ウェーハの表面を支持テープで支持した後に、前記半導体ウェーハの裏面研磨を行って同半導体ウェーハを前記切断線に沿って個片化する工程とを備える。
ここで、半導体チップが作り込まれた半導体ウェーハの裏面に絶縁層と硬化時の収縮率が略同一の裏面皮膜を形成することによって、半導体ウェーハの表面に絶縁層を形成する際に生じる半導体ウェーハの反りを緩和することができる。即ち、半導体ウェーハの裏面に塗布した材料が硬化する際に生じる内部応力が、半導体ウェーハの表面に塗布した絶縁材料が硬化する際に生じる内部応力を打ち消す方向に働くために、半導体チップが作り込まれた半導体ウェーハの裏面に絶縁層と硬化時の収縮率が略同一の材料を塗布し、この材料を硬化させて裏面皮膜を形成することによって、半導体ウェーハの表面に絶縁材料を塗布し、この材料を硬化させて絶縁層を形成す際に生じる半導体ウェーハの反りを緩和することができるのである。
なお、半導体ウェーハの表面に絶縁層を形成した後に半導体ウェーハの裏面に裏面皮膜を形成する場合には、半導体ウェーハは絶縁材料が硬化する際に半導体ウェーハの表面が収縮する方向(半導体ウェーハの表面が凹状に反る方向)に内部応力が生じ、続いて半導体ウェーハの裏面に塗布された材料が硬化する際に半導体ウェーハの反りを緩和する方向に内部応力が生じることとなる。また、半導体ウェーハの裏面に裏面皮膜を形成した後に半導体ウェーハの表面に絶縁層を形成した場合には、半導体ウェーハはその裏面に塗布された材料が硬化する際に半導体ウェーハの裏面が収縮する方向(半導体ウェーハの表面が凸状に反る方向)に内部応力が生じ、続いて絶縁材料が硬化する際に半導体ウェーハの反りを緩和する方向に内部応力が生じることとなる。
また、配線パターン及び裏面被膜を形成した後に、半導体ウェーハの切断線に沿って表面側から有底の凹部を形成し、こうした凹部が形成された半導体ウェーハの表面を支持テープで支持した後に、半導体ウェーハの裏面研磨を行って半導体ウェーハを切断線に沿って個片化することによって、半導体ウェーハが裏面研磨によって薄化された際には個片化されていることとなり、薄化した後に半導体ウェーハの状態で取り扱う必要がないために、搬送作業の容易化が実現する。
本発明の半導体パッケージの製造方法では、半導体ウェーハの反りを抑制することができ、搬送作業の容易化が実現すると共に、半導体ウェーハの割れを抑制することができ、製造歩留りの向上が実現する。
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図1及び図2は本発明を適用した半導体パッケージの製造方法の一例である、ウェーハレベル・チップサイズ・パッケージの製造方法の一例を説明するための模式図(半導体ウェーハの模式的な全体図及び部分拡大図)であり、本発明の半導体パッケージの製造方法の一例では、先ず、図1(a)で示す様に、複数の半導体チップ1が作り込まれた半導体ウェーハ2上に薄化された半導体チップ(図示せず)や受動部品(図示せず)等を搭載し、次に、ポジ型の感光性のポリイミド樹脂の溶液をスピンコート法により半導体ウェーハの表面に塗布し、ポリイミド樹脂の溶液が乾燥した後に溶剤を除去することによって、感光性ポリイミド樹脂層3を形成する(図1(b)参照。)。なお、感光性ポリイミド樹脂を硬化させた際の内部応力によって、半導体ウェーハの表面が収縮する方向(半導体ウェーハの表面が凹状となる方向)に反りを生じることとなる。
図1及び図2は本発明を適用した半導体パッケージの製造方法の一例である、ウェーハレベル・チップサイズ・パッケージの製造方法の一例を説明するための模式図(半導体ウェーハの模式的な全体図及び部分拡大図)であり、本発明の半導体パッケージの製造方法の一例では、先ず、図1(a)で示す様に、複数の半導体チップ1が作り込まれた半導体ウェーハ2上に薄化された半導体チップ(図示せず)や受動部品(図示せず)等を搭載し、次に、ポジ型の感光性のポリイミド樹脂の溶液をスピンコート法により半導体ウェーハの表面に塗布し、ポリイミド樹脂の溶液が乾燥した後に溶剤を除去することによって、感光性ポリイミド樹脂層3を形成する(図1(b)参照。)。なお、感光性ポリイミド樹脂を硬化させた際の内部応力によって、半導体ウェーハの表面が収縮する方向(半導体ウェーハの表面が凹状となる方向)に反りを生じることとなる。
ここで、本実施例では、スピンコート法を用いてポリイミド樹脂を塗布する場合を例に挙げて説明を行っているが、感光性ポリイミド樹脂層の形成方法としては、フィルム状の感光性ポリイミド樹脂層を貼り合わせても良いし、トランスファーモールド法やポッティング法、スクリーン印刷法によって感光性ポリイミド樹脂層を形成しても良い。
更に、本実施例では、ポジ型のポリイミド樹脂を使用する場合を例に挙げて説明を行っているが、ネガ型のポリイミド樹脂を使用しても良いし、絶縁層としては必ずしもポリイミド樹脂を利用する必要も無い。
次に、感光性ポリイミド樹脂層3に所定のパターンが形成されたフォトマスク4を介して紫外線を照射し、その後、有機アルカリ溶液で現像してリンスし、続いてキュアすることによって、紫外線を照射した部分を光硬化して残存させると共に、紫外線がフォトマスクで遮断された未硬化部分を溶解除去し、半導体ウェーハに作り込まれた半導体チップや半導体ウェーハ上に搭載された半導体チップに形成されたアルミニウムパッド(図示せず)に達するビア5を形成する(図1(c)参照。)。
次に、スパッタリング法により感光性ポリイミド樹脂層3の表面及びビア5の内壁面にメッキ用シードとして機能するニッケル層(図示せず)を形成する。続いて、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、感光性ポリイミド樹脂層3の表面に再配線層の形成領域に開口部が形成されたパターンを有するメッキレジスト膜(図示せず)を形成し、電解メッキ処理を施すことによって、アルミニウムパッドからの引出線6を形成すると共に感光性ポリイミド樹脂層の表面に再配線層7を形成する。その後、不要なメッキレジスト膜及びメッキ用シードとして機能するニッケル層を除去する(図1(d)参照。)。
次に、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、感光性ポリイミド樹脂層3の表面に形成された再配線層の電極部が露出する様なパターンが形成されたカバーコート(図示せず)を形成し、再配線層の電極にはんだボール9を搭載する(図2(e)参照。)。
続いて、半導体ウェーハの表面に塗布したポリイミド樹脂の溶液と同じ溶液をスピンコート法により半導体ウェーハの裏面に塗布し、ポリイミド樹脂の溶液が乾燥した後に溶剤を除去することによって、感光性ポリイミド樹脂層10を形成する(図2(f)参照。)。なお、感光性ポリイミド樹脂を硬化させた際に、半導体ウェーハの裏面が収縮する方向(半導体ウェーハの表面が凸状となる方向)に内部応力が働き、結果として半導体ウェーハに働く内部応力が相殺されることとなり、半導体ウェーハの反りは軽減されることとなる。
ここで、本実施例では、半導体ウェーハの表面に塗布したポリイミド樹脂と同一材料を半導体ウェーハの裏面に塗布する場合を例に挙げて説明を行っているが、半導体ウェーハの表面に塗布する材料と半導体ウェーハの裏面に塗布する材料の硬化時における収縮率が略同一とすることで半導体ウェーハの反りを緩和することができれば充分であり、必ずしも半導体ウェーハの表面に塗布する材料と半導体ウェーハの裏面に塗布する材料とが同一材料である必要は無い。
次に、半導体ウェーハのスクライブライン11に沿って半導体ウェーハの表面側からハーフカットダイシング処理を行ない、半導体ウェーハに有底の凹部12を形成し(図2(g)参照。)、続いて、半導体ウェーハの表面をバックグラインドテープ13に貼り合わせた状態で、BGRを用いて半導体ウェーハの裏面研磨を行い(図2(h)参照。)、半導体ウェーハの薄化処理を行なうと同時に半導体ウェーハを個々の半導体パッケージに個片化することによって、ウェーハレベル・チップサイズ・パッケージを得ることができる(図2(i)参照。)。
図3及び図4は本発明を適用した半導体パッケージの製造方法の他の一例である、ウェーハレベル・チップサイズ・パッケージの製造方法の他の一例を説明するための模式図(半導体ウェーハの模式的な全体図及び部分拡大図)であり、本発明の半導体パッケージの製造方法の他の一例では、先ず、図3(a)で示す様に、複数の半導体チップ1が作り込まれた半導体ウェーハ2の裏面にポジ型の感光性のポリイミド樹脂の溶液をスピンコート法により塗布し、ポリイミド樹脂の溶液が乾燥した後に溶剤を除去することによって、感光性ポリイミド樹脂層10を形成する。なお、感光性ポリイミド樹脂を硬化させた際の内部応力によって、半導体ウェーハの裏面が収縮する方向(半導体ウェーハの表面が凸状となる方向)に反りを生じることとなる。
次に、半導体ウェーハ2上に薄化された半導体チップ(図示せず)や受動部品(図示せず)等を搭載し、半導体ウェーハの裏面に塗布したポリイミド樹脂の溶液と同じ溶液をスピンコート法により半導体ウェーハの表面に塗布する。続いて、ポリイミド樹脂の溶液が乾燥した後に溶剤を除去することによって、感光性ポリイミド樹脂層3を形成する(図3(b)参照。)。なお、感光性ポリイミド樹脂を硬化させた際に、半導体ウェーハの表面が収縮する方向(半導体ウェーハの表面が凹状となる方向)に内部応力が働き、結果として半導体ウェーハに働く内部応力が相殺されることとなり、半導体ウェーハの反りは軽減されることとなる。
次に、感光性ポリイミド樹脂層3に所定のパターンが形成されたフォトマスク4を介して紫外線を照射し、その後、有機アルカリ溶液で現像してリンスし、続いてキュアすることによって、紫外線を照射した部分を光硬化して残存させると共に、紫外線がフォトマスクで遮断された未硬化部分を溶解除去し、半導体ウェーハに作り込まれた半導体チップや半導体ウェーハ上に搭載された半導体チップに形成されたアルミニウムパッド(図示せず)に達するビア5を形成する(図3(c)参照。)。
次に、スパッタリング法により感光性ポリイミド樹脂層3の表面及びビア5の内壁面にメッキ用リードとして機能するニッケル層(図示せず)を形成する。続いて、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、感光性ポリイミド樹脂層3の表面に再配線層の形成領域に開口部が形成されたパターンを有するメッキレジスト膜(図示せず)を形成し、電解メッキ処理を施すことによって、アルミニウムパッドからの引出線6を形成すると共に感光性ポリイミド樹脂層の表面に再配線層7を形成する。その後、不要なメッキレジスト膜及びメッキ用シードとして機能するニッケル層を除去する(図3(d)参照。)。
次に、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、感光性ポリイミド樹脂層3の表面に形成された再配線層の電極部が露出する様なパターンが形成されたカバーコート(図示せず)を形成し、再配線層の電極にはんだボール9を搭載する(図4(e)参照。)。
次に、半導体ウェーハのスクライブライン11に沿って半導体ウェーハの表面側からハーフカットダイシング処理を行ない、半導体ウェーハに有底の凹部12を形成し(図4(f)参照。)、続いて、半導体ウェーハの表面をバックグラインドテープ13に貼り合わせた状態で、BGRを用いて半導体ウェーハの裏面研磨を行い(図4(g)参照。)、半導体ウェーハの薄化処理を行なうと同時に半導体ウェーハを個々の半導体パッケージに個片化することによって、ウェーハレベル・チップサイズ・パッケージを得ることができる(図4(h)参照。)。
本発明を適用した半導体パッケージの製造方法では、半導体ウェーハの表面に塗布した感光性ポリイミド樹脂を硬化させた際に生じる内部応力(半導体ウェーハの表面が凹状となる方向に生じる内部応力)と、半導体ウェーハの裏面に塗布した感光性ポリイミド樹脂を硬化させた際に生じる内部応力(半導体ウェーハの表面が凸状となる方向に生じる内部応力)とが互いに相殺し合うこととなり、半導体ウェーハの反りを緩和することができる。
そして、半導体ウェーハの反りを緩和することができるために、半導体ウェーハ状態での搬送性が向上することとなる。
そして、半導体ウェーハの反りを緩和することができるために、半導体ウェーハ状態での搬送性が向上することとなる。
また、BGRにより薄化処理を行うと同時に半導体ウェーハはスクライブラインに沿って個片化されることとなるために、薄化処理の後には半導体ウェーハの状態で搬送する必要がなく、具体的には、薄化処理の後は個片化された半導体パッケージがバックグラインドテープに貼り合わされた状態であり、この様な状態で薄化処理後の搬送作業が行われることとなるために、搬送性が向上することとなる。
即ち、従来の半導体パッケージの製造方法では、薄化処理した後でも半導体ウェーハの状態で搬送作業を行なう必要があったために、薄化処理により反りが増大した半導体ウェーハの搬送作業は極めて困難であったのに対して、本発明の半導体パッケージの製造方法では、薄化処理した後には半導体ウェーハの状態での搬送作業が無いために、搬送性の向上が実現するのである。
即ち、従来の半導体パッケージの製造方法では、薄化処理した後でも半導体ウェーハの状態で搬送作業を行なう必要があったために、薄化処理により反りが増大した半導体ウェーハの搬送作業は極めて困難であったのに対して、本発明の半導体パッケージの製造方法では、薄化処理した後には半導体ウェーハの状態での搬送作業が無いために、搬送性の向上が実現するのである。
また、本発明を適用した半導体パッケージの製造方法では、単に半導体ウェーハの裏面全面に感光性ポリイミド樹脂を塗布して硬化させるのみで半導体ウェーハの反りを緩和することができるために、既存の設備においても充分に対応することができる。
1 半導体チップ
2 半導体ウェーハ
3 感光性ポリイミド樹脂層
4 フォトマスク
5 ビア
6 引出線
7 再配線層
9 はんだボール
10 感光性ポリイミド樹脂層
11 スクライブライン
12 凹部
13 バックグラインドテープ
2 半導体ウェーハ
3 感光性ポリイミド樹脂層
4 フォトマスク
5 ビア
6 引出線
7 再配線層
9 はんだボール
10 感光性ポリイミド樹脂層
11 スクライブライン
12 凹部
13 バックグラインドテープ
Claims (6)
- 半導体チップと、
該半導体チップの表面に形成され、再配線層及び絶縁層を有する配線パターンとを備える半導体パッケージの製造方法において、
前記半導体チップが作り込まれた半導体ウェーハの表面に前記配線パターンを形成する工程と、
前記半導体チップが作り込まれた半導体ウェーハの裏面に前記絶縁層と硬化時の収縮率が略同一の裏面皮膜を形成する工程と、
前記配線パターン及び前記裏面皮膜を形成した後に、前記半導体ウェーハの切断線に沿って表面側から有底の凹部を形成する工程と、
前記凹部が形成された半導体ウェーハの表面を支持テープで支持した後に、前記半導体ウェーハの裏面研磨を行って同半導体ウェーハを前記切断線に沿って個片化する工程とを備える
ことを特徴とする半導体パッケージの製造方法。 - 前記配線パターンを形成した後に、前記裏面皮膜を形成する
ことを特徴とする請求項1に記載の半導体パッケージの製造方法。 - 前記裏面皮膜を形成した後に、前記配線パターンを形成する
ことを特徴とする請求項1に記載の半導体パッケージの製造方法。 - 前記配線パターンを形成すると略同時に前記裏面皮膜を形成する
ことを特徴とする請求項1に記載の半導体パッケージの製造方法。 - 前記裏面皮膜は前記絶縁層と同一材料から形成する
ことを特徴とする請求項1に記載の半導体パッケージの製造方法。 - 前記半導体ウェーハの裏面全面に前記裏面皮膜を形成する
ことを特徴とする請求項1に記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007203211A JP2009038300A (ja) | 2007-08-03 | 2007-08-03 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007203211A JP2009038300A (ja) | 2007-08-03 | 2007-08-03 | 半導体パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009038300A true JP2009038300A (ja) | 2009-02-19 |
Family
ID=40439930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007203211A Pending JP2009038300A (ja) | 2007-08-03 | 2007-08-03 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009038300A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013222934A (ja) * | 2012-04-19 | 2013-10-28 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
CN112967928A (zh) * | 2020-12-16 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 芯片的切割方法及芯片的转移方法 |
-
2007
- 2007-08-03 JP JP2007203211A patent/JP2009038300A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013222934A (ja) * | 2012-04-19 | 2013-10-28 | Disco Abrasive Syst Ltd | ウエーハの研削方法 |
CN112967928A (zh) * | 2020-12-16 | 2021-06-15 | 重庆康佳光电技术研究院有限公司 | 芯片的切割方法及芯片的转移方法 |
CN112967928B (zh) * | 2020-12-16 | 2022-07-29 | 重庆康佳光电技术研究院有限公司 | 芯片的切割方法及芯片的转移方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10964594B2 (en) | Methods of packaging semiconductor devices including placing semiconductor devices into die caves | |
US10083913B2 (en) | Fan-out POP structure with inconsecutive polymer layer | |
US10515904B2 (en) | Method for forming chip package structure | |
US9466586B1 (en) | Method for manufacturing wafer-level fan-out package | |
US10916450B2 (en) | Package of integrated circuits having a light-to-heat-conversion coating material | |
TWI683411B (zh) | 半導體封裝結構及其製造方法 | |
TW201733070A (zh) | 具有側壁保護重佈線層中介層的半導體封裝及其製作方法 | |
TW201946232A (zh) | 封裝及其形成方法 | |
TWM595330U (zh) | 面板組件、晶圓封裝體以及晶片封裝體 | |
US20120129315A1 (en) | Method for fabricating semiconductor package | |
US20120013006A1 (en) | Chip scale package and fabrication method thereof | |
KR102357520B1 (ko) | Rdl의 형성 방법 및 이의 형성된 구조물 | |
KR101834038B1 (ko) | 패키지 구조물을 형성하는 방법 | |
US20110074003A1 (en) | Foil based semiconductor package | |
JP6482454B2 (ja) | 電子部品の製造方法ならびに電子部品製造装置 | |
JP2009038300A (ja) | 半導体パッケージの製造方法 | |
US20140015115A1 (en) | Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same | |
US10937760B2 (en) | Method for manufacturing a chip package | |
TWI611520B (zh) | 封裝結構及其製作方法 | |
JP2008130705A (ja) | 半導体装置の製造方法 | |
TW201729307A (zh) | 封裝結構的製作方法 | |
JP2009027127A (ja) | 大型パネルサイズ採用による半導体パッケージ製造方法 | |
JP2006253175A (ja) | 半導体パッケージ及びその製造方法 |