KR20170016284A - 피가공물의 가공 방법 - Google Patents

피가공물의 가공 방법 Download PDF

Info

Publication number
KR20170016284A
KR20170016284A KR1020160094694A KR20160094694A KR20170016284A KR 20170016284 A KR20170016284 A KR 20170016284A KR 1020160094694 A KR1020160094694 A KR 1020160094694A KR 20160094694 A KR20160094694 A KR 20160094694A KR 20170016284 A KR20170016284 A KR 20170016284A
Authority
KR
South Korea
Prior art keywords
workpiece
polishing
grinding
abrasive grains
polishing pad
Prior art date
Application number
KR1020160094694A
Other languages
English (en)
Inventor
노리히사 아리후쿠
준용 서
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170016284A publication Critical patent/KR20170016284A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Abstract

본 발명은, 디바이스 칩으로의 지립의 부착을 방지한 피가공물의 가공 방법을 제공하는 것을 목적으로 한다.
피가공물의 가공 방법으로서, 피가공물(11)의 표면(11a)으로부터 분할 예정 라인을 따라 디바이스 칩(17)의 마무리 두께에 상당하는 깊이의 분할홈(15)을 형성하고, 피가공물의 이면(11b)을 연삭하여 분할홈을 이면측에 표출시킴으로써, 피가공물을 개개의 디바이스 칩으로 분할하는 분할 공정과, 분할 공정을 실시한 후, 지립을 포함하지 않는 연마액을 피가공물에 공급하면서 지립을 포함하는 연마 패드(44)를 이용하여 피가공물의 이면을 연마함으로써, 피가공물의 이면의 연삭 변형을 제거하고, 분할된 개개의 디바이스 칩의 에지부(17a)를 곡면 형상으로 가공하는 연마 공정을 포함한다.

Description

피가공물의 가공 방법{WORKPIECE PROCESSING METHOD}
본 발명은, 판 형상의 피가공물을 복수의 디바이스 칩으로 분할하는 피가공물의 가공 방법에 관한 것이다.
휴대 전화기나 퍼스널 컴퓨터로 대표되는 전자기기에서는, 전자회로(디바이스)를 구비하는 디바이스 칩이 필수 구성 요소가 되고 있다. 디바이스 칩은, 예컨대, 실리콘 등의 반도체 재료로 이루어지는 웨이퍼의 표면을 복수의 분할 예정 라인(스트리트)에 의해 구획하고, 각 영역에 전자회로를 형성한 후, 이 분할 예정 라인을 따라 웨이퍼를 분할함으로써 제조된다.
최근에는, 디바이스 칩의 소형화, 경량화 등을 목적으로, 전술한 바와 같이 웨이퍼를 연삭 등의 방법으로 얇게 가공하는 기회가 늘고 있다. 예컨대, 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할홈을 웨이퍼의 표면측에 형성하고, 이면측을 연삭하여 분할홈을 표출시키는 DBG(Dicing Before Grinding)를 이용하면, 웨이퍼를 얇게 가공하면서 복수의 디바이스 칩으로 분할할 수 있다(예컨대, 특허문헌 1 및 특허문헌 2 참조).
그런데, 웨이퍼를 연삭에 의해 얇게 하면, 피연삭면인 이면에 연삭 변형이 발생하여 디바이스 칩의 항절 강도는 저하되어 버린다. 그래서, 웨이퍼를 연삭한 후에는, CMP(Chemical Mechanical Polishing) 등의 방법으로 웨이퍼를 연마하여 연삭 변형을 제거하고 있다.
[특허문헌 1] 일본 특허 공개 소화 제62-4341호 공보 [특허문헌 2] 일본 특허 공개 제2000-21820호 공보
그러나, 전술한 DBG에 의해 연삭, 분할된 웨이퍼를 CMP로 연마하면, 연마액에 포함되는 유리(遊離) 지립이 분할홈에 침입하여 디바이스 칩의 측면에 부착된다. 디바이스 칩의 측면에 지립이 부착되면, 그 후의 공정에 있어서 문제점이 발생하기 쉽게 되어 버린다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 디바이스 칩으로의 지립의 부착을 방지한 피가공물의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 판 형상의 피가공물을 분할 예정 라인을 따라 복수의 디바이스 칩으로 분할하는 피가공물의 가공 방법으로서, 상기 피가공물의 표면으로부터 상기 분할 예정 라인을 따라 상기 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할홈을 형성하고, 상기 피가공물의 이면을 연삭하여 상기 분할홈을 상기 이면측에 표출시킴으로써, 상기 피가공물을 개개의 상기 디바이스 칩으로 분할하는 분할 공정과, 상기 분할 공정을 실시한 후, 지립을 포함하지 않는 연마액을 상기 피가공물에 공급하면서 지립을 포함하는 연마 패드를 이용하여 상기 피가공물의 이면을 연마함으로써, 상기 피가공물의 상기 이면의 연삭 변형을 제거하고, 분할된 개개의 상기 디바이스 칩의 에지부를 곡면 형상으로 가공하는 연마 공정을 포함하는 것을 특징으로 하는 피가공물의 가공 방법이 제공된다.
본 발명에 있어서, 상기 연마 공정을 실시한 후, 상기 피가공물의 상기 이면에 게터링층을 형성하는 게터링층 형성 공정을 더 포함하는 것이 바람직하다.
또한, 본 발명에 있어서, 상기 연마 패드의 경도(Asker-C)는, 55도∼90도이고, 상기 연마 패드의 압축률은, 2%∼15%이며, 상기 연마 패드에 포함되는 상기 지립의 재질은, 다이아몬드, 그린 카보런덤, 화이트 알런덤, 세리아 또는 지르코니아이고, 상기 연마 패드에 포함되는 상기 지립의 입경은, 0.01 ㎛∼10 ㎛인 것이 바람직하다.
또한, 본 발명에 있어서, 상기 연마액은, 알칼리 용액인 것이 바람직하다.
본 발명에 따른 피가공물의 가공 방법에서는, 연마 공정에 있어서, 지립을 포함하지 않는 연마액을 피가공물에 공급하면서 지립을 포함하는 연마 패드를 이용하여 피가공물을 연마하기 때문에, 지립을 포함하는 연마액을 이용하는 종래의 방법과 같이, 디바이스 칩의 측면에 지립이 부착되는 일은 없다.
또한, 본 발명에 따른 피가공물의 가공 방법에서는, 연마 공정에 있어서, 디바이스 칩의 에지부를 곡면 형상으로 가공하기 때문에, 디바이스 칩의 항절 강도를 충분히 높일 수 있다.
도 1은 분할 공정에 있어서, 피가공물에 분할홈이 형성되는 모습을 모식적으로 나타낸 사시도이다.
도 2는 분할 공정에 있어서, 피가공물에 보호 부재가 접착되는 모습을 모식적으로 나타낸 사시도이다.
도 3의 (A) 및 도 3의 (B)는 분할 공정에 있어서, 피가공물이 연삭되는 모습을 모식적으로 나타낸 일부 단면 측면도이다.
도 4의 (A)는 연마 공정을 모식적으로 나타낸 일부 단면 측면도이고, 도 4의 (B)는 연마 공정 후의 피가공물을 모식적으로 나타낸 단면도이다.
첨부 도면을 참조하여, 본 발명의 실시형태에 대해서 설명한다. 본 실시형태에 따른 피가공물의 가공 방법은, 분할 공정(도 1, 도 2, 도 3의 (A) 및 도 3의 (B) 참조), 연마 공정(도 4의 (A) 및 도 4의 (B) 참조), 및 게터링층 형성 공정을 포함한다.
분할 공정에서는, 피가공물의 표면으로부터 분할 예정 라인(스트리트)을 따라 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할홈을 형성한 후, 피가공물의 이면을 연삭하여 분할홈을 이면측에 표출시킨다. 이에 따라, 피가공물은 얇게 가공되어, 복수의 디바이스 칩으로 분할된다.
연마 공정에서는, 지립을 포함하지 않는 연마액을 피가공물에 공급하면서, 지립을 포함하는 연마 패드를 이용하여 피가공물의 이면을 연마한다. 이에 따라, 피가공물의 이면의 연삭 변형은 제거되고, 또한, 디바이스 칩의 에지부가 곡면 형상으로 가공된다. 게터링층 형성 공정에서는, 피가공물의 이면에 게터링층을 형성한다. 이하, 본 실시형태에 따른 피가공물의 가공 방법에 대해서 상세히 설명한다.
우선, 피가공물을 복수의 디바이스 칩으로 분할하는 분할 공정을 실시한다. 도 1은 분할 공정에 있어서, 피가공물에 분할홈이 형성되는 모습을 모식적으로 나타낸 사시도이고, 도 2는 분할 공정에 있어서, 피가공물에 보호 부재가 접착되는 모습을 모식적으로 나타낸 사시도이며, 도 3의 (A) 및 도 3의 (B)는 분할 공정에 있어서, 피가공물이 연삭되는 모습을 모식적으로 나타낸 일부 단면 측면도이다.
도 1에 도시된 바와 같이, 본 실시형태의 피가공물(11)은, 예컨대, 실리콘 등의 반도체 재료로 이루어지는 원반 형상의 웨이퍼이며, 그 표면(11a)측은, 중앙의 디바이스 영역과, 디바이스 영역을 둘러싸는 외주 잉여 영역으로 나뉘어져 있다. 디바이스 영역은, 격자형으로 배열된 복수의 분할 예정 라인(스트리트)에 의해 복수의 영역으로 더 구획되어 있고, 각 영역에는, IC, LSI 등의 디바이스(13)가 형성되어 있다.
또한, 본 실시형태에서는, 실리콘 등의 반도체 재료로 이루어지는 웨이퍼를 피가공물(11)로서 이용하지만, 피가공물(11)의 재질, 형상 등에 제한은 없다. 예컨대, 세라믹, 수지, 금속 등의 재료로 이루어지는 기판을 피가공물(11)로서 이용할 수도 있다. 마찬가지로, 분할 예정 라인의 배치나 디바이스(13)의 종류 등에도 제한은 없다.
본 실시형태에 따른 분할 공정에서는, 우선, 이 피가공물(11)의 표면(11a)측에 분할홈을 형성한다. 분할홈은, 예컨대, 도 1에 도시된 절삭 장치(2)를 이용하여 형성된다. 절삭 장치(2)는, 피가공물(11)을 흡인, 유지하는 척 테이블(4)을 구비하고 있다. 척 테이블(4)은, 모터 등의 회전 구동원(도시하지 않음)에 연결되어 있고, 수직 방향으로 대략 평행한 회전축 둘레로 회전한다.
또한, 척 테이블(4)의 아래쪽에는, 테이블 이동 기구(도시하지 않음)가 설치되어 있고, 척 테이블(4)은, 이 테이블 이동 기구에 의해 수평 방향으로 이동한다. 척 테이블(4)의 상면은, 피가공물(11)의 이면(11b)측을 흡인, 유지하는 유지면으로 되어 있다. 이 유지면에는, 척 테이블(4)의 내부에 형성된 유로(도시하지 않음) 등을 통하여 흡인원(도시하지 않음)의 부압이 작용하고, 피가공물(11)을 흡인하기 위한 흡인력이 발생한다.
척 테이블(4)의 위쪽에는, 피가공물(11)을 절삭하는 절삭 유닛(6)이 배치되어 있다. 절삭 유닛(6)은, 절삭 유닛 이동 기구(도시되지 않음)에 지지된 스핀들 하우징(8)을 구비하고 있다. 스핀들 하우징(8)의 내부에는, 모터 등의 회전 구동원(도시하지 않음)에 연결된 스핀들(도시하지 않음)이 수용되어 있다.
스핀들은, 회전 구동원으로부터 전달되는 회전력에 의해 수평 방향으로 대략 평행한 회전축 둘레로 회전하고, 절삭 유닛 이동 기구에 의해 스핀들 하우징(8)과 함께 이동한다. 또한, 스핀들의 일단부는, 스핀들 하우징(8)의 외부에 노출되어 있다. 이 스핀들의 일단부에는, 원환형의 절삭 블레이드(10)가 장착되어 있다.
분할홈을 형성할 때에는, 우선, 피가공물(11)의 이면(11b)을 척 테이블(4)의 유지면에 접촉시켜, 흡인원의 부압을 작용시킨다. 이에 따라, 피가공물(11)은, 표면(11a)이 위쪽으로 노출된 상태로 척 테이블(4)에 흡인, 유지된다.
다음에, 척 테이블(4)과 절삭 블레이드(10)를 상대적으로 이동, 회전시켜, 절삭 블레이드(10)를 가공 대상의 분할 예정 라인에 대응하는 위치에 맞춘다. 그 후, 회전시킨 절삭 블레이드(10)를 디바이스 칩의 마무리 두께에 상당하는 높이까지 하강시켜, 척 테이블(4)을 가공 대상의 분할 예정 라인과 평행한 방향으로 이동시킨다.
이에 따라, 피가공물(11)의 표면(11a)측을 가공 대상의 분할 예정 라인을 따라 절삭하고, 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할홈(15)을 형성할 수 있다. 이 절차를 반복하여, 모든 분할 예정 라인을 따라 분할홈(15)이 형성되면, 분할홈의 형성 공정은 종료된다.
피가공물(11)에 분할홈(15)을 형성한 후에는, 도 2에 도시된 바와 같이, 피가공물(11)의 표면(11a)측에 보호 부재(21)를 접착한다. 보호 부재는(21)는, 예컨대, 피가공물(11)과 대략 같은 형태의 점착 테이프, 수지 기판, 피가공물(11)과 동종 또는 이종의 웨이퍼 등이며, 그 제1 면(21a)측에는, 접착제 등으로 이루어지는 접착층이 형성된다.
따라서, 피가공물(11)의 표면(11a)측에 보호 부재(21)의 제1 면(21a)측을 접촉시킴으로써, 보호 부재(21)를 피가공물(11)에 접착할 수 있다. 이와 같이 피가공물(11)에 보호 부재(21)를 접착함으로써, 연삭시에 가해지는 하중 등에 의한 디바이스(13)의 파손을 방지할 수 있다.
피가공물(11)에 보호 부재(21)를 접착한 후에는, 피가공물(11)의 이면(11b)을 연삭하여 분할홈(15)을 표출시킨다. 피가공물(11)의 연삭은, 예컨대, 도 3의 (A) 및 도 3의 (B)에 도시된 연삭 장치(12)에 의해 실시된다. 연삭 장치(12)는, 피가공물(11)을 흡인, 유지하는 척 테이블(14)을 구비하고 있다.
척 테이블(14)은, 모터 등의 회전 구동원(도시하지 않음)에 연결되어 있고, 수직 방향으로 대략 평행한 회전축 둘레로 회전한다. 또한, 척 테이블(14)의 아래쪽에는, 테이블 이동 기구(도시하지 않음)가 설치되어 있고, 척 테이블(14)은, 이 테이블 이동 기구에 의해 수평 방향으로 이동한다.
척 테이블(14)의 상면은, 피가공물(11)에 접착된 보호 부재(21)의 제2 면(21b)측을 흡인, 유지하는 유지면으로 되어 있다. 이 유지면에는, 척 테이블(14)의 내부에 형성된 유로(도시하지 않음) 등을 통하여 흡인원(도시하지 않음)의 부압이 작용하고, 보호 부재(21)를 흡인하기 위한 흡인력이 발생한다.
척 테이블(14)의 위쪽에는, 연삭 유닛(16)이 배치되어 있다. 연삭 유닛(16)은, 연삭 유닛 승강 기구(도시하지 않음)에 지지된 스핀들 하우징(18)을 구비한다. 스핀들 하우징(18)에는, 스핀들(20)이 수용되어 있고, 스핀들(20)의 하단부에는, 원반 형상의 마운트(22)가 고정되어 있다.
마운트(22)의 하면에는, 마운트(22)와 대략 동일한 직경의 연삭휠(24)이 장착되어 있다. 연삭휠(24)은, 스테인리스, 알루미늄 등의 금속 재료로 형성된 휠베이스(26)를 구비하고 있다. 휠베이스(26)의 하면에는, 복수의 연삭 지석(28)이 환형으로 배열되어 있다.
스핀들(20)의 상단측(기단측)에는, 모터 등의 회전 구동원(도시하지 않음)이 연결되어 있다. 연삭휠(24)은, 이 회전 구동원으로부터 전달되는 회전력에 의해, 수직 방향으로 대략 평행한 회전축 둘레로 회전한다.
피가공물(11)의 이면(11b)측을 연삭할 때에는, 우선, 피가공물(11)에 접착된 보호 부재(21)의 제2 면(21b)을 척 테이블(14)의 유지면(14a)에 접촉시켜, 흡인원의 부압을 작용시킨다. 이에 따라, 피가공물(11)은, 이면(11b)측이 위쪽으로 노출된 상태로 척 테이블(14)에 흡인, 유지된다.
다음에, 척 테이블(14)을 연삭휠(24)의 아래쪽으로 이동시킨다. 그리고, 도 3의 (A)에 도시된 바와 같이, 척 테이블(14)과 연삭휠(24)을 각각 회전시켜, 순수 등의 연삭액을 공급하면서 스핀들 하우징(18)을 하강시킨다. 스핀들 하우징(18)의 하강량은, 피가공물(11)의 이면(11b)에 연삭 지석(28)의 하면이 압착될 정도로 조정된다. 이에 따라, 피가공물(11)의 이면(11b)측을 연삭할 수 있다.
이 연삭은, 예컨대, 피가공물(11)의 두께를 측정하면서 행해진다. 도 3의 (B)에 도시된 바와 같이, 피가공물(11)이 마무리 두께까지 얇아지고, 이면(11b)측에 분할홈(15)이 표출되면, 분할 공정은 종료된다. 이 분할 공정에 의해, 피가공물(11)은, 각 디바이스(13)에 대응하는 복수의 디바이스 칩(17)으로 분할된다.
분할 공정 후에는, 피가공물(11)의 이면(11b)을 연마하는 연마 공정을 실시한다. 도 4의 (A)는 연마 공정을 모식적으로 나타낸 일부 단면 측면도이다. 연마 공정은, 예컨대, 도 4의 (A)에 도시된 연마 장치(32)에 의해 실시된다. 연마 장치(32)는, 피가공물(11)을 흡인, 유지하는 척 테이블(34)을 구비하고 있다.
척 테이블(34)은, 모터 등의 회전 구동원(도시하지 않음)에 연결되어 있고, 수직 방향으로 대략 평행한 회전축 둘레로 회전한다. 또한, 척 테이블(34)의 아래쪽에는, 테이블 이동 기구(도시하지 않음)가 설치되어 있고, 척 테이블(34)은, 이 테이블 이동 기구에 의해 수평 방향으로 이동한다.
척 테이블(34)의 상면은, 피가공물(11)에 접착된 보호 부재(21)의 제2 면(21b)측을 흡인, 유지하는 유지면(34a)으로 되어 있다. 이 유지면(34a)에는, 척 테이블(34)의 내부에 형성된 유로(도시하지 않음) 등을 통하여 흡인원(도시하지 않음)의 부압이 작용하고, 보호 부재(21)를 흡인하기 위한 흡인력이 발생한다.
척 테이블(34)의 위쪽에는, 연마 유닛(36)이 배치되어 있다. 연마 유닛(36)은, 연마 유닛 승강 기구(도시하지 않음)에 지지된 스핀들 하우징(38)을 구비한다. 스핀들 하우징(38)에는, 스핀들(40)이 수용되어 있고, 스핀들(40)의 하단부에는, 원반 형상의 마운트(42)가 고정되어 있다.
마운트(42)의 하면에는, 마운트(42)와 대략 동일 직경의 연마 패드(44)가 장착되어 있다. 이 연마 패드(44)는, 예컨대, 부직포나 발포 우레탄 등으로 이루어지는 연마포와, 연마포에 고정된 지립으로 구성된다. 연마 패드(44)의 두께는, 예컨대, 3 ㎜ 이상이며, 연마 패드(44)의 하면(연마면) 전체에는, 깊이가 2.5 ㎜ 이상인 홈이 격자형으로 형성되어 있다.
연마 패드(44)의 경도(Asker-C)는, 55도∼90도인 것이 바람직하고, 연마 패드(44)의 압축률은, 2%∼15%인 것이 바람직하다. 또한, 압축률은, 300 g/㎠의 하중을 가한 경우의 연마 패드(44)의 두께를 t1, 2000 g/㎠의 하중을 가한 경우의 연마 패드(44)의 두께를 t2로 하여, (t1-t2)/t1×100으로 구해진다. 연마 패드(44)의 압축률을 2%∼15%로 함으로써, 높은 연마 레이트를 유지하면서 피가공물(11)의 에지의 치핑을 억제할 수 있다.
또한, 지립의 재질은, 예컨대, 다이아몬드, 그린 카보런덤, 화이트 알런덤, 세리아, 지르코니아 등이며, 지립의 입경은, 예컨대, 0.01 ㎛∼10 ㎛, 바람직하게는, 0.1 ㎛∼2 ㎛이다. 단, 지립의 재질이나 지립의 입경은, 피가공물(11)의 재질 등에 따라 임의로 변경할 수 있다.
스핀들(40)의 상단측(기단측)에는, 모터 등의 회전 구동원(도시하지 않음)이 연결되어 있다. 연마 패드(44)는, 이 회전 구동원으로부터 전달되는 회전력에 의해, 수직 방향으로 대략 평행한 회전축 둘레로 회전한다.
피가공물(11)의 이면(11b)을 연마할 때에는, 우선, 피가공물(11)에 접착된 보호 부재(21)의 제2 면(21b)을 척 테이블(34)의 유지면(34a)에 접촉시켜, 흡인원의 부압을 작용시킨다. 이에 따라, 피가공물(11)은, 이면(11b)측이 위쪽으로 노출된 상태로 척 테이블(34)에 흡인, 유지된다.
다음에, 척 테이블(34)을 연마 패드(44)의 아래쪽으로 이동시킨다. 그리고, 도 4의 (A)에 도시된 바와 같이, 척 테이블(34)과 연마 패드(44)를 각각 회전시켜, 연마액을 공급하면서 스핀들 하우징(38)을 하강시킨다. 스핀들 하우징(38)의 하강량은, 피가공물(11)의 이면(11b)에 연마 패드(44)의 하면(연마면)이 압착될 정도로 조정된다. 이에 따라, 피가공물(11)의 이면(11b)을 연마하여 연삭 변형을 제거할 수 있다.
연마액으로는, 예컨대, 지립을 포함하지 않는 알칼리 용액을 이용한다. 연마액에 지립을 포함시키면, 이면(11b)측에 표출된 분할홈(15)에 지립이 잔류하기 쉬워지기 때문이다. 본 실시형태에서는, 지립을 포함하는 연마 패드(44)를 이용하기 때문에, 연마액에 지립을 포함시키지 않아도 피가공물(11)을 적절히 연마할 수 있다. 또한, 알칼리 용액으로는, 수산화칼륨, 수산화나트륨, 수산화테트라메틸암모늄(TMAH), 탄산칼륨, 탄산수소나트륨, 탄산수소칼륨 등을 이용할 수 있다.
도 4의 (B)는 연마 공정 후의 피가공물(11)을 모식적으로 나타낸 단면도이다. 본 실시형태의 연마 공정에서는, 전술된 바와 같이, 지립을 포함하지 않는 연마액을 이용하여 피가공물(11)을 연마하기 때문에, 분할홈(15)에 상당하는 디바이스 칩(17)의 측면에 지립이 부착되는 일은 없다. 또한, 본 실시형태의 연마 공정에서는, 하면에 홈이 형성된 연마 패드(44)를 이용하기 때문에, 에지부(17a)를 곡면 형상으로 가공하여 디바이스 칩(17)의 항절 강도를 더욱 높일 수 있다.
연마 공정 후에는, 피가공물(11)의 이면에 게터링층을 형성하는 게터링층 형성 공정을 실시한다. 게터링층 형성 공정은, 예컨대, 연마 공정에서 사용된 연마 장치(32)를 이용하여, 연마 공정과 동일한 방법으로 실시된다. 단, 이 게터링층 형성 공정에서는, 연마 패드(44)의 하면(연마면)을 피가공물(11)의 이면(11b)에 압착시키지 않고 접촉시킨다. 즉, 연마 패드(44)로부터 피가공물(11)에 압력을 가하지 않는다.
이와 같이, 피가공물(11)의 이면(11b)을 연마 패드(44)에 의해 약간 문지름으로써, 미세한 변형을 포함하는 게터링층이 형성된다. 이 게터링층에 의해, 금속 원소 등에 의한 디바이스(13)의 오염을 방지할 수 있다. 또한, 분할 공정에서 형성되는 연삭 변형을 약간 잔존시켜, 게터링층으로 할 수도 있다. 이 경우에는, 연마 공정 후에 게터링층 형성 공정을 실시할 필요는 없다.
이상과 같이, 본 실시형태에 따른 피가공물의 가공 방법에서는, 연마 공정에 있어서, 지립을 포함하지 않는 연마액을 피가공물(11)에 공급하면서 지립을 포함하는 연마 패드(44)를 이용하여 피가공물(11)을 연마하기 때문에, 지립을 포함하는 연마액을 이용하는 종래의 방법과 같이, 디바이스 칩(17)의 측면에 지립이 부착되는 일은 없다.
또한, 본 실시형태에 따른 피가공물의 가공 방법에서는, 연마 공정에 있어서, 디바이스 칩(17)의 에지부(17a)를 곡면 형상으로 가공하기 때문에, 디바이스 칩(17)의 항절 강도를 충분히 높일 수 있다.
또한, 본 발명은, 상기 실시형태의 기재에 한정되지 않고, 여러 가지 변경하여 실시할 수 있다. 또한, 상기 실시형태에 따른 구조, 방법 등은, 본 발명의 목적 범위를 일탈하지 않는 한 적절하게 변경하여 실시할 수 있다.
11 : 피가공물 11a : 표면
11b : 이면 13 : 디바이스
15 : 분할 홈 17 : 디바이스 칩
17a : 에지부 21 : 보호 부재
21a : 제1 면 21b : 제2 면
2 : 절삭 장치 4 : 척 테이블
6 : 절삭 유닛 8 : 스핀들 하우징
10 : 절삭 블레이드 12 : 연삭 장치
14 : 척 테이블 14a : 유지면
16 : 연삭 유닛 18 : 스핀들 하우징
20 : 스핀들 22 : 마운트
24 : 연삭휠 26 : 휠베이스
28 : 연삭 지석 32 : 연마 장치
34 : 척 테이블 34a : 유지면
36 : 연마 유닛 38 : 스핀들 하우징
40 : 스핀들 42 : 마운트
44 : 연마 패드

Claims (4)

  1. 판 형상의 피가공물을 분할 예정 라인을 따라 복수의 디바이스 칩으로 분할하는 피가공물의 가공 방법으로서,
    상기 피가공물의 표면으로부터 상기 분할 예정 라인을 따라 상기 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할홈을 형성하고, 상기 피가공물의 이면을 연삭하여 상기 분할홈을 상기 이면측에 표출시킴으로써, 상기 피가공물을 개개의 상기 디바이스 칩으로 분할하는 분할 공정과,
    상기 분할 공정을 실시한 후, 지립을 포함하지 않는 연마액을 상기 피가공물에 공급하면서 지립을 포함하는 연마 패드를 이용하여 상기 피가공물의 이면을 연마함으로써, 상기 피가공물의 상기 이면의 연삭 변형을 제거하고, 분할된 개개의 상기 디바이스 칩의 에지부를 곡면 형상으로 가공하는 연마 공정
    을 포함하는 것을 특징으로 하는 피가공물의 가공 방법.
  2. 제1항에 있어서, 상기 연마 공정을 실시한 후, 상기 피가공물의 상기 이면에 게터링층을 형성하는 게터링층 형성 공정을 더 포함하는 것을 특징으로 하는 피가공물의 가공 방법.
  3. 제1항 또는 제2항에 있어서, 상기 연마 패드의 경도(Asker-C)는, 55도∼90도이고,
    상기 연마 패드의 압축률은, 2%∼15%이며,
    상기 연마 패드에 포함되는 상기 지립의 재질은, 다이아몬드, 그린 카보런덤, 화이트 알런덤, 세리아 또는 지르코니아이고,
    상기 연마 패드에 포함되는 상기 지립의 입경은, 0.01 ㎛∼10 ㎛인 것을 특징으로 하는 피가공물의 가공 방법.
  4. 제1항 또는 제2항에 있어서, 상기 연마액은, 알칼리 용액인 것을 특징으로 하는 피가공물의 가공 방법.
KR1020160094694A 2015-08-03 2016-07-26 피가공물의 가공 방법 KR20170016284A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015153566A JP2017034128A (ja) 2015-08-03 2015-08-03 被加工物の加工方法
JPJP-P-2015-153566 2015-08-03

Publications (1)

Publication Number Publication Date
KR20170016284A true KR20170016284A (ko) 2017-02-13

Family

ID=57988695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160094694A KR20170016284A (ko) 2015-08-03 2016-07-26 피가공물의 가공 방법

Country Status (4)

Country Link
JP (1) JP2017034128A (ko)
KR (1) KR20170016284A (ko)
CN (1) CN106409761A (ko)
TW (1) TW201712746A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018202254A1 (de) 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624341A (ja) 1985-06-29 1987-01-10 Toshiba Corp 半導体装置の製造方法
JP2000021820A (ja) 1998-07-01 2000-01-21 Toshiba Corp 半導体ウェーハの分割加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311025A (ja) * 2004-04-21 2005-11-04 Naoetsu Electronics Co Ltd シリコンウエーハの製造方法及びそれにより製造されたシリコンウエーハ
JP4688456B2 (ja) * 2004-09-10 2011-05-25 株式会社ディスコ 化学的機械的研磨装置
JP4885548B2 (ja) * 2006-01-20 2012-02-29 株式会社ディスコ ウェーハの研磨方法
JP2010182753A (ja) * 2009-02-03 2010-08-19 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5907797B2 (ja) * 2012-05-02 2016-04-26 株式会社ディスコ ウエーハの加工方法
JP6208498B2 (ja) * 2013-08-29 2017-10-04 株式会社ディスコ 研磨パッドおよびウエーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624341A (ja) 1985-06-29 1987-01-10 Toshiba Corp 半導体装置の製造方法
JP2000021820A (ja) 1998-07-01 2000-01-21 Toshiba Corp 半導体ウェーハの分割加工方法

Also Published As

Publication number Publication date
TW201712746A (zh) 2017-04-01
JP2017034128A (ja) 2017-02-09
CN106409761A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
KR102574672B1 (ko) 피가공물의 가공 방법
JP5916513B2 (ja) 板状物の加工方法
KR102255728B1 (ko) 웨이퍼의 가공 방법
JP5963537B2 (ja) シリコンウエーハの加工方法
JP2010225987A (ja) ウェーハの研磨方法及び研磨パッド
KR20180040081A (ko) 웨이퍼의 가공 방법
JP6192778B2 (ja) シリコンウエーハの加工装置
JP4878738B2 (ja) 半導体デバイスの加工方法
KR20180037113A (ko) 웨이퍼의 가공 방법 및 연마 장치
JP5384193B2 (ja) 被加工物の保持ユニット
KR20170016284A (ko) 피가공물의 가공 방법
JP7313775B2 (ja) ウェーハの加工方法
TW202111798A (zh) 晶圓之磨削方法
JP2021065991A (ja) 被加工物の研削方法
KR20200067760A (ko) 웨이퍼의 가공 방법
JP2019062147A (ja) 保護部材の加工方法
JP2019062148A (ja) 保護部材の加工方法
JP7301472B2 (ja) ウェーハの加工方法
JP7191467B2 (ja) 被加工物の研削方法
JP2022113212A (ja) 被加工物の研削方法
JP2023171985A (ja) ウェーハの研削方法
JP2019081217A (ja) 保護部材の加工方法
TW202042967A (zh) 被加工物的加工方法
JP2019059007A (ja) 保護部材の加工方法
JP2019062146A (ja) 保護部材の加工方法