KR102541126B1 - 정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법 - Google Patents

정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102541126B1
KR102541126B1 KR1020180047846A KR20180047846A KR102541126B1 KR 102541126 B1 KR102541126 B1 KR 102541126B1 KR 1020180047846 A KR1020180047846 A KR 1020180047846A KR 20180047846 A KR20180047846 A KR 20180047846A KR 102541126 B1 KR102541126 B1 KR 102541126B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
grinding
electrostatic
chuck
synthetic resin
Prior art date
Application number
KR1020180047846A
Other languages
English (en)
Other versions
KR20180120601A (ko
Inventor
에이치 야마모토
요시히로 데라쿠보
타카히코 미츠이
토시히로 이토
Original Assignee
가부시키가이샤 오카모도 코사쿠 기카이 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 오카모도 코사쿠 기카이 세이사쿠쇼 filed Critical 가부시키가이샤 오카모도 코사쿠 기카이 세이사쿠쇼
Publication of KR20180120601A publication Critical patent/KR20180120601A/ko
Application granted granted Critical
Publication of KR102541126B1 publication Critical patent/KR102541126B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Jigs For Machine Tools (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

정전 흡착 척은 기판과, 상기 기판의 한 주면에 접합된 합성 수지 시트와, 상기 합성 수지 시트의 내부에 배설된 적어도 한 쌍의 전극을 갖고, 상기 합성 수지 시트가 반도체 웨이퍼가 당접하는 면으로서의 평탄화된 연삭면을 갖는다.

Description

정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법{ELECTROSTATIC ATTACHMENT CHUCK, METHOD FOR MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 개시는 정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법에 관한 것이다.
종래, 반도체 웨이퍼를 박층화하는 프로세스 등에서는, 반도체 웨이퍼에 수지를 개재하여, 서포트 웨이퍼가 접합된다. 이 서포트 웨이퍼가 반도체 웨이퍼를 유지한다. 이로써, 박층화 가공 시 혹은 반송 시 등에 반도체 웨이퍼에 균열이 생긴다는 리스크가 저감된다.
한편, 예를 들면, 일본 공개특허공보 2003-282671호에 개시되어 있는 정전 유지 장치는 정전력(쿨롱 힘)에 의해, 반도체 웨이퍼를 유지한다. 이 기술에서는, 정전 유지 장치에 반도체 웨이퍼 등의 박판 형상의 유지 대상물을 직접 접합할 수 있다. 또한, 전극을 제전하고 정전력을 제거함으로써, 유지 대상물을 정전 유지 장치로부터 용이하게 박리할 수 있다.
반도체 장치의 분야에서는, 반도체 웨이퍼의 대형화 및 3차원 실장화가 진행되고 있다. 반도체 장치의 집적률을 높이기 위해, 반도체 웨이퍼는 박층화 및 적층되어, 보다 다층의 디바이스가 형성된다.
구체적으로는, 3차원 실장되는 각 층의 반도체 웨이퍼는 현재, 40∼50㎛의 두께를 갖는다. 향후, 반도체 웨이퍼가 10∼20㎛의 두께를 갖도록 박층화되어 고성능화되고 다층화되는 것이 요구된다.
그러나, 반도체 웨이퍼의 균열 등을 억제하면서, 추가적인 박층화를 도모하기 위해서는, 상기한 종래 기술은 불충분하다.
예를 들면, 상기한 종래 기술에서는, 서포트 웨이퍼에 의해, 반도체 웨이퍼가 유지된다. 이 방법에서는, 첩합에 사용되는 수지의 면내 편차가 크다. 즉, 접합에 사용되는 수지는 통상, 30∼50㎛의 두께를 갖고, 그 면내 편차는 2∼3㎛이다. 이 편차가 박층화 연삭 시에 그대로 반도체 웨이퍼의 두께의 편차가 된다. 이 때문에, 반도체 웨이퍼의 두께가 10㎛ 정도인 경우, 상기한 두께의 편차는 디바이스 성능 및 수율에 큰 영향을 준다.
또한, 서포트 웨이퍼에 의해, 반도체 웨이퍼를 유지하는 방법에서는, 반도체 웨이퍼의 이면이 연삭 또는 연마되어, 반도체 웨이퍼가 박층화된다. 그 후에 반도체 웨이퍼가 서포트 웨이퍼(수지)로부터 박리된다. 이 때문에, 이 박리 시에 반도체 웨이퍼에 균열이 생긴다는 리스크가 있다.
한편, 상기와 같이, 일본 공개특허공보 2003-282671호에 개시된 정전 유지 장치는 정전력에 의해, 반도체 웨이퍼 등의 유지 대상물을 유지한다. 이 장치에서는, 상술한 바와 같이 정전력을 제거함으로써, 유지 대상물을 용이하게 박리할 수 있다. 이 때문에, 박리 시에 유지 대상물인 반도체 웨이퍼에 균열이 생긴다는 리스크를 저감시킬 수 있다.
그러나, 이 정전 유지 장치에서는, 절연체의 내부에 매립된 전극재에 기인하고, 절연체의 표면에 5∼10㎛의 굴곡이 발생한다. 이 때문에, 이 정전 유지 장치를 이용할 수 있는 공정이 반송, 화학 증착(CVD), 및 스퍼터링 등에 한정된다. 이 정전 유지 장치는 이면 기준을 형성하기 위한 미세한 포토리소그래피 및 박층화 연삭의 공정에 있어서의 유지 장치로는 이용되기 어렵다.
구체적으로는, 정전 유지 장치의 굴곡이 발생한 절연체의 표면에 반도체 웨이퍼가 흡착되면, 반도체 웨이퍼의 표면에도 5∼10㎛의 굴곡이 발생한다. 이 때문에, 포토리소그래피에 있어서는, 반도체 웨이퍼의 표면에 초점 심도 밖이 되는 부분이 발생하기 때문에, 양호한 패턴 형성이 곤란해진다.
또한, 이 정전 유지 장치가 반도체 웨이퍼의 박층화 연삭에 이용되는 경우에는, 정전 유지 장치의 표면에 발생하는 굴곡에 의해, 반도체 웨이퍼에 5∼10㎛의 마감 두께의 편차가 발생한다. 이는 제품 불량 및 특성의 편차 등을 초래할 가능성이 있다.
본 개시에 있어서의 하나의 목적은 반도체 웨이퍼가 용이하게 박리되어 반도체 웨이퍼의 균열을 억제할 수 있음과 함께, 반도체 웨이퍼를 고정밀도로 마감하고, 반도체 웨이퍼의 박층화를 도모할 수 있는 정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 개시의 일 양태에 따른 정전 흡착 척(본 정전 척)은 기판과, 상기 기판의 한 주면에 접합된 합성 수지 시트와, 상기 합성 수지 시트의 내부에 배설된 적어도 한 쌍의 전극을 갖고, 상기 합성 수지 시트가 반도체 웨이퍼가 당접하는 면으로서의 평탄화된 연삭면을 갖는다.
본 개시의 다른 양태에 따른 정전 흡착 척의 제조 방법(본 정전 흡착 척의 제조 방법)은 적어도 한 쌍의 전극을 내부에 갖는 합성 수지 시트를 기판에 접합하는 것, 및 상기 기판에 접합된 상기 합성 수지 시트의 표면을 숫돌로 연삭함으로써, 상기 합성 수지 시트에 평탄화된 연삭면을 형성하는 것을 포함한다.
본 개시의 또 다른 양태에 따른 반도체 장치의 제조 방법은 본 정전 흡착 척의 평탄화된 상기 연삭면에 상기 반도체 웨이퍼의 디바이스면을 당접시킴과 함께, 상기 전극에 전압을 인가함으로써, 정전력에 의해 상기 반도체 웨이퍼를 유지하는 것, 및 상기 정전 흡착 척에 유지된 상기 반도체 웨이퍼의 이면을 연삭하는 공정을 포함한다.
본 정전 흡착 척은 기판과, 기판의 한 주면에 접합된 합성 수지 시트와, 합성 수지 시트의 내부에 배설된 적어도 한 쌍의 전극을 갖는다. 따라서, 본 정전 흡착 척은 한 쌍의 전극에 전압을 인가함으로써, 반도체 웨이퍼를 흡착하여 유지할 수 있다. 또한, 본 정전 흡착 척에서는, 전극에 인가된 전압을 제거함으로써, 반도체 웨이퍼를 본 정전 흡착 척으로부터 용이하게 박리할 수 있다. 따라서, 박리 시의 반도체 웨이퍼의 파손을 억제할 수 있다.
또한, 합성 수지 시트는 반도체 웨이퍼가 당접하는 면으로서의 평탄화된 연삭면을 갖는다. 이로써, 본 정전 흡착 척을 높은 평탄도를 갖는 유지면이 이용되는 포토리소그래피 및 박층화 연삭의 공정에 이용할 수 있다. 이와 같이, 본 정전 흡착 척은 유지면으로서의 평탄화된 연삭면을 갖고 있다. 이로써, 본 정전 흡착 척을 이용한 박층 연삭에 있어서는, 반도체 웨이퍼를 균일한 두께를 갖도록 마감하는 것, 및 반도체 웨이퍼의 추가적인 박층화를 도모할 수 있다.
또한, 본 정전 흡착 척의 연삭면은 1㎛ 이하의 연삭면 전체의 평탄도를 나타내는 TTV(Total Thickness Variation)를 가져도 된다. 또한, 이 연삭면은 0.1㎛ 이하의 평가 영역 25㎜×25㎜의 평탄도를 나타내는 LTV(Local Thickness Variation)를 가져도 된다. 이로써, 정전 흡착 척의 적용 범위가 큰 폭으로 확대된다. 그 결과, 본 정전 흡착 척은 반도체 웨이퍼의 미세화, 고성능화, 초박층화 및 다층화에 공헌할 수 있다.
상기와 같이, 예를 들면, 본 정전 흡착 척을 포토리소그래피에 적용할 수 있다. 이 경우, 본 정전 흡착 척을 이용하여, 반도체 웨이퍼의 일괄 전면 노광을 실시함으로써, 1㎛의 라인 앤드 스페이스 혹은 홀을 형성할 수 있다. 또한, 본 정전 흡착 척을 이용하여, 스테퍼에서의 칩 노광을 실시함으로써, 0.1㎛의 라인 앤드 스페이스 혹은 홀을 형성할 수 있다. 이와 같이, 본 정전 흡착 척에 의하면, 고정밀도의 미세 가공이 실현된다.
또한, 본 정전 흡착 척을 반도체 웨이퍼의 박층화 연삭에 적용한 경우에는, 본 정전 흡착 척이 높은 TTV를 갖고 있음으로써, 디바이스간의 특성 안정성의 향상 및 박층화 한계의 대폭적인 저감을 기대할 수 있다.
구체적으로는, 종래 기술에서는, 서포트 웨이퍼가 수지를 개재하여 반도체 웨이퍼와 첩합된다. 한편, 본 정전 흡착 척에서는, 반도체 웨이퍼의 디바이스 표면의 요철을 나타내는 TTV를 종래 기술의 1/3 이하인 1㎛ 이하로 억제할 수 있다. 또한, 본 정전 흡착 척에서는, 반도체 웨이퍼의 LTV를 종래 기술의 1/10 이하인 0.1㎛ 이하로 억제할 수 있다. 또한, 본 정전 척에서는, 본 정전 흡착 척으로부터 반도체 웨이퍼를 박리할 때의 박리 스트레스가 작다. 이 때문에, 반도체 웨이퍼를 두께 10∼20㎛로 초박층화하는 공정에 있어서도, 수율의 대폭적인 향상을 기대할 수 있다.
이와 같이, 본 정전 척은 유지면으로서의 비교적으로 평탄한 연삭면을 갖는다. 따라서, 본 정전 흡착 척을 이용하여, 각종 프로세스를 실시할 수 있다.
또한, 본 정전 흡착 척의 제조 방법에 의하면, 적어도 한 쌍의 전극을 내부에 갖는 합성 수지 시트를 기판에 접합하는 것, 및 상기 기판에 접합된 합성 수지 시트의 표면을 숫돌로 연삭함으로써, 상기 합성 수지 시트에 평탄화된 연삭면을 형성하는 것을 포함한다. 이로써, 반도체 웨이퍼를 용이하게 박리하는 것이 가능함과 함께, 유지면으로서 바람직한 높은 평탄도를 갖는 연삭면을 갖는 정전 흡착 척이 얻어진다.
또한, 본 정전 흡착 척의 제조 방법에서는, 상기 연삭면을 형성하는 것에 있어서, #500∼8000의 범위의 입도를 갖는 다이아몬드 숫돌이 이용되어도 된다. 이로써, 전극을 덮는 합성 수지 시트를 고효율이면서, 고정밀도로 연삭할 수 있다. 그 결과, 반도체 웨이퍼의 유지에 적절한 고정밀도로 평탄한 연삭면이 얻어진다.
또한, 본 정전 흡착 척의 제조 방법에서는, 상기 연삭면을 형성하는 것은 숫돌의 연삭 가공에 제공되지 않은 부분의 칼끝에 분출 압력 3∼20MPa로 세정액이 분무되는 것을 포함해도 된다. 이로써, 숫돌의 칼끝에 부착된 합성 수지 시트의 절삭 찌꺼기를 세정액으로 제거하면서, 합성 수지 시트를 연삭할 수 있다. 따라서, 합성 수지 시트의 표면을 고정밀도이면서, 용이하게 연삭할 수 있다. 그 결과, 고평탄도를 갖는 연삭면을 형성할 수 있다. 특히, 세정액의 분사 압력은 중요하다. 분출 압력을 상기의 바람직한 범위로 설정함으로써, 숫돌의 칼끝에 부착된 합성 수지 시트의 절삭 찌꺼기를 양호하게 제거하는 것이 가능해진다.
또한, 본 개시의 또 다른 양태에 따른 반도체 장치의 제조 방법은 전술한 본 정전 흡착 척의 평탄화된 연삭면에 상기 반도체 웨이퍼의 디바이스면을 당접시킴과 함께, 상기 전극에 전압을 인가함으로써, 정전력에 의해 반도체 웨이퍼를 유지하는 것, 및 본 정전 흡착 척에 유지된 상기 반도체 웨이퍼의 이면을 연삭하는 것을 포함한다. 이로써, 이면을 연삭된 반도체 웨이퍼의 두께를 고정밀도로 가지런히 정돈할 수 있다. 그 결과, 10∼20㎛의 두께를 갖는 초박층화된 반도체 웨이퍼를 고품질이며, 고수율로 제조할 수 있다.
도 1은 본 개시의 실시형태에 따른 정전 흡착 척의 개략 구성을 나타내는 단면도이다.
도 2a∼도 2e는 상기 정전 흡착 척의 제조 방법을 나타내고, 도 2a는 준비된 기판을 나타내고, 도 2b는 합성 수지 시트가 접합된 기판을 나타내고, 도 2c는 합성 수지 시트가 연삭되는 모습을 나타내고, 도 2d는 기판에 형성된 구멍을 나타내고, 도 2e는 기판에 형성된 급전용 전극을 나타낸다.
도 3a 및 도 3b는 상기 정전 흡착 척의 제조 방법을 나타내고, 도 3a는 연삭되기 전의 합성 수지 시트를 나타내고, 도 3b는 합성 수지 시트가 연삭되어 있는 모습을 나타낸다.
도 4a∼도 4d는 상기 반도체 장치의 제조 방법을 나타내고, 도 4a는 반도체 웨이퍼에 장착된 정전 흡착 척을 나타내고, 도 4b는 반도체 웨이퍼의 이면이 연삭되어 있는 모습을 나타내고, 도 4c는 다른 반도체 웨이퍼에 적층 및 접합되는 반도체 웨이퍼를 나타내고, 도 4d는 반도체 웨이퍼로부터 정전 흡착 척이 분리되는 모습을 나타낸다.
이하의 상세한 설명에서는, 개시된 실시형태의 전반적인 이해를 제공하기 위해 많은 세부사항이 구체적으로 설명된다. 그러나, 이들 구체적인 세부사항이 없이도 하나 이상의 실시형태가 실시될 수 있음은 명백하다. 다른 예에서는 도면을 단순화하기 위해 주지의 구조와 장치를 모식적으로 나타낸다.
이하, 본 개시의 일 실시형태에 따른 정전 흡착 척, 그 제조 방법 및 그 정전 흡착 척을 이용한 반도체 장치의 제조 방법을 도면에 기초하여 상세하게 설명한다.
도 1은 본 실시형태에 따른 정전 흡착 척(1)의 개략 구성을 나타내는 단면도이다. 도 1을 참조하여, 정전 흡착 척(1)은 정전력에 의해, 반도체 웨이퍼(20)(도 4a∼도 4d 참조)를 유지한다. 정전 흡착 척(1)은 반도체 웨이퍼(20)의 박층화 프로세스, 박층화 후의 재배선 프로세스 및 반송 등에 서포트 웨이퍼로서 이용된다. 즉, 정전 흡착 척(1)은 반도체 웨이퍼(20)를 유지하고, 반도체 웨이퍼(20)의 균열의 리스크를 저감한다.
정전 흡착 척(1)은 기판(2)과, 합성 수지 시트(3)와, 적어도 한 쌍의 전극(4)을 갖는다. 합성 수지 시트(3)는 기판(2)의 한 주면에 접합되어 있다. 전극(4)은 합성 수지 시트(3)의 내부에 배설되어 있다.
기판(2)은 고강성의 대략 원 형상의 판상체이며, 예를 들면, 실리콘 기판이다. 기판(2)의 표면은 연삭 또는 연마에 의해 평탄화되어 있다. 평탄화된 기판(2)의 한쪽의 표면에 합성 수지 시트(3)가 접합되어 있다.
합성 수지 시트(3)는 유전성을 갖는 합성 수지제의 시트 부재이며, 대략 원판 형상을 갖는다. 합성 수지 시트(3)의 재질로는 각종 합성 수지를 채용할 수 있다. 강도, 절연성, 내열성 및 열팽창 등의 관점에서, 합성 수지 시트(3)의 재질로는, 예를 들면 폴리이미드계의 수지를 사용하는 것이 바람직하다. 합성 수지 시트(3)가 고내열성의 폴리이미드계의 수지로부터 형성됨으로써, 정전 흡착 척(1)을 200℃ 정도 이상의 고온 하에 있어서도 이용할 수 있게 된다. 예를 들면, 폴리이미드계의 수지를 포함하는 정전 흡착 척(1)은 포토리소그래피 및 CVD 성막 등의 비교적 고온의 프로세스에 있어서도 유용하다.
합성 수지 시트(3)의 내부에는, 합성 수지 시트(3)의 대략 전면에 걸쳐, 전극(4)이 배설되어 있다. 전극(4)의 재료는 구리 및 알루미늄 등의 금속이다. 전극(4)은 적어도 한 쌍의 전극(4a) 및 전극(4b)을 포함한다. 즉, 합성 수지 시트(3)에서는, 한 쌍 또는 2쌍 이상의 전극(4a 및 4b)이 합성 수지로 피복되어 서로 절연되어 있다. 전극(4a) 및 전극(4b) 각각은 일필휘지와 같이 연속적으로 합성 수지 시트(3)의 대략 전면에 걸쳐 배치되어 있다.
또한, 정전 흡착 척(1)은 전극(4)에 급전하기 위한 급전용 전극(7)을 갖는다. 급전용 전극(7)의 재료는 예를 들면, 구리, 알루미늄 등의 금속이다. 급전용 전극(7)은 정전 흡착 척(1)의 외부로부터, 기판(2)을 관통하여 전극(4)으로 연결되어 있다.
급전 장치(10)에 의해, 전극(4a)과 전극(4b) 사이에 전압이 인가됨으로써, 합성 수지 시트(3)는 반도체 웨이퍼(20)를 흡착하여 유지하기 위한 정전력을 발휘한다. 한편, 전극(4)(전극(4a)과 전극(4b) 사이)에 인가된 전압을 제거함으로써, 합성 수지 시트(3)로부터 반도체 웨이퍼(20)를 용이하게 박리할 수 있다. 따라서, 박리 시의 반도체 웨이퍼(20)의 파손을 억제할 수 있다.
여기서, 정전 흡착 척(1)은 자기 유지형의 정전 흡착 장치이다. 즉, 정전 흡착 척(1)은 급전 장치(10)에 의해 급전된 후, 급전 장치(10)로부터 분리되어 급전이 정지된 후에도 정전력을 유지한다. 정전 흡착 척(1)은 반도체 웨이퍼(20)가 정전력에 의해 합성 수지 시트(3)에 첩합된 후, 급전 장치(10)와의 접속이 끊어진 경우에도, 장시간에 걸쳐 흡착력을 유지할 수 있다. 예를 들면, 정전 흡착 척(1)은 급전의 정지 후, 며칠간에 걸쳐 반도체 웨이퍼(20)를 유지할 수 있다.
정전 흡착 척(1)이 자기 유지형임으로써, 반도체 웨이퍼(20)가 첩합된 정전 흡착 척(1)의 취급이 용이해진다. 이 때문에, 자기 유지형의 정전 흡착 척(1)은 예를 들면, 고속 회전하는 테이블(22)(도 4b 참조) 상에서 행해지는 반도체 웨이퍼(20)의 박층화 연삭 공정에 바람직하게 이용될 수 있다. 즉, 정전 흡착 척(1)은 급전 장치(10)와 항상 접속되어 있을 필요가 없다. 이 때문에, 반도체 연삭 장치에 급전 장치(10)로부터 정전 흡착 척(1)에 급전하기 위한 배선 및 회전 접속용 커넥터 등을 형성할 필요가 없다. 또한, 테이블(22)과 함께 회전하고 있는 정전 흡착 척의 전극(4)에 대한 급전이 끊김으로써, 반도체 웨이퍼(20)가 정전 흡착 척으로부터 분리되어, 반도체 연삭 장치의 외부로 튀어나오는 상시 통전형의 정전 흡착 장치에서 생기는 사태도 발생하기 어렵다.
여기서, 상기와 같이 정전 흡착 척(1)은 바람직하게는 자기 유지형이다. 그러나, 정전 흡착 척(1)은 상시 통전형의 정전 흡착 장치여도 된다. 상시 통전형의 정전 흡착 장치는 정전력을 발휘하기 위해, 급전 장치(10)로부터의 통전을 항상 받는다.
또한, 합성 수지 시트(3)의 표면, 즉 기판(2)이 접합된 면과는 반대측의 면에는, 평탄화된 연삭면(유지면)(5)이 형성되어 있다. 연삭면(5)에는 반도체 웨이퍼(20)가 당접한다. 이로써, 높은 평탄도를 갖는 유지면이 이용되는 포토리소그래피 및 박층화 연삭의 공정에 정전 흡착 척(1)을 이용할 수 있다. 이와 같이, 정전 흡착 척(1)은 유지면으로서의 평탄화된 연삭면(5)을 갖고 있다. 이로써, 본 실시형태의 박층 연삭에 있어서는, 반도체 웨이퍼(20)를 균일한 두께를 갖도록 마감하는 것, 및 반도체 웨이퍼(20)의 추가적인 박층화를 도모할 수 있다.
상세하게는, 연삭면(5)은 1㎛ 이하의 연삭면(5) 전체의 평탄도를 나타내는 TTV를 갖는다. 또한, 연삭면(5)은 0.1㎛ 이하의 LTV를 갖는다. LTV는 반도체 웨이퍼(20)에 형성되는 칩과 동일한 사이즈를 갖는 25㎜×25㎜의 평가 영역의 평탄도를 나타낸다. 이로써, 정전 흡착 척(1)의 적용 범위가 큰 폭으로 확대된다. 그 결과, 정전 흡착 척(1)은 반도체 웨이퍼(20)의 미세화, 고성능화, 초박층화 및 다층화에 공헌할 수 있다.
상기와 같이, 예를 들면 정전 흡착 척(1)을 포토리소그래피에 적용할 수 있다. 이 경우, 정전 흡착 척(1)을 이용하여, 반도체 웨이퍼(20)의 일괄 전면 노광을 실시함으로써, 1㎛의 라인 앤드 스페이스 혹은 홀을 형성할 수 있다. 또한, 정전 흡착 척(1)을 이용하여, 스테퍼에서의 칩 노광을 실시함으로써, 0.1㎛의 라인 앤드 스페이스 혹은 홀을 형성할 수 있다. 이와 같이, 정전 흡착 척(1)에 의하면, 고정밀도의 미세 가공이 실현된다.
또한, 정전 흡착 척(1)을 반도체 웨이퍼(20)의 박층화 연삭에 적용한 경우에는, 정전 흡착 척(1)이 높은 TTV를 갖고 있음으로써, 디바이스간의 특성 안정성의 향상 및 박층화 한계의 대폭적인 저감을 기대할 수 있다.
구체적으로는, 종래 기술에서는, 서포트 웨이퍼가 수지를 개재하여 반도체 웨이퍼(20)와 첩합된다. 한편, 정전 흡착 척(1)에서는, 반도체 웨이퍼(20)의 디바이스 표면의 요철을 나타내는 TTV를 종래 기술의 1/3 이하인 1㎛ 이하로 억제할 수 있다. 또한, 정전 흡착 척(1)에 의하면, 반도체 웨이퍼(20)의 LTV를 종래 기술의 1/10 이하인 0.1㎛ 이하로 억제할 수 있다.
정전 흡착 척(1)은 반도체 웨이퍼(20)의 박층화에 관해, 반도체 웨이퍼(20)의 두께의 균일성의 대폭적인 개선 및 반도체 웨이퍼(20)의 박층화의 촉진을 실현할 수 있다. 이 때문에, 정전 흡착 척(1)은 3차원 집적 회로의 제조에 적용될 수 있고, 또한 초다층화에 공헌할 수 있다.
또한, 정전 흡착 척(1)에서는, 정전 흡착 척(1)으로부터 반도체 웨이퍼(20)를 박리할 때의 박리 스트레스가 비교적으로 작다. 이 때문에, 반도체 웨이퍼(20)를 두께 10∼20㎛로 초박층화하는 공정에 있어서도, 수율의 대폭적인 향상을 기대할 수 있다.
또한, 정전 흡착 척(1)에 의하면, 박층화된 반도체 웨이퍼(20)에 대한 미세한 패턴 형성이 가능해진다. 이 때문에, 특히 비아 라스트 프로세스에 있어서의 이면 TSV 공정에서의 TSV 구멍 뚫기의 정밀도의 향상 및 전극 형성 및 재배선의 미세화를 달성할 수 있다. 이와 같이, 정전 흡착 척(1)을 3차원 집적 회로의 제조에 적용하는 것은 디바이스의 고성능화 및 고집적화에 공헌할 수 있다.
이와 같이, 정전 흡착 척(1)은 유지면으로서 비교적으로 평탄한 연삭면(5)을 갖는다. 이 정전 흡착 척(1)을 이용하여, 반도체 장치를 제조하기 위한 각종 프로세스를 실시할 수 있다.
다음으로, 도 2a 내지 도 2e, 도 3a 및 도 3b를 참조하여, 정전 흡착 척(1)의 제조 방법에 대해 상세하게 설명한다.
도 2a 내지 도 2e는 정전 흡착 척(1)의 제조 방법을 나타낸다. 도 2a는 준비된 기판(2)을 나타내고, 도 2b는 합성 수지 시트(3)가 접합된 기판(2)을 나타내고, 도 2c는 합성 수지 시트(3)가 연삭되는 모습을 나타내고, 도 2d는 기판(2)에 형성된 구멍(6)을 나타내고, 도 2e는 기판(2)에 형성된 급전용 전극(7)을 나타낸다.
도 3a 및 도 3b는 정전 흡착 척(1)의 제조 방법을 나타낸다. 도 3a는 연삭되기 전의 합성 수지 시트(3)를 나타내고, 도 3b는 합성 수지 시트(3)가 연삭되어 있는 모습을 나타낸다.
우선, 도 2a에 나타내는 바와 같이, 연삭 혹은 연마에 의해 평탄화된 표면을 갖는 대략 원판 형상의 고강성의 기판(2)이 준비된다. 기판(2)은 예를 들면, 도시되지 않은 테이블 상에 재치된다.
이어서, 도 2b에 나타내는 바와 같이, 기판(2)의 상면에 내부에 전극(4)을 갖는 합성 수지 시트(3)가 적층된다. 그리고, 기판(2)과 합성 수지 시트(3)는 예를 들면, 열압착 등에 의해 접합 및 일체화된다.
합성 수지 시트(3)가 기판(2)의 주면에 첩부된 상태에서는, 합성 수지 시트(3) 표면의 거의 전면은 도 3a에 나타내는 바와 같이, 5∼10㎛ 정도의 표면 굴곡(요철)을 갖는다. 또한, 합성 수지 시트(3)의 표면은 전극(4)의 유무에 따른 3∼5㎛의 요철을 갖는다.
이에, 다음으로 도 2c 및 도 3b에 나타내는 바와 같이, 합성 수지 시트(3)의 표면을 연삭함으로써, 대략 평탄한 연삭면(5)을 형성하는 공정이 행해진다. 이 연삭면(5)을 형성하는 공정에서는, 도 2c에 나타내는 바와 같이, 일체적으로 접합된 기판(2) 및 합성 수지 시트(3)가 합성 수지 시트(3)를 위로 하고, 연삭 장치의 테이블(12) 상에 재치 및 유지된다. 테이블(12)은 예를 들면, 다공성 세라믹스 등을 포함하는 진공식의 척 테이블이다. 기판(2)은 진공 흡인력에 의해, 테이블(12)에 유지된다.
그리고, 숫돌(11)에 의해, 합성 수지 시트(3)의 상면이 연삭된다. 이로써, 합성 수지 시트(3)의 상면으로부터, 도 3a에 나타내는 바와 같은 요철이 제거된다. 합성 수지 시트(3)의 상면은 도 3b에 나타내는 바와 같이 평탄화된다. 이로써, 고평탄도를 갖는 연삭면(5)이 형성된다.
여기서, 숫돌(11)로서 다이아몬드계 또는 세라믹스계의 숫돌을 이용할 수 있다. 숫돌(11)의 입도는 바람직하게는 #500∼#8000의 범위에 있고, 더욱 바람직하게는 #3000∼#5000의 범위에 있고, 가장 바람직하게는 #4000이다. 본 실시형태에서는, 숫돌(11)로서 입도 #4000의 다결정 다이아몬드를 비트리파이드 본드로 굳힌 숫돌을 채용하고 있다. 이로써, 우수한 가공성이 얻어진다. 또한, 숫돌(11)이 바람직한 면 조도를 갖기 때문에, 고평탄도를 갖는 연삭면(5)이 얻어진다.
또한, 우수한 평탄도가 얻어지는 바람직한 가공 조건으로서, 숫돌(11)의 전송 속도는 바람직하게는 10∼30㎛/min의 범위에 있고, 더욱 바람직하게는 20㎛/min이다. 숫돌(11)에 의한 절삭 깊이량은 바람직하게는 합성 수지 시트(3)의 표면 굴곡의 최대치의 2∼3배의 범위에 있다. 숫돌(11)의 회전 속도는 바람직하게는 1000∼2000min-1의 범위에 있고, 더욱 바람직하게는 1450min-1이다. 기판(2)의 회전 속도는 바람직하게는 200∼400min-1의 범위에 있고, 더욱 바람직하게는 299min-1이다.
또한, 연삭 가공되는 합성 수지 시트(3)의 표면에는, 연삭 장치의 도시되지 않은 연삭액 공급 장치로부터 연삭액 공급 노즐(13)을 경유하여, 연삭액이 공급된다. 연삭액으로는 예를 들면, 순수가 이용된다.
상기한 연삭 조건은 바람직한 연삭 조건이다. 그러나, 상기의 연삭 방법만으로, 합성 수지 시트(3)의 고정밀도의 연삭을 실현하는 것은 곤란한 경우도 있다. 이에, 본 실시형태에 따른 정전 흡착 척(1)의 제조 방법에서는, 상기의 연삭 방법에 추가하여, 숫돌(11)의 연삭 가공에 제공되지 않은 칼끝에 고압의 세정액이 분무된다. 자세히 말하면, 도 2c에 나타내는 바와 같이, 연삭 장치의 세정액 공급 장치(14)로부터 세정액 공급 노즐(15)을 경유하여, 숫돌(11)의 칼끝을 향해 가압된 순수 등의 세정액이 분출된다.
여기에서는, 숫돌(11)에 분무되는 세정액의 압력 및 분사 각도, 그리고 세정액 공급 노즐(15)로부터 숫돌(11)의 칼끝까지의 거리가 중요해진다. 이들이 바람직하게 설정되고, 또한 상기의 바람직한 연삭 조건이 채용됨으로써, 숫돌(11)의 칼끝에 부착된 합성 수지 시트(3)의 절삭 찌꺼기를 세정액으로 제거하면서, 합성 수지 시트(3)를 연삭할 수 있다. 이로써, 합성 수지 시트(3)의 표면을 고정밀도이면서, 용이하게 연삭할 수 있다. 그 결과, 고평탄도를 갖는 연삭면(5)을 형성할 수 있다.
구체적으로는, 세정액의 분출 압력은 3∼20MPa의 범위에 있어도 되고, 바람직하게는 6∼8MPa의 범위에 있다. 세정액의 분사 각도는 바람직하게는 5∼20도의 범위에 있고, 더욱 바람직하게는 8∼12도의 범위에 있다. 세정액 공급 노즐(15)로부터 숫돌(11)의 칼끝까지의 거리는 10∼30㎜의 범위에 있어도 되고, 바람직하게는 15∼25㎜의 범위에 있고, 더욱 바람직하게는 20㎜이다.
연삭면(5)을 형성하는 공정이 실행된 후, 도 2d에 나타내는 바와 같이, 기판(2)에 급전용 전극(7)(도 2e 참조)을 형성하기 위한 복수의 구멍(6)이 형성된다. 구멍(6)은 기판(2)의 이면, 즉, 기판(2)의 합성 수지 시트(3)가 접합되어 있지 않은 주면으로부터 전극(4)에 이르도록 형성된다.
구체적으로는, 예를 들면, YAG 레이저 등을 이용함으로써, 구멍(6)의 기판(2)을 관통하는 부분이 형성된다. 그 후, 예를 들면, CO2 레이저 등이 이용되고, 구멍(6)의 합성 수지 시트(3)를 통과하는 부분이 형성된다. 이로써, 합성 수지 시트(3)의 구멍(6)이 형성된 부분에 있어서, 전극(4)이 노출된다. 이와 같이, 구멍(6)의 합성 수지 시트(3) 부분의 가공에 CO2 레이저가 이용된다. CO2 레이저는 금속을 가공하기 어렵다. 이 때문에, 구멍(6)이 전극(4)에 이른 시점에 자동적으로 가공을 정지할 수 있다는 이점이 있다.
다음으로, 도 2e에 나타내는 바와 같이, 개구된 구멍(6)에 금속을 매립함으로써, 급전용 전극(7)을 형성하는 공정이 행해진다. 급전용 전극(7)은 잉크젯법, 인쇄법, 혹은 도금법에 의해 구멍(6)에 매립된다.
이상의 공정에 의해, 반도체 웨이퍼(20)(도 4a∼도 4d 참조)를 유지하는 유지면으로서의 고평탄도를 갖는 연삭면(5)을 표면에 갖는 정전 흡착 척(1)이 얻어진다.
다음으로, 도 4a∼도 4d를 참조하여, 정전 흡착 척(1)을 이용한 반도체 장치의 제조 방법에 대해 상세하게 설명한다.
도 4a∼도 4d는 정전 흡착 척(1)을 이용한 반도체 장치의 제조 방법을 나타내는 도이다. 도 4a는 반도체 웨이퍼(20)에 장착된 정전 흡착 척(1)을 나타내고, 도 4b는 반도체 웨이퍼(20)의 이면이 연삭되어 있는 모습을 나타내고, 도 4c는 다른 반도체 웨이퍼(20)에 적층 및 접합되는 반도체 웨이퍼를 나타내고, 도 4d는 반도체 웨이퍼(20)로부터 정전 흡착 척(1)이 분리되는 모습을 나타낸다.
도 4a 내지 도 4d에 나타내는 바와 같이, 정전 흡착 척(1)은 반도체 웨이퍼(20)를 유지하는 서포트 웨이퍼로서, 반도체 웨이퍼(20)의 박층화 프로세스 및 적층 프로세스에 이용된다.
구체적으로는, 우선, 종래의 방법에 기초하여, 실리콘 등을 포함하는 반도체 웨이퍼(20)의 표면에 회로가 형성된다. 여기서, 반도체 웨이퍼(20)에는, 관통 전극이 형성되어도 된다. 또한, 엣지 트리밍에 의해, 반도체 웨이퍼(20)의 주위 단부의 경사 및 둥근 부분 등이 제거되어도 된다.
그리고, 도 4a에 나타내는 바와 같이, 정전 흡착 척(1)의 평탄화된 연삭면(5) 상에, 회로가 형성된 디바이스면(20a)을 아래로 하고, 반도체 웨이퍼(20)가 재치된다.
이어서, 한 쌍의 전극(4a) 및 전극(4b)에 급전 장치(10)로부터, 플러스 전위(＋) 및 마이너스 전위(-)가 각각 인가된다. 그러면, 전압이 인가된 전극(4)(전극(4a) 및 전극(4b))의 정전력에 의해, 반도체 웨이퍼(20)와 정전 흡착 척(1)이 첩합된다.
예를 들면, 급전 장치(10)로부터 전극(4a)에 ＋500V의 전압이 인가되고, 전극(4b)에 -500V의 전압이 인가된다. 전압이 인가된 상태가 30초간 유지됨으로써, 반도체 웨이퍼(20)와 정전 흡착 척(1)은 50kPa 이상의 흡착력으로 접합된다. 이로써, 반도체 웨이퍼(20)와 정전 흡착 척(1)의 첩합이 완료된다.
상술한 바와 같이, 정전 흡착 척(1)은 자기 유지형이다. 이 때문에, 상기 급전 후에, 급전 장치(10)로부터의 급전을 멈추고, 정전 흡착 척(1)으로부터 급전 장치(10)를 분리해도, 반도체 웨이퍼(20)와 정전 흡착 척(1)의 흡착력은 유지된다.
다음으로, 일체적으로 접합된 반도체 웨이퍼(20) 및 정전 흡착 척(1)은 급전 장치(10)로부터 분리되고, 도 4b에 나타내는 바와 같이, 연삭 장치의 테이블(22)에 세트된다. 테이블(22)은 예를 들면, 다공성 세라믹스를 포함하는 판상체이다. 반도체 웨이퍼(20)가 접합된 정전 흡착 척(1)은 테이블(22)에 진공 흡착에 의해 유지된다.
그리고, 반도체 웨이퍼(20)의 이면이 연삭 장치에 의해 연삭 혹은 연마된다. 이로써, 반도체 웨이퍼(20)가 박층화된다. 상세하게는, 테이블(22) 및 숫돌(21) 각각이 회전하고, 숫돌(21)의 칼끝이 반도체 웨이퍼(20)의 이면을 접찰한다. 이로써, 반도체 웨이퍼(20)의 이면으로부터, 소정량의 실리콘 및 관통 전극이 제거된다. 여기서, 연삭 가공되는 반도체 웨이퍼(20)의 이면에는, 연삭 장치의 도시되지 않은 연삭액 공급 장치로부터, 연삭액 공급 노즐(23)을 경유하여, 순수 등의 세정액이 공급된다.
상기와 같이, 정전 흡착 척(1)은 고정밀도로 평탄화된 연삭면(5)을 갖는다. 이러한 정전 흡착 척(1)을 서포트 웨이퍼로서 이용함으로써, 통상의 연삭 가공 조건으로, 고정밀도로 박층화된 반도체 웨이퍼(20)를 얻을 수 있다. 즉, 정전 흡착 척(1)의 연삭면(5)과 대략 동등한 TTV 및 LTV를 갖는 고정밀도로 박층화된 반도체 웨이퍼(20)가 얻어진다.
한편, 반도체 웨이퍼(20)의 박층화 프로세스에서는, 숫돌(21)의 연삭 가공에 제공되지 않은 칼끝에 고압의 세정액이 분무되어도 된다. 즉, 연삭 장치의 도시되지 않은 세정액 공급 장치로부터 세정액 공급 노즐을 경유하여, 숫돌(21)의 칼끝을 향해 가압된 순수 등의 세정액이 분출되어도 된다. 이로써, 숫돌(21)의 칼끝에 부착된 반도체 웨이퍼(20)의 절삭 찌꺼기를 세정액으로 제거하면서, 반도체 웨이퍼(20)를 연삭할 수 있다. 따라서, 반도체 웨이퍼(20)의 이면을 고정밀도이면서, 용이하게 연삭할 수 있다.
반도체 웨이퍼(20)의 이면 연삭이 종료된 후, 관통 전극의 두부 노출 및 두면의 마감 등의 공정이 행해져도 된다. 그리고, 박층화된 반도체 웨이퍼(20)는 정전 흡착 척(1)과 함께, 테이블(22)로부터 분리된다. 그 후, 도 4c에 나타내는 바와 같이, 박층화된 반도체 웨이퍼(20)는 예를 들면, 반전되어 가공이 끝난 다른 반도체 웨이퍼(20A)에 적층된다. 박층화된 반도체 웨이퍼(20)는 정전 흡착 척(1)에 유지되어 있다. 이 때문에, 테이블(22)로부터의 분리 및 반송 시 등에 있어서 반도체 웨이퍼(20)가 파손되는 리스크는 작다.
다음으로, 예를 들면, 표면 활성화에 의한 상온 접합에 의해, 반도체 웨이퍼(20A)에 적층된 반도체 웨이퍼(20)와 반도체 웨이퍼(20A)가 접합된다. 즉, 이미 가공된 반도체 웨이퍼(20A)의 표면에 박층화된 반도체 웨이퍼(20)의 이면이 접합된다.
그리고, 도 4d에 나타내는 바와 같이, 정전 흡착 척(1)의 전극(4)이 제전되어, 반도체 웨이퍼(20)로부터 정전 흡착 척(1)이 분리된다. 여기에서는, 반도체 웨이퍼(20)에 과대한 부하를 걸지 않고, 정전 흡착 척(1)을 용이하게 분리시킬 수 있다. 따라서, 반도체 웨이퍼(20)의 분열 및 감퇴 등의 손상은 발생하기 어렵다.
상기의 도 4a 내지 도 4d에 나타내는 반도체 웨이퍼(20)의 박층화 프로세스 및 적층 프로세스가 소정 횟수 반복된다. 그 후, 통상의 각종 후공정을 거쳐, 고밀도로 적층화된 고품질인 반도체 장치가 얻어진다.
한편, 본 개시는 상기 실시형태로 한정되지 않는다. 본 개시는 그 요지를 일탈하지 않는 범위에서, 다양한 변경 실시가 가능하다.
본 개시의 실시형태는 이하의 제1 및 제2 정전 흡착 척, 제1∼제3 정전 흡착 척의 제조 방법 및 제1 반도체 장치의 제조 방법이어도 된다.
제1 정전 흡착 척은 정전력에 의해, 반도체 웨이퍼를 유지하는 정전 흡착 척으로서, 기판과, 상기 기판의 한 주면에 접합된 합성 수지 시트와, 상기 합성 수지 시트의 내부에 배설된 적어도 한 쌍의 전극을 갖고, 상기 합성 수지 시트의 표면에는, 상기 반도체 웨이퍼가 당접하는 평탄화된 연삭면이 형성되어 있는 것을 특징으로 한다.
제2 정전 흡착 척은 제1 정전 흡착 척으로서, 상기 연삭면은 TTV가 1㎛ 이하이고, 평가 영역 25㎜×25㎜의 LTV가 0.1㎛ 이하인 것을 특징으로 한다.
제1 정전 흡착 척의 제조 방법은 정전력에 의해, 반도체 웨이퍼를 유지하는 정전 흡착 척의 제조 방법으로서, 내부에 적어도 한 쌍의 전극이 형성된 합성 수지 시트를 기판에 접합하는 공정과, 상기 기판에 접합된 상기 합성 수지 시트의 표면을 숫돌로 연삭하여 평탄화된 연삭면을 형성하는 공정을 구비하는 것을 특징으로 한다.
제2 정전 흡착 척의 제조 방법은 제1 정전 흡착 척의 제조 방법으로서, 상기 숫돌은 입도 #500∼8000의 다이아몬드 숫돌이고,
상기 연삭면은 TTV가 1㎛ 이하, 평가 영역 25㎜×25㎜의 LTV가 0.1㎛ 이하로 평탄화되는 것을 특징으로 한다.
제3 정전 흡착 척의 제조 방법은 제1 또는 제2 정전 흡착 척의 제조 방법으로서, 상기 연삭면을 형성하는 공정에 있어서, 상기 숫돌의 연삭 가공에 제공되지 않은 부분의 칼끝에 분출 압력 3∼20MPa로 세정액이 분무되는 것을 특징으로 한다.
제1 반도체 장치의 제조 방법은 제1 또는 제2 정전 흡착 척을 이용하여, 상기 정전 흡착 척의 평탄화된 상기 연삭면에 반도체 웨이퍼의 디바이스면을 당접시켜 상기 전극에 전압을 인가하여 정전력으로 상기 반도체 웨이퍼를 유지하는 공정과, 상기 정전 흡착 척에 유지된 상기 반도체 웨이퍼의 이면을 연삭하는 공정을 구비하는 것을 특징으로 한다.
한편, 상술한 상세한 설명은 예시 및 설명의 목적으로 제시된 것이다. 상기 개시 범위에서 다양한 변형과 변화가 가능하다. 상기 개시된 구체적인 형태로 본 발명을 망라하거나 제한하는 것은 아니다. 본 발명은 구조적인 특징 및/또는 방법적인 행위에 대한 용어로 기재되어 있지만, 첨부된 청구범위에 따른 본 발명은 상술한 구체적인 특징 또는 행위로 전혀 제한되지 않는 것으로 이해된다. 오히려, 상술한 구체적인 특징 또는 행위는 상기 첨부된 청구범위를 실시하기 위한 예시로서 개시되어 있다.
1 정전 흡착 척
2 기판
3 합성 수지 시트
4, 4a, 4b 전극
5 연삭면
6 구멍
7 급전용 전극
10 급전 장치
11 숫돌
12 테이블
13 연삭액 공급 노즐
14 세정액 공급 장치
15 세정액 공급 노즐
20 반도체 웨이퍼
21 숫돌
22 테이블
23 연삭액 공급 노즐

Claims (6)

  1. 삭제
  2. 삭제
  3. 기판과, 상기 기판의 한 주면에 접합된 합성 수지 시트와, 상기 합성 수지 시트의 내부에 배설된 적어도 한 쌍의 전극을 갖고, 상기 합성 수지 시트가 반도체 웨이퍼가 당접하는 면으로서의 평탄화된 연삭면을 갖고, 상기 적어도 한 쌍의 전극에는 플러스 전위(＋) 및 마이너스 전위(-)가 각각 인가되는 자기 유지형의 정전 흡착 척의 제조 방법으로서,
    적어도 한 쌍의 전극을 내부에 갖는 합성 수지 시트를 기판에 접합하는 것, 및
    상기 기판에 접합된 상기 합성 수지 시트의 표면을 숫돌로 연삭함으로써, 상기 합성 수지 시트에 평탄화된 연삭면을 형성하는 것을 포함하고,
    상기 연삭면을 형성하는 것은 연삭 가공되는 상기 합성 수지 시트의 표면에 상기 숫돌의 외측으로부터 연삭액이 공급되는 것과 함께, 상기 숫돌의 연삭 가공에 제공되지 않은 부분의 칼끝을 향해 분사 각도 5∼20도 및 분출 압력 3∼20MPa로 세정액이 분무되는 것을 포함하는 정전 흡착 척의 제조 방법.
  4. 제 3 항에 있어서,
    상기 숫돌은 #500∼8000의 범위의 입도를 갖는 다이아몬드 숫돌이고,
    상기 연삭면을 형성하는 것은 1㎛ 이하의 TTV를 가짐과 함께, 0.1㎛ 이하의 평가 영역 25㎜×25㎜의 LTV를 갖도록 상기 연삭면을 형성하는 것을 포함하는 정전 흡착 척의 제조 방법.
  5. 삭제
  6. 제 3 항의 정전 흡착 척의 제조 방법에 의해 제조된 정전 흡착 척의 평탄화된 상기 연삭면에 상기 반도체 웨이퍼의 디바이스면을 당접시킴과 함께, 상기 전극에 전압을 인가함으로써, 정전력에 의해 상기 반도체 웨이퍼를 유지하는 것, 및
    상기 정전 흡착 척에 유지된 상기 반도체 웨이퍼의 이면을 연삭하는 공정을 포함하는 반도체 장치의 제조 방법.
KR1020180047846A 2017-04-27 2018-04-25 정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법 KR102541126B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-088042 2017-04-27
JP2017088042A JP7012454B2 (ja) 2017-04-27 2017-04-27 静電吸着チャックの製造方法並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20180120601A KR20180120601A (ko) 2018-11-06
KR102541126B1 true KR102541126B1 (ko) 2023-06-07

Family

ID=63916806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180047846A KR102541126B1 (ko) 2017-04-27 2018-04-25 정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US10964576B2 (ko)
JP (1) JP7012454B2 (ko)
KR (1) KR102541126B1 (ko)
CN (1) CN108807257B (ko)
TW (1) TWI788347B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018183309A1 (en) * 2017-03-28 2018-10-04 Sri International Production of very small or thin dies
JP7115850B2 (ja) * 2017-12-28 2022-08-09 株式会社ディスコ 被加工物の加工方法および加工装置
JP7224138B2 (ja) * 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
CN112913015B (zh) * 2018-10-23 2024-01-16 株式会社大赛璐 半导体装置制造方法
JP7201386B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
JP7270373B2 (ja) * 2018-12-20 2023-05-10 株式会社岡本工作機械製作所 樹脂を含む複合基板の研削方法及び研削装置
CN111421487A (zh) * 2020-05-26 2020-07-17 苏州京浜光电科技股份有限公司 一种超薄树脂片镀膜专用夹具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051836A (ja) * 2014-09-01 2016-04-11 株式会社ディスコ 静電支持プレート及び静電支持プレートの製造方法
JP2016183067A (ja) * 2015-03-26 2016-10-20 日本碍子株式会社 アルミナ焼結体の製法及びアルミナ焼結体
JP2017030071A (ja) * 2015-07-30 2017-02-09 株式会社ディスコ 研削装置
WO2017057273A1 (ja) * 2015-09-30 2017-04-06 日本碍子株式会社 静電チャック

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6131636U (ja) * 1984-07-31 1986-02-26 株式会社 徳田製作所 静電チヤツク
JP2678381B2 (ja) * 1987-05-06 1997-11-17 ユニサーチ・リミテッド 交流電界励振を利用した静電チャック
JP2665242B2 (ja) * 1988-09-19 1997-10-22 東陶機器株式会社 静電チャック
US5209028A (en) * 1992-04-15 1993-05-11 Air Products And Chemicals, Inc. Apparatus to clean solid surfaces using a cryogenic aerosol
TW293231B (ko) * 1994-04-27 1996-12-11 Aneruba Kk
US5656093A (en) * 1996-03-08 1997-08-12 Applied Materials, Inc. Wafer spacing mask for a substrate support chuck and method of fabricating same
US5708250A (en) * 1996-03-29 1998-01-13 Lam Resarch Corporation Voltage controller for electrostatic chuck of vacuum plasma processors
JPH11111828A (ja) * 1997-09-30 1999-04-23 Shin Etsu Chem Co Ltd 静電吸着装置
JPH11168134A (ja) * 1997-12-03 1999-06-22 Shin Etsu Chem Co Ltd 静電吸着装置およびその製造方法
JPH11176920A (ja) * 1997-12-12 1999-07-02 Shin Etsu Chem Co Ltd 静電吸着装置
JPH11186372A (ja) * 1997-12-22 1999-07-09 Nippon Cement Co Ltd 静電チャック
GB9726981D0 (en) * 1997-12-22 1998-02-18 Rolls Royce Plc Method and apparatus for grinding
US6992876B1 (en) * 1999-07-08 2006-01-31 Lam Research Corporation Electrostatic chuck and its manufacturing method
JP2003273194A (ja) * 2002-03-19 2003-09-26 Toto Ltd 静電チャック
JP2003282671A (ja) * 2002-03-27 2003-10-03 Tsukuba Seiko Co Ltd 静電保持装置及びそれを用いた搬送装置
US7258602B2 (en) * 2003-10-22 2007-08-21 Iv Technologies Co., Ltd. Polishing pad having grooved window therein and method of forming the same
US20050193951A1 (en) * 2004-03-08 2005-09-08 Muneo Furuse Plasma processing apparatus
JP4349952B2 (ja) * 2004-03-24 2009-10-21 京セラ株式会社 ウェハ支持部材とその製造方法
JP2007005434A (ja) * 2005-06-22 2007-01-11 Tomoegawa Paper Co Ltd 静電チャック装置用電極シートおよび静電チャック装置
JP4681366B2 (ja) * 2005-06-24 2011-05-11 新科實業有限公司 磁気ヘッドスライダの製造装置及び方法
JP5289307B2 (ja) * 2006-06-02 2013-09-11 スルザー メタプラス ゲーエムベーハー 基板ホルダーによる金属汚染を防止する方法
JP2008140823A (ja) 2006-11-30 2008-06-19 Tomoegawa Paper Co Ltd 静電チャック装置
WO2009013941A1 (ja) * 2007-07-23 2009-01-29 Creative Technology Corporation 基板吸着装置及びその製造方法
JP2009094326A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
EP2339741A1 (en) * 2008-09-17 2011-06-29 Creative Technology Corporation Two-sided fixing structure, exhibiting or indicating apparatus using same, dust collecting apparatus, and plant growing apparatus
WO2012002446A1 (ja) * 2010-07-02 2012-01-05 独立行政法人産業技術総合研究所 微小機械システム
JP5609663B2 (ja) * 2011-01-18 2014-10-22 旭硝子株式会社 ガラス基板保持手段、およびそれを用いたｅｕｖマスクブランクスの製造方法
JP5348439B2 (ja) * 2011-09-30 2013-11-20 Ｔｏｔｏ株式会社 静電チャック
GB201117243D0 (en) * 2011-10-06 2011-11-16 Rolls Royce Plc Method and apparatus for grinding
JP2013084770A (ja) * 2011-10-11 2013-05-09 Disco Abrasive Syst Ltd ウェーハの研削方法
JP5823915B2 (ja) * 2012-05-29 2015-11-25 新光電気工業株式会社 静電チャックの製造方法
JP2014138164A (ja) * 2013-01-18 2014-07-28 Sumitomo Osaka Cement Co Ltd 静電チャック装置
JP6205619B2 (ja) 2013-11-07 2017-10-04 株式会社岡本工作機械製作所 再生半導体ウエハの製造方法
JP2017056522A (ja) * 2015-09-17 2017-03-23 株式会社ディスコ 研削ホイール及び研削方法
JP2018133505A (ja) * 2017-02-17 2018-08-23 株式会社ディスコ プラズマエッチング方法
US20180281151A1 (en) * 2017-03-30 2018-10-04 Applied Materials, Inc. Adhesive-less carriers for chemical mechanical polishing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051836A (ja) * 2014-09-01 2016-04-11 株式会社ディスコ 静電支持プレート及び静電支持プレートの製造方法
JP2016183067A (ja) * 2015-03-26 2016-10-20 日本碍子株式会社 アルミナ焼結体の製法及びアルミナ焼結体
JP2017030071A (ja) * 2015-07-30 2017-02-09 株式会社ディスコ 研削装置
WO2017057273A1 (ja) * 2015-09-30 2017-04-06 日本碍子株式会社 静電チャック

Also Published As

Publication number Publication date
KR20180120601A (ko) 2018-11-06
TW201839900A (zh) 2018-11-01
US20180315635A1 (en) 2018-11-01
CN108807257A (zh) 2018-11-13
US10964576B2 (en) 2021-03-30
CN108807257B (zh) 2022-10-28
JP2018186217A (ja) 2018-11-22
TWI788347B (zh) 2023-01-01
JP7012454B2 (ja) 2022-01-28

Similar Documents

Publication Publication Date Title
KR102541126B1 (ko) 정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법
TWI809092B (zh) 用於簡化的輔具晶圓的dbi至矽接合
KR102466056B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
US6872598B2 (en) Method of making a thin semiconductor chip
KR20010029981A (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
KR20160112989A (ko) 적층 디바이스의 제조 방법
JP4892201B2 (ja) 貼合せワークの外周エッジ部の段差加工方法及び装置
JP2018049973A5 (ko)
TWI780318B (zh) 晶圓的加工方法
JP2011222608A (ja) 半導体基板の薄肉研削方法およびそれに用いる半導体基板の薄肉研削加工装置
JP2010205861A (ja) 積層ウエーハの面取り装置およびそれを用いて積層ウエーハのベベル部、エッジ部を面取り加工する方法
JP2004022899A (ja) 薄シリコンウエーハの加工方法
JP6742772B2 (ja) 面取り装置及び面取り方法
JP7235566B2 (ja) 積層デバイスチップの製造方法
JP7313775B2 (ja) ウェーハの加工方法
JP2021190642A (ja) 電極形成方法
CN108262684B (zh) 一种化学机械研磨方法
CN111276397A (zh) 晶片的加工方法
US20230096486A1 (en) Method of manufacturing layered device chip assembly
KR20230050240A (ko) 디바이스 칩의 제조 방법
JP2020092235A (ja) デバイスチップの製造方法
KR20230050239A (ko) 디바이스 칩의 제조 방법
KR100778859B1 (ko) 화학적 기계적 연마 장치
CN117198870A (zh) 晶片的加工方法和晶片的加工系统
KR20230094980A (ko) 디바이스 칩의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant