JPS61174620A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法のうち、特に半導体ウェ
ハーの取扱に関する。

周知のように、ＩＣなどの半導体装置は半導体ウェハー
上に微細な半導体素子を形成し、それを裁断して半導体
チップにし、これをパッケージ（容器）に収容して作成
される。

そのうち、半導体ウェハー（以下、ウェハーと称する）
上に半導体素子を形成するウェハー処理工程（ウェハー
プロセス）では、処理工程中で小さな傷ができたり、又
、微少な異物が付着したりして、その悪影響が生じる。

従って、ウェハーの取扱（ハンドリング）については、
十分に配慮した方策が採られなければならない。

［従来の技術と発明が解決しようとする問題点］半導体
装置はすべて単結晶材料をスライスして厚さ１ｔｌＩ以
下のウェハーにし、その表面にフォトプロセス、エツチ
ング、不純物注入、熱処理、被膜成長などの諸工程を繰
り返して、半導体素子が形成されている。

例えば、シリコンウェハーを処理する場合は、まず、シ
リコンウェハーの表面を熱処理によって酸化させて、二
酸化シリコン（Ｓｉ０２）膜を生成する。そうして、ト
ランジスタ領域を画定した後、その５ｉ０２膜を巧みに
利用して、フォトプロセスを通用したり、更に、不純物
元素を注入・拡散したり、他の被膜を成長したりして、
トランジスタ。

ダイオードなどを作成し、次に、それらを接続する配線
層が形成される。

第３図はそのうち、初期工程のトランジスタ領域を画定
するための工程のウェハ一部分断面図を示しており、１
はシリコン基板、２はＳ　ｉ　Ｏ２ＩＩＩ　１３は窒化
シリコン（Ｓｉａ　Ｎ４　）膜で、Ｓｉ３　Ｎ４　ｌ１
ｌｉ３で被覆した部分がトランジスタ領域となるもので
、Ｃは中央部分、Ｓは周囲部である。更に詳しくは、こ
の工程では膜厚５００人の５ｉ０２膜４をシリコン基板
１の全面に形成し、トランジスタ領域部分にＳｉ３Ｎ４
膜３を被覆する。次に、長時間熱処理して、膜厚数１０
００人の厚い５ｉ０２膜２を生成する。この５ｉ０２膜
２が素子間分離帯となるものである。

これに類した工程が、ウェハープロセスでは繰り換えし
行なわれて、最終的にＩＣなどの半導体素子が作成され
るが、このウェハープロセスでウェハーをハンドリング
する際、ウェハー面に細かい傷を付けたり、それによっ
て剥がれた異物の付着によって、ＩＣデバイスの歩留を
悪くしたり、信頼度を低下させる問題がある。例えば、
第３図の工程例では、ウェハーの周囲部Ｓにピンセット
が接触すると、脆い５ｉ０２膜が剥がれ、他の個所に付
着して傷をつけたり、あるいは、付着個所に欠陥を誘発
したりして、歩留を悪くし信頼度を低下させる。

且つ、シリコン基板上に被着させる他の被膜として、燐
珪酸ガラス、多結晶シリコン膜、アルミニウム膜などの
脆いす料や軟らかい材料がウェハープロセスで使用され
、それらは特に剥がれ易くて他の部分に付着して、悪影
響が大きくなる。

この問題は、最近、ＩＣがＬＳｌ、ＶＬＳＩとして高集
積化・高密度化され、微細化されてきたために、従来は
余り問題にならなかった細かい傷や異物も、最近では問
題にされるようになってきた。且つ、それは、人手によ
ってピンセットでウェハーを挟さむハンドリングだけで
なく、自動製造装置の搬送系のツメによっても、傷の発
生や異物付着の問題が起きる。自動装置の場合には、傷
の生じたウェハーばかりでなく、隣接するウェハーにそ
の異物を付着させ、ウェハー全般の歩留並びに信頼度を
低下させる。

本発明は、このような問題点を軽減させるための半導体
装置の製造方法を提案するものである。

［問題点を解決するための手段］ その問題は、半導体ウェハーの周囲部を、半導体材料が
露出した状態にして、ウェハー処理するようにした半導
体装置の製造方法によって解消される。

［作用コ 即ち、本発明は、ウェハーをハンドリングする際に、ピ
ンセットやツメが良く触れるウェハーの周囲部に、脆い
５ｉ０２膜やその他の材料膜を形成しないようにして、
ウェハー処理を行なうもので、そのようにすれば、傷も
少なく、また、剥がれた異物による悪影響が減少する。

［実施例］ 以下９図面を参照して実施例によって詳細に説明する。

第１図（ａ）は本発明にかかるウェハーの平面図を示し
ており、同図山）はその断面図である。例えば、大きさ
５〜６インチ径、厚さ数１００μｍのシリコンウェハー
では、周囲部分に幅２〜５顛をシリコン基板を露出した
状態にする。図中、１０はシリコン基板、１１は他の材
料の膜、１２は周囲部を示している。

このような状態にするには、フォトマスクにその状態に
なるようなマスクパターンを形成しておく。そうすれば
、凡その各処理工程において、周囲部に基板を露出させ
たウェハーが作成され、そのウェハーをハンドリングす
ることができる。

かようにすれば、周囲部に露出されたシリコン基板は、
５ｉ０２Ｗ！や他の被膜より機械的に強くて強靭である
ため、周囲部をピンセットやツメで挟んでも、傷つけら
れることが少なく、また、たとえ傷付けられても、異物
の剥離や他個所へのその異物付着がなくなって、ウェハ
ーの歩留、信頼性が改善される。

尚、従前より、ウェハーの周囲部分に作成される半導体
素子は、殆んど不良素子として破棄される部分となって
いた。それは、ウェハー形成時の研磨による周縁の変形
、または、上記のハンドリングによる傷が原因となって
いる。従って、本発明のような形状のウェハーにしても
、素子歩留に影響することは殆ど少ない。

第２図は本発明にかかる他のウェハーの平面図を示して
いる。本例では、ウェハーの周囲部を均一な幅の材料露
出部とせずに、内側の半導体チップの収率を考慮して、
できるだけ多数の半導体チップが得られるように凹凸を
もった幅にしているものである。

更に、ウェハーの周囲露出部の形状は、その他にも色々
と考えられるが、ウェハーの全周囲には、僅かの幅でも
材料露出部を設けておくことが望ましく、それはピンセ
ットと接触しなくても他の器具、例えばウェハー収容器
と周囲部とが接触することが多いからである。

上記の説明は、シリコン材料を例としたが、本発明はそ
の他の半導体材料、例えば、ガリウム砒素などの半導体
材料にも適用されることは云うまでもない。

［発明の効果］ 以上の説明から判るように、本発明によればウェハープ
ロセスにおける半導体素子の歩留が高められ、且つ、半
導体装置の信頼性が向上する効果があるものである。

【図面の簡単な説明】

第１図（ａ）、　（ｂ）は本発明にがかる一実施例のウ
ェハーの平面図と断面図、 第２図は本発明にかかる他の実施例のウェハーの平面図
、 第３図は従来の問題点を説明するための工程中の　　゛
ウェハ一部分断面図である。 図において、 １はシリコン基板、　　２．４は５ｉ０２膜、３はＳｉ
３Ｎ４膜、 １０はシリコン基板、　　１１は他の材料膜、１２は周
囲部 を示している。 第１図 第２図 第３ｍ

Claims (1)

【特許請求の範囲】
1. 半導体ウェハーの周囲部を、半導体材料が露出した状態
   にして、ウェハー処理するようにしたことを特徴とする
   半導体装置の製造方法。