JPS6058579B2 - 半導体ウエ−ハの製造方法 - Google Patents

半導体ウエ−ハの製造方法

Info

Publication number
JPS6058579B2
JPS6058579B2 JP52089621A JP8962177A JPS6058579B2 JP S6058579 B2 JPS6058579 B2 JP S6058579B2 JP 52089621 A JP52089621 A JP 52089621A JP 8962177 A JP8962177 A JP 8962177A JP S6058579 B2 JPS6058579 B2 JP S6058579B2
Authority
JP
Japan
Prior art keywords
chamfering
semiconductor wafer
wafer
chamfered
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52089621A
Other languages
English (en)
Other versions
JPS5424571A (en
Inventor
壮吉 山岸
俊彦 鮎沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP52089621A priority Critical patent/JPS6058579B2/ja
Publication of JPS5424571A publication Critical patent/JPS5424571A/ja
Publication of JPS6058579B2 publication Critical patent/JPS6058579B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 本発明は半導体集積回路、トランジスタ、ダイオード、
整流器等の半導体装置に用いる半導体ウェーハの製造方
法に関する。
従来、シリコン等の半導体ウェーハの周縁部の欠けを防
止する目的で周縁部を面取りする場合、ウェーハの表面
と裏面とを同量だけ面取りした後素子を作る面を鏡面研
磨していた。
第1図は従来の半導体ウェーハの平面状面取り工程を説
明する側面図である。
ウェーハ11の表面12の角部14と裏面13の角部1
5を同じ角度て面取りする(第1図a)。
次に、素子を作る表面12を第1図aの点線17の所ま
て鏡面研磨する(第1図b)。
このような面取りでは面取り率16が小さく、欠けやす
い欠点があつた。
第2図は従来の半導体ウェーハの曲面状面取り工程を説
明する側面図である。
ウェーハ21の表面22の角部24と裏面23の角部2
5を同一曲率で面取りする(第2図a)。
次に、素子を作る表面22を第2図aの点線27の所ま
て鏡面研磨する(第2図b)。
曲面状面取りの場合でも面取り部26が小さく欠けやす
い欠点があつた。
本発明は上記欠点を除去し、半導体ウェーハの周縁部で
の欠けが殆んど発生しない半導体ウェーハの製造方法を
提供するものである。
本発明の特徴は、半導体ウェーハの一方の主面の面取り
を他方の主面の面取りよりも多くなるように該両主面を
機械的加工により面取りを行う工程と、しかる後に前記
両主面の面取り量がほぼ同量となるように前記機械的加
工で多く面取りされた一方の主面を鏡面研磨する工程と
を含む半導体ウェーハの製造方法にある。
本発明によれば、鏡面研磨した方の主面の角部も充分に
面取りされた状態となるので従来法で製造したウェーハ
と比較して格段にウェーハ周縁部の欠けや割れが少なく
、これらの欠け、割れに起因する製造歩留りの低下を防
ぐことができるという秀れた効果が得られる。
次に、本発明を図面を用いて実施例により説明する。
第3図は本発明の第1の実施例の側面図である。
半導体ウェーハ31の表面32の角部34を裏面33の
角部35より大きく面取りする。
面取りは片面ずつ行なうので表面32側の面取り時間を
長くして行なう(第3図a)。次に、表面32を第3図
aに示す点線37まで鏡面研磨を行ない、面取り量が同
量となるようにする(第3図b)。
このようにウェーハの表面側と裏面側の面取り量が同量
になるようにすることによりウェーハの欠け、割れを極
めて少なくすることができる。
面取りが曲面状の場合も同様である。第4図は本発明の
第2の実施例の側面図である。
この実施例は曲面状面取りを行なう場合であるこの場合
も半導体ウェーハ41の表面42の角部44を裏面43
の角部44より多く面取りしておき、次に表面を鏡面研
磨する。
次に、半導体ウェーハの面取り方法について説明する。
面取り方法には片面ずつ行なう方法と両面同時に行う方
法とがあるが、両面同時の方が能率が良いのでこれにつ
いて説明する。第5図は従来の半導体ウェーハの面取り
方法を説明する側面図である。
半導体ウェーハ51の厚さ方向の中心線52とグライン
ダー54の厚さ方向の中心線55とを一致させ、ウェー
ハ51とグラインダー54とを互いに反対方向(矢印5
3と56の方向)に回転さ−せて行う。
この方法によれば両面が同量だけ面取りされる。本発明
の面取りを実施するのには二つの方法がある。
第6図は本発明の半導体ウェーハの面取りの第,1の方
法を説明する側面図てある。
半導体ウェーハ61の厚さ方向の中心線62とグライン
ダー64の厚さ方向の中心線65とは所望量だけずらし
て設定する。
しかる後ウェーハとグラインダーとを互に反対方向に回
転すればウエこーハの上面側の角部が大きく面取りされ
る。第7図は本発明の半導体ウェーハの面取りの第2の
方法を説明する側面図である。グラインダー74の研磨
面77は厚さ方向の中心線75に対して非対称に形成さ
れている。
例えば、上面側の曲率半径78を裏面側の曲率半径79
より大きくなるように形成する。ウェーハ71とグライ
ンダー74の厚さ方向の中心線72,75を一致させて
互いに反対方向に回転させると、ウェーハ71の上面側
が多く面取りされる。以上詳細に説明したように本発明
によれば、半導体ウェーハの表面側と裏面側の周縁部が
ほぼ同ノ量にかつ充分に面取りされるのでウェーハの角
部での欠けや割れが殆んど発生せず、歩留り低下を防げ
るという効果が得られる。
【図面の簡単な説明】
第1図は従来の半導体ウェーハの平面状面取り工程を説
明する側面図、第2図は従来の半導体ウェーハの曲面状
面取り工程を説明する側面図、第3図は本発明の第1の
実施例の側面図、第4図は本発明の第2の実施例の側面
図、第5図は従来の半導体ウェーハの面取り方法を説明
する側面図、第6図は本発明の半導体ウェーハの面取り
の第1の方法を説明する側面図、第7図は本発明の半導
体ウェーハの面取りの第2の方法を説明する側面図であ
る。 11,21,31,41,51,61,71・・・・半
導体ウェーハ、12,22,32,42・・半導体ウェ
ーハの表面、13,23,33,43・・・・半導体ウ
ェーハの裏面、14,24,34,44・・・・・半導
体ウェーハの表面の角部、15,25,35,45・・
・・・・半導体ウェーハの裏面の角部、16,26・・
・・面取り部、17,27,37,47・・・・・・鏡
面研磨後の表面の位置、52,62,72・・・・・・
半導体ウェーハの厚さ方向の中心線、53,63,73
・・・・・半導体ウェーハの回転方向、54,64,7
4・・・・・・グラインダー、55,65,75・・・
・・・グラインダーの厚さ方向の中心線、56,66,
76・・・・・・グラインダーの回転方向、77・・・
・・・グラインダーの研磨面、18,79・・・・・・
グラインダーの研磨面の曲率半径。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体ウェーハの一方の主面の面取りを他方の主面
    の面取りよりも多くなるように該両主面を機械的加工に
    より面取りを行う工程と、しかる後に前記両主面の面取
    り量がほぼ同量となるように前記機械的加工で多く面取
    りされた一方の主面を鏡面研磨する工程とを含むことを
    特徴とする半導体ウェーハの製造方法。
JP52089621A 1977-07-25 1977-07-25 半導体ウエ−ハの製造方法 Expired JPS6058579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52089621A JPS6058579B2 (ja) 1977-07-25 1977-07-25 半導体ウエ−ハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52089621A JPS6058579B2 (ja) 1977-07-25 1977-07-25 半導体ウエ−ハの製造方法

Publications (2)

Publication Number Publication Date
JPS5424571A JPS5424571A (en) 1979-02-23
JPS6058579B2 true JPS6058579B2 (ja) 1985-12-20

Family

ID=13975815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52089621A Expired JPS6058579B2 (ja) 1977-07-25 1977-07-25 半導体ウエ−ハの製造方法

Country Status (1)

Country Link
JP (1) JPS6058579B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55113332A (en) * 1979-02-23 1980-09-01 Hitachi Ltd Manufacture of wafer
JPS6088535U (ja) * 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
JPS63138720A (ja) * 1986-12-01 1988-06-10 Toshiba Ceramics Co Ltd 半導体基板ウエ−ハ
JPH0624179B2 (ja) * 1989-04-17 1994-03-30 信越半導体株式会社 半導体シリコンウェーハおよびその製造方法
JPH0624200B2 (ja) * 1989-04-28 1994-03-30 信越半導体株式会社 半導体デバイス用基板の加工方法
JP2010092975A (ja) * 2008-10-06 2010-04-22 Hitachi Cable Ltd 窒化物半導体基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4958749A (ja) * 1972-10-04 1974-06-07
JPS51269A (en) * 1974-06-20 1976-01-05 Tokyo Shibaura Electric Co Handotaisoshino seizosochi
JPS5244162A (en) * 1975-10-04 1977-04-06 Komatsu Denshi Kinzoku Kk Method of processing semiconductor wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4958749A (ja) * 1972-10-04 1974-06-07
JPS51269A (en) * 1974-06-20 1976-01-05 Tokyo Shibaura Electric Co Handotaisoshino seizosochi
JPS5244162A (en) * 1975-10-04 1977-04-06 Komatsu Denshi Kinzoku Kk Method of processing semiconductor wafer

Also Published As

Publication number Publication date
JPS5424571A (en) 1979-02-23

Similar Documents

Publication Publication Date Title
US5021862A (en) Beveled semiconductor silicon wafer and manufacturing method thereof
JP3534207B2 (ja) 半導体ウェーハの製造方法
US5087307A (en) Method of manufacturing semiconductor substrate
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
EP0396326B1 (en) Method of processing substrate for semiconductor device
JP2003229384A (ja) 半導体装置の製造方法
JPH0624199B2 (ja) ウエハの加工方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
JPH0885051A (ja) 半導体シリコン基板の面取り部研磨方法
JPS6058579B2 (ja) 半導体ウエ−ハの製造方法
JP2658135B2 (ja) 半導体基板
JP2001144274A (ja) 半導体基板の製造方法
JP2588326B2 (ja) 半導体ウエーハの製造方法
JPH044742B2 (ja)
JPH09251934A (ja) 半導体集積回路装置の製造方法および半導体ウエハ
JP3964029B2 (ja) 半導体基板の製造方法
JPS61152358A (ja) 半導体ウエハの研削方法
JPS59188921A (ja) 誘電体分離基板の製造方法
JP2001071244A (ja) 半導体ウェーハの精密面取り法
JP4959878B2 (ja) ウエファの製造方法
JPS6381934A (ja) ウエハおよびその製造方法
JPH0387012A (ja) 接合ウエハおよびその製造方法
JPH02303050A (ja) 半導体ウエーハの切断方法
JPH02273923A (ja) 半導体基板の製造方法
JPH0523959A (ja) ワークエツジの鏡面研磨方法及び装置