JP2017152570A - エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ - Google Patents

エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ Download PDF

Info

Publication number
JP2017152570A
JP2017152570A JP2016034448A JP2016034448A JP2017152570A JP 2017152570 A JP2017152570 A JP 2017152570A JP 2016034448 A JP2016034448 A JP 2016034448A JP 2016034448 A JP2016034448 A JP 2016034448A JP 2017152570 A JP2017152570 A JP 2017152570A
Authority
JP
Japan
Prior art keywords
wafer
layer
epitaxial
support substrate
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016034448A
Other languages
English (en)
Other versions
JP6759626B2 (ja
Inventor
祥泰 古賀
Yoshiyasu Koga
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016034448A priority Critical patent/JP6759626B2/ja
Priority to KR1020187016525A priority patent/KR102129190B1/ko
Priority to CN201680081475.5A priority patent/CN108885998B/zh
Priority to PCT/JP2016/085046 priority patent/WO2017145470A1/ja
Priority to TW105141145A priority patent/TWI643250B/zh
Publication of JP2017152570A publication Critical patent/JP2017152570A/ja
Application granted granted Critical
Publication of JP6759626B2 publication Critical patent/JP6759626B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】支持基板からエピタキシャル層への不純物の拡散を抑制することができるエピタキシャルウェーハの製造方法およびエピタキシャルウェーハを提供する。
【解決手段】活性層用ウェーハ１１の表面上にエピタキシャル層１７を形成するエピタキシャル層形成工程と、支持基板用ウェーハ１２およびエピタキシャル層１７の少なくとも一方の内部に重金属のゲッタリングに寄与する元素を含むゲッタリング層１６を形成するゲッタリング層形成工程と、真空かつ常温の環境下において、エピタキシャル層１７の表面および支持基板用ウェーハ１２の表面に対して活性化処理を施して両表面にアモルファス層１８を形成した後、活性層用ウェーハ１１と支持基板用ウェーハ１２とを、両表面のアモルファス層１８を介して貼り合わせる貼り合わせ工程と、活性層用ウェーハ１１を除去してエピタキシャル層１７を露出する基板除去工程とを有することを特徴とする。
【選択図】図１

Description

本発明は、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハに関する。
半導体ウェーハ製造プロセスやデバイス形成プロセスにおいて、デバイスの基板となる半導体ウェーハ中に重金属が混入すると、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。そのため、従来、代表的な基板であるシリコンウェーハの表面において、デバイスを形成する領域であるデバイス形成領域に重金属が拡散するのを抑制するために、ゲッタリング法によりゲッタリング能力を付与してきた。
ゲッタリング法としては、シリコンウェーハ内部に酸素を析出させ、形成された酸素析出物をゲッタリングサイトとして利用するイントリンシック・ゲッタリング法（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ ｍｅｔｈｏｄ、ＩＧ法）、およびシリコンウェーハの裏面に、サンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜等を形成してゲッタリングサイトとしたりする、エクストリンシック・ゲッタリング法（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ ｍｅｔｈｏｄ、ＥＧ法）がある。
しかし近年、デバイス形成プロセスの低温化およびシリコンウェーハの大口径化により、シリコンウェーハに対してゲッタリング能力を十分に付与できない問題が生じている。すなわち、ＩＧ法については、製造プロセス温度の低温化により、シリコンウェーハ内部に酸素析出物を形成させることが困難となっている。
また、ＥＧ法については、３００ｍｍ以上の口径を有するシリコンウェーハに対しては、その主面ばかりでなく裏面に対しても鏡面研磨処理を施すのが通例であり、シリコンウェーハの裏面に機械的歪みを与えたり、多結晶シリコン膜等を形成したりできない状況にある。
シリコンウェーハに十分なゲッタリング能力を付与できない場合、拡散速度の非常に遅い金属、例えばチタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）がウェーハ表面に付着すると、上記デバイス形成プロセスの低温化のためにデバイス形成領域から十分に離れることができなくなり、デバイス特性不良（例えば、固体撮像素子の場合では白傷不良）が発生する。そのため、こうした拡散速度が遅い金属を捕獲できるよう、デバイス形成領域の直下にゲッタリング層を形成することが必要となる。
また近年、デバイス形成領域には結晶欠陥が存在しないことが要求されており、シリコンウェーハ上にエピタキシャル層を形成し、このエピタキシャル層をデバイス形成領域として用いられている。そのため、ウェーハ製造プロセスは、支持基板用ウェーハの表層域にゲッタリング層を形成し、その後、支持基板用ウェーハの表面に公知のＣＶＤ法などによりエピタキシャル層を形成するプロセスとなる。
こうしたエピタキシャルウェーハにゲッタリング層を形成する方法として、特許文献１には、炭素イオンをシリコンウェーハ表面に注入してウェーハの表層域に高濃度の炭素を含むゲッタリング層を形成した後、このシリコンウェーハの表面上にエピタキシャル層を形成する方法が記載されている。
上記炭素イオンを注入する法によりゲッタリング層を形成する場合には、エピタキシャル層への炭素の拡散を極力避けるために、炭素イオンの注入飛程距離を大きくして、ウェーハ表面から比較的深い位置にゲッタリング層が形成されるようにイオン注入処理を行う。
しかし、ウェーハ表面から比較的深い位置にゲッタリング層を形成すると、上記したデバイス形成プロセスの低温化により、拡散速度の遅い重金属がデバイス形成領域から離れることができず、重金属をゲッタリング層に捕獲できない懸念がある。
また、ウェーハ表面から深い位置に炭素イオンを高濃度で注入してゲッタリング層を形成するためには、炭素イオンの加速電圧を高める必要があるが、その場合、ウェーハ表面の結晶性が悪化して、その上に成長させるエピタキシャル層に結晶欠陥が発生する問題もある。
そこで、特許文献２には、分子イオンを支持基板用ウェーハとしてのシリコンウェーハの表面に照射することにより、１原子当たりの加速電圧を小さくした状態で分子イオンの構成元素をシリコンウェーハ内に導入して上記構成元素を含む改質層を形成し、この改質層をゲッタリング層とすることにより、エピタキシャル層の結晶欠陥を増加させることなくゲッタリング能力を向上させることができる技術について記載されている。
特許第３３８４５０６号公報 国際公開第２０１２／１５７１６２号公報
しかしながら、特許文献２の方法により支持基板用ウェーハとしてのシリコンウェーハの表層域にゲッタリング層を形成し、その上にエピタキシャル層を形成してエピタキシャルウェーハを製造すると、上記エピタキシャル層の形成プロセスが高温プロセスであるため、支持基板用ウェーハとしてのシリコンウェーハから、ゲッタリング層の構成元素や、シリコンウェーハに含まれるドーパントや酸素等の不純物がエピタキシャル層に拡散し、後のデバイス形成プロセスにおいて、フォトダイオードの電荷状態異常やｐｎ接合リークといったデバイス特性不良が発生する惧れがあった。
そこで、本発明の目的は、エピタキシャル層の形成時に、ゲッタリング層の構成元素や支持基板用ウェーハ中の酸素等の不純物等がエピタキシャル層へ拡散するのを抑制することができるエピタキシャルウェーハの製造方法およびエピタキシャルウェーハを提供することにある。
本発明者は、上記課題を解決する方途について鋭意検討した。上述のように、従来のエピタキシャルウェーハの製造方法においては、エピタキシャル層の形成時にゲッタリング層を有する支持基板用ウェーハが必然的に高温環境に晒されるため、支持基板用ウェーハ中におけるゲッタリング層を構成する元素や酸素等の不純物がエピタキシャル層に拡散するのを抑制するのは原理的に困難である。
そこで、本発明者は、支持基板用ウェーハを高温環境に晒すことなく支持基板用ウェーハ上にエピタキシャル層を設ける方途について鋭意検討した。その結果、エピタキシャル層を、ゲッタリング層を有する支持基板用ウェーハ上に直接には形成せずに、別途用意した活性層用ウェーハ上に形成し、活性層用ウェーハと支持基板用ウェーハとを真空かつ常温の環境下で貼り合わせた後、活性層用ウェーハを除去する方法に想到し、本発明を完成させるに至った。
すなわち、本発明の要旨構成は以下の通りである。
（１）活性層用ウェーハの表面上にエピタキシャル層を形成するエピタキシャル層形成工程と、支持基板用ウェーハおよび前記エピタキシャル層の少なくとも一方の内部に重金属のゲッタリングに寄与する元素を含むゲッタリング層を形成するゲッタリング層形成工程と、真空かつ常温の環境下において、前記エピタキシャル層の表面および前記支持基板用ウェーハの表面に対して活性化処理を施して両表面にアモルファス層を形成した後、前記活性層用ウェーハと前記支持基板用ウェーハとを、両表面の前記アモルファス層を介して貼り合わせる貼り合わせ工程と、前記活性層用ウェーハを除去して前記エピタキシャル層を露出する基板除去工程とを有することを特徴とするエピタキシャルウェーハの製造方法。
（２）前記活性化処理は、イオン化させた中性元素を前記エピタキシャル層または前記支持基板用ウェーハの表面に衝突させて前記表面をスパッタリングする処理である、前記（１）に記載のエピタキシャルウェーハの製造方法。
（３）前記中性元素は、アルゴン、ネオン、キセノン、水素、ヘリウムおよびシリコンからなる群から選ばれる少なくとも１種である、前記（２）に記載のエピタキシャルウェーハの製造方法。
（４）前記活性化処理は、プラズマエッチング処理である、前記（１）〜（３）のいずれか１項に記載のエピタキシャルウェーハの製造方法。
（５）前記活性化処理は、前記アモルファス層の厚みが２ｎｍ以上となるように行う、前記（１）〜（４）のいずれか１項に記載のエピタキシャルウェーハの製造方法。
（６）前記活性化処理は、前記アモルファス層の厚みが１０ｎｍ以上となるように行う、前記（１）〜（４）のいずれか１項に記載のエピタキシャルウェーハの製造方法。
（７）前記エピタキシャル層形成工程または前記ゲッタリング層形成工程と、前記貼り合わせ工程との間に、前記エピタキシャル層の表面および前記支持基板用ウェーハの表面の少なくとも一方に、水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種からなる元素を含有させる工程を有する、前記（１）〜（６）のいずれか１項に記載のエピタキシャルウェーハの製造方法。
（８）前記水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種からなる元素とともに３Ｂ族元素を含有させる、前記（７）に記載のエピタキシャルウェーハの製造方法。
（９）前記ゲッタリング層形成工程は、前記支持基板用ウェーハおよび前記エピタキシャル層の少なくとも一方の表面に重金属のゲッタリングに寄与する元素を含む分子イオンを照射することにより行う、前記（１）〜（８）のいずれか１項に記載のエピタキシャルウェーハの製造方法。
（１０）前記ゲッタリング層形成工程は、前記支持基板用ウェーハおよび前記エピタキシャル層の少なくとも一方の表面に重金属のゲッタリングに寄与する元素のモノマーイオンを注入することにより行う、前記（１）〜（８）のいずれか１項に記載のエピタキシャルウェーハの製造方法。
（１１）前記活性層用ウェーハおよび前記支持基板用ウェーハはシリコンウェーハであり、前記エピタキシャル層はシリコンエピタキシャル層である、前記（１）〜（１０）のいずれか１項に記載のエピタキシャルウェーハの製造方法。
（１２）支持基板用ウェーハと、該支持基板用ウェーハ上のアモルファス層と、該アモルファス層上のエピタキシャル層とを備え、前記エピタキシャル層および前記支持基板用ウェーハの少なくとも一方の内部にゲッタリング層を有することを特徴とするエピタキシャルウェーハ。
（１３）前記エピタキシャル層の厚み方向全域に亘る酸素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２１−１９７９）以下である、前記（１２）に記載のエピタキシャルウェーハ。
（１４）前記支持基板用ウェーハの酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２１−１９７９）以上である、前記（１２）または（１３）に記載のエピタキシャルウェーハ。
（１５）前記アモルファス層の厚みが２ｎｍ以上である、前記（１２）〜（１４）のいずれか１項に記載のエピタキシャルウェーハ。
（１６）前記アモルファス層の厚みが１０ｎｍ以上である、前記（１２）〜（１４）のいずれか１項に記載のエピタキシャルウェーハ。
（１７）前記アモルファス層が、水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種を含む、前記（１２）〜（１６）のいずれか１項に記載のエピタキシャルウェーハ。
（１８）前記アモルファス層がさらに３Ｂ族元素を含む、前記（１７）に記載のエピタキシャルウェーハ。
本発明によれば、エピタキシャル層を、ゲッタリング層を有する支持基板用ウェーハ上に直接には形成せずに、別途用意した活性層用ウェーハ上に形成し、活性層用ウェーハと支持基板用ウェーハとを真空かつ常温の環境下で貼り合わせた後、活性層用ウェーハを除去するように構成したため、エピタキシャル層形成時に、ゲッタリング層の構成元素や支持基板用ウェーハ中の酸素等の不純物がエピタキシャル層へ拡散するのを抑制することができる。
また、本発明によれば、エピタキシャル層と支持基板用ウェーハとの界面にアモルファス層を備えているため、デバイス形成プロセスにおいて、支持基板用ウェーハからエピタキシャル層への酸素等の不純物の拡散を抑制することができる。
本発明の一実施形態に係るエピタキシャルウェーハの製造方法のフローチャートである。 真空常温接合装置の一例を示す図である。 本発明の好適な実施形態に係るエピタキシャルウェーハの製造方法のフローチャートである。 （ａ）従来例、および（ｂ）発明例１に対する炭素の濃度プロファイルである。 （ａ）従来例、および（ｂ）発明例１に対する酸素の濃度プロファイルである。 発明例１において製造されたエピタキシャルウェーハに対する赤外線観察の結果を示す図である。 発明例１において製造された直後のエピタキシャルウェーハの断面ＴＥＭ像である。
以下、図面を参照して、本発明の実施形態について説明する。図１は、本発明の一実施形態に係るエピタキシャルウェーハの製造方法のフローチャートを示している。この図に示した方法は、活性層用ウェーハ１１の表面上にエピタキシャル層１７を形成するエピタキシャル層形成工程（図１（Ａ）、図１（Ｂ））と、支持基板用ウェーハ１２およびエピタキシャル層１７の少なくとも一方の内部に重金属のゲッタリングに寄与する元素を含むゲッタリング層１６を形成するゲッタリング層形成工程（図１（Ｃ）、図１（Ｄ））と、真空かつ常温の環境下において、エピタキシャル層１７の表面および支持基板用ウェーハ１２の表面に対して活性化処理を施して両表面にアモルファス層１８を形成した後（図１（Ｅ））、活性層用ウェーハ１１と支持基板用ウェーハ１２とを、両表面のアモルファス層１８を介して貼り合わせる貼り合わせ工程（図１（Ｆ））と、活性層用ウェーハ１１を除去してエピタキシャル層１７を露出する基板除去工程（図１（Ｇ））とを有することを特徴とする。以下、各工程について説明する。
まず、図１（Ａ）に示すように、活性層用ウェーハ１１および支持基板用ウェーハ１２を用意する。活性層用ウェーハ１１は、デバイス形成領域として利用されるエピタキシャル層１６の一時的な支持基板として使用されるウェーハである。この活性層用ウェーハ１１として、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。
単結晶シリコンウェーハとしては、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ、ＣＺ）法や浮遊帯域溶融（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ、ＦＺ）法等の既知の方法により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、任意の不純物を添加して、ｎ型またはｐ型とすることができ、不純物の濃度を調整して抵抗率や酸素濃度等を調整することができる。
活性層用ウェーハ１１の酸素濃度について、活性層用ウェーハ１１上にエピタキシャル層１７を形成する際に、活性層用ウェーハ１１の酸素濃度が高い場合には、エピタキシャル層１７への酸素の拡散が大きくなる。そのため、活性層用ウェーハ１１としては、酸素濃度が低いものを用いることが好ましい。この場合、例えばＦＺ法によって用意したシリコンウェーハや、ＣＺ法により用意した３×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２１−１９７９）以下の低酸素濃度のシリコンウェーハを活性層用ウェーハ１１として用いることができる。
また、活性層用ウェーハ１１中のドーパント濃度について、活性層用ウェーハ１１中のドーパントがエピタキシャル層１７に拡散するのを低減する観点からは、エピタキシャル層１７と同じ仕様（ドーパント種およびその濃度が同じ）のシリコンウェーハや、ドーパントを添加しないノンドープシリコンウェーハ、抵抗が１００Ω・ｃｍ以上の高抵抗シリコンウェーハ等を活性層用ウェーハ１１として使用することが好ましい。
活性層用ウェーハ１１として、低酸素シリコンウェーハや高抵抗シリコンウェーハ等を使用しない場合には、エピタキシャル層１７の形成時にエピタキシャル層１７にドーパントが拡散してしまった拡散領域を薄膜化処理（研磨処理）により削除することにより、製品として問題のない品質レベルのエピタキシャル層１７を得ることができる。この場合、薄膜化処理して削除する分だけ厚いエピタキシャル層１７を予め形成しておく。
また、支持基板ウェーハ１２は、デバイス形成領域であるエピタキシャル層１７を支持するウェーハであり、その表層域に、エピタキシャル層１６に付着した重金属を捕獲するゲッタリング層１６が形成される。この支持基板用ウェーハ１２としては、活性層用ウェーハ１１と同様に、シリコン単結晶からなる単結晶シリコンウェーハを用いることが望ましい。また、任意の不純物を添加して、ｎ型またはｐ型とすることができ、不純物の濃度を調整して抵抗率や酸素濃度等を調整することができる。
支持基板用ウェーハ１２中の酸素濃度が高い場合には、デバイス形成プロセスにおけるエピタキシャル層１７への酸素拡散量が増えるため、酸素濃度が低い方が好ましい。一方で、支持基板用ウェーハ１２中の酸素濃度が低い場合には、支持基板用ウェーハ１２におけるＢＭＤ形成によるゲッタリング効果が低くなる。そこで、ＢＭＤを形成させてゲッタリング能力を得る観点から、支持基板用ウェーハ１２の酸素濃度は８×１０１７ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
また、支持基板用ウェーハ１２のドーパント濃度については、仕様に基づいて適切に設定することができる。
次いで、図１（Ｂ）に示すように、活性層用ウェーハ１１の表面上にエピタキシャル層１７を形成するエピタキシャル層形成工程を行う。エピタキシャル層１７としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素（Ｈ）をキャリアガスとして、ジクロロシラン（Ｈ２Ｃｌ２Ｓｉ）、トリクロロシラン（ＨＣｌ３Ｓｉ）等のソースガスをチャンバ内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００〜１２００℃の温度範囲の温度でＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、活性層用ウェーハ１１上にシリコンエピタキシャル層１７をエピタキシャル成長させることができる。エピタキシャル層１７の厚みは、特に限定されず、デバイス形成領域の仕様に基づいて適切に設定すればよい。
また、エピタキシャル層１７の酸素濃度は、エピタキシャル層１７の厚み方向全域に亘って１×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２１−１９７９）以下であることが好ましい。
続いて、図１（Ｃ）に示すように、支持基板用ウェーハ１２およびエピタキシャル層１７の少なくとも一方の内部に金属のゲッタリングに寄与する元素を含むゲッタリング層１６を形成するゲッタリング層形成工程を行う。図１は、支持基板用ウェーハ１２の内部にゲッタリング層１６を形成する場合を例示している。このゲッタリング層形成工程は、重金属のゲッタリングに寄与する元素のイオン（モノマーイオン）をウェーハ表面に注入するか、あるいは図１（Ｃ）に示すように、分子イオンを支持基板用ウェーハ１２の表面に照射することにより行うことができる。
ここで、「分子イオン」は、単一の分子に正電荷または負電荷を与えてイオン化したもののみならず、複数の分子が結合して塊となったもののイオン、および１つ以上の分子と１つ以上の原子とが結合して塊になったものをイオン化したものも含む。こうした分子および原子の個数は、例えば２〜２００とすることができる。
モノマーイオンあるいは分子イオンを構成する元素は、ゲッタリングに寄与する元素であれば特に限定されない。例えば、水素（Ｈ）、ヘリウム（Ｈｅ）、炭素（Ｃ）、アルゴン（Ａｒ）およびシリコン（Ｓｉ）からなる群から選択される少なくとも一種とすることが好ましい。これは、上記元素は、エピタキシャルウェーハの抵抗率に影響を与えないためである。こうした元素をイオン化して、支持基板用ウェーハ１２およびエピタキシャル層１７の少なくとも一方の内部に導入することにより、デバイス形成領域の直下にゲッタリング層１６を形成できる。
より高いゲッタリング能力を得る観点からは、ゲッタリング層１６の形成は、図１（Ｃ）に示すように、支持基板用ウェーハ１２の表面１２Ａおよびエピタキシャル層１７の表面の少なくとも一方に分子イオンを照射することにより行うことが好ましい。すなわち、分子イオンをウェーハ表面１２Ａおよびエピタキシャル層１７の表面の少なくとも一方に照射してゲッタリング層１６を形成すると、モノマーイオンを注入して形成する場合に比べて、１原子当たりの加速電圧を小さくした状態で、分子イオンの構成元素をウェーハ内に導入することができる。
そのため、分子イオンの構成元素をウェーハ厚み方向の狭い領域に閉じ込めることができ、構成元素のピーク濃度を高めてゲッタリング能力を高めることができる。しかも、上述のように、１原子当たりの加速エネルギーを小さくすることができるため、分子イオンの構成元素をウェーハに導入する際のダメージを小さくすることができ、イオンの導入に起因するエピタキシャル欠陥を低減することができる。
モノマーイオンや分子イオンを基板に注入（照射）する際の条件、例えば加速電圧、ドーズ量等は、ゲッタリング能力を考慮しつつ公知または一般的な条件を採用すればよい。また、モノマーイオンの発生装置または分子イオンの発生装置も、従来の装置を用いることができる。なお、上記エピタキシャル層形成工程およびゲッタリング層形成工程は、何れを先に行っても、同時並行して行ってもよい。
続いて、図１（Ｅ）に示すように、真空かつ常温の環境下において、エピタキシャル層１７の表面および支持基板用ウェーハ１２のゲッタリング層１６側の表面に対して活性化処理を施して両表面にアモルファス層１８を形成し、続いて、図１（Ｆ）に示すように、活性層用ウェーハ１１と支持基板用ウェーハ１２とを、両表面のアモルファス層１８を介して貼り合わせる貼り合わせ工程を行う。
本発明においては、図１（Ｄ）までの工程を経た活性層用ウェーハ１１と支持基板用ウェーハ１２とを、真空かつ常温の環境下で貼り合わせる（以下、この貼り合わせ処理を「真空常温接合」とも言う）。そのための前処理として、真空および常温の環境下において、活性層用ウェーハ１１および支持基板用ウェーハ１２の貼り合わせ面、すなわち、ゲッタリング層１６を支持基板用ウェーハ１２の内部に形成した場合には、活性層用ウェーハ１１のエピタキシャル層１７の表面および支持基板用ウェーハ１２のゲッタリング層１６側の表面の各々に対して、ゲッタリング層１６をエピタキシャル層１７の内部に形成した場合には、エピタキシャル層１７の表面および支持基板用ウェーハ１２の一方の表面の各々に対して、貼り合わせ面を活性化する活性化処理を施す。
上記活性化処理により、各貼り合わせ面にはアモルファス層１８が形成され、その表面にはアモルファス層１８を構成する元素のダングリングボンドが形成される。このダングリングボンドはエネルギー的に不安定であるため、続く処理において両貼り合わせ面を接触させると、両表面のダングリングボンドを消滅させるようにウェーハ間で接合力が働き、熱処理等の処理を施すことなく、非結合領域（ボイド）なしに活性層用ウェーハ１１と支持基板用ウェーハ１２とを強固に貼り合わせることができる。
上記貼り合わせ面の活性化処理は、イオンビーム装置により加速したイオン化した中性元素を貼り合わせ面に衝突させて表面をスパッタリングしたり、プラズマ雰囲気でイオン化した中性元素をウェーハ表面へ加速させてエッチングするプラズマエッチング処理を施したりすることにより行うことができる。
図２は、プラズマエッチング法により貼り合わせ面を活性化した後、２枚のウェーハを貼り合わせる真空常温接合装置の一例を示している。この装置５０は、プラズマチャンバ５１と、ガス導入口５２と、真空ポンプ５３と、パルス電圧印加装置５４と、ウェーハ固定台５５Ａ、５５Ｂとを有する。
まず、プラズマチャンバ５１内のウェーハ固定台５５Ａ、５５Ｂにそれぞれ活性層用ウェーハ１１および支持基板用ウェーハ１２をそれぞれ載置して固定する。次に、真空ポンプ５３によりプラズマチャンバ５１内を減圧した後、ガス導入口５２からプラズマチャンバ５１内に原料ガスを導入する。続いて、パルス電圧印加装置５４によりウェーハ固定台５５Ａ、５５Ｂ（ウェーハ１１および１２）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンをウェーハ１１および１２に向けて加速して照射し、ウェーハ表面にアモルファス層１８を形成して、照射表面に、アモルファス層１８を構成する元素のダングリングボンドを形成することができる。
照射する中性元素は、アルゴン（Ａｒ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）、水素（Ｈ）、ヘリウム（Ｈｅ）およびシリコン（Ｓｉ）からなる群から選択される少なくとも一種とすることが好ましい。
また、プラズマチャンバ５１内の圧力（真空度）は、１×１０−５Ｐａ以下とすることが好ましい。これにより、ウェーハ表面へスパッタされた元素が再付着するのを抑制して、ダングリングボンドの形成率が低下させることなく、活性化処理を行うことができる。
活性層用ウェーハ１１および支持基板用ウェーハ１２に印加するパルス電圧は、ウェーハ表面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定する。当該加速エネルギーが１００ｅＶ未満の場合には、照射した中性元素がウェーハ表面へ堆積し、ウェーハ表面にダングリングボンドを形成することができない。一方、当該加速エネルギーが１０ｋｅＶを超えると、照射した元素がウェーハ内部へ注入していき、この場合にもウェーハ表面にダングリングボンドを形成することができない。
パルス電圧の周波数は、ウェーハ１１および１２にイオンが照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。ここで、１０Ｈｚ以上とすることにより、イオン照射のばらつきを吸収でき、イオン照射量が安定する。また、１０ｋＨｚ以下とすることにより、グロー放電によるプラズマ形成が安定する。
パルス電圧のパルス幅は、ウェーハ１１および１２にイオンが照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上とすることにより、安定してイオンをウェーハ１１および１２に照射できる。また、１０ｍ秒以下とすることにより、グロー放電によるプラズマ形成が安定する。
上記処理において、ウェーハ１１および１２は加熱しないため、その温度は常温（通常、３０℃〜９０℃）となる。
また、活性化処理は、アモルファス層１８の厚みが２ｎｍ以上となるように行うことが好ましい。これにより、アモルファス層１８の、支持基板用ウェーハ１２中の不純物がエピタキシャル層１６に熱拡散するのをブロックするブロック層としての機能をより高めることができる。アモルファス層１８の厚みの調整は、イオンの加速電圧を調整することにより行うことができる。
また、活性化処理は、アモルファス層１８の厚みが１０ｎｍ以上となるように行うことが好ましい。これにより、アモルファス層１８を、支持基板用ウェーハ１２中の格子間酸素がエピタキシャル層１６に熱拡散するのを抑制するブロック層としての機能をさらに高めることができる。
このように、本発明においては、真空かつ常温の環境下において、活性層用ウェーハ１１と支持基板用ウェーハ１２とが貼り合わされるため、ゲッタリング層１６が形成された支持基板用ウェーハ１２が、エピタキシャル層１７の形成に伴う高温環境に晒されることがない。その結果、エピタキシャル層１７の形成時に、支持基板用ウェーハ１２に含まれる、ゲッタリング層１６を構成する元素や、ドーパントや酸素等の不純物の熱拡散は、原理的に起こらない。
また、貼り合わせ工程における活性化処理の際に、貼り合わせ面にはアモルファス層１８が形成され、このアモルファス層１８は、支持基板用ウェーハ１８における不純物の拡散ブロック層として機能する。そのため、後のデバイス形成プロセスにおける熱処理時に、支持基板用ウェーハ１２に含まれる酸素が、エピタキシャル層１７に熱拡散するのを抑制することができる。
さらに、エピタキシャル層１７は、従来のようにゲッタリング層１６を形成するためのモノマーイオン注入や分子イオン照射がなされたウェーハ表面上に形成されないため、注入（照射）ダメージに起因するエピタキシャル欠陥が存在しない。
最後に、図１（Ｇ）に示すように、活性層用ウェーハ１１を除去してエピタキシャル層１７を露出する基板除去工程を行う。この基板除去工程は、周知の平面研削および鏡面研磨法を好適に用いることができる。また、この基板除去工程は、周知のスマートカット法等の他の技術を用いて行ってもよい。なお、活性層用ウェーハ１１を除去した後に、エピタキシャル層１７を所定の厚みまで薄膜化してもよい。こうして、本発明に係るエピタキシャルウェーハ１を製造することができる。
こうして得られた本発明に係るエピタキシャルウェーハ１は、従来の支持基板用ウェーハ上にエピタキシャル層を直接形成するものとは異なり、２枚のウェーハの貼り合わせ、すなわち接合により形成された新規なエピタキシャルウェーハである。こうした本発明に係るエピタキシャルウェーハ１は、「接合エピタキシャルウェーハ」あるいは「貼り合わせエピタキシャルウェーハ」と呼ぶことができる。
なお、図３に示すように、エピタキシャル層形成工程またはゲッタリング層形成工程と貼り合わせ工程との間に、エピタキシャル層１７の表面および支持基板用ウェーハ１２のゲッタリング層１６側の表面の少なくとも一方に、水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種からなる元素を含有させる工程（図３（Ｈ））をさらに有することが好ましい。これにより、デバイス形成プロセスにおける熱処理時に、上記元素が熱拡散して、デバイス形成プロセスにおけるイオン注入に起因する残存（Ｅｎｄ Ｏｆ Ｒａｎｇｅ、ＥＯＲ）欠陥を終端し、電気的に不活性にすることができる。
上記工程は、具体的には、エピタキシャル層１７の表面および支持基板用ウェーハ１２のゲッタリング層１６側の表面の少なくとも一方を、水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種からなる元素を含有する液体に浸漬することにより行うことができる。
上記元素を含有する液体としては、具体的には、フッ酸（水素およびフッ素を含有）やアンモニア水（窒素を含有）、過酸化水素水やオゾン水（酸素を含有）等の水溶液を挙げることができる。また、上記液体の濃度は、０．０５重量％〜５０重量％とすることができ、浸漬時間は、１分〜３０分とすることができる。
また、上記工程は、エピタキシャル層１６の表面および支持基板用ウェーハ１２のゲッタリング層１６側の表面の少なくとも一方に、水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種からなる元素を含有するイオンを供給することにより行うことができる。このイオンの供給は、ゲッタリング層１６の形成において使用した、イオン注入法や、分子イオン照射法を用いることができる。
上記イオンの供給をイオン注入法により行う場合、具体的には、イオン注入装置により、ＨやＮ、Ｏ等のイオンを加速電圧：０．１ｋｅＶ〜１０ｋｅＶ、ドーズ量：１×１０１４ａｔｏｍｓ／ｃｍ２〜１×１０１８ａｔｏｍｓ／ｃｍ２の条件により行うことができる。
また、イオンの供給を分子イオン照射法により行う場合、具体的には、クラスターイオン照射装置を用いて、Ｃ３Ｈ５やＣ１６Ｈ１０等の分子を加速電圧：０．３ｋｅＶ／分子〜３０ｋｅＶ／分子、ドーズ量：１×１０１４ａｔｏｍｓ／ｃｍ２〜１×１０１８ａｔｏｍｓ／ｃｍ２の条件で行うことができる。
なお、水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種からなる元素は、３Ｂ族元素とともに含有させることが好ましい。上述のように、水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種からなる元素を含有させる工程は、エピタキシャル層形成工程またはゲッタリング層形成工程と、貼り合わせ工程との間に行うが、デバイス形成プロセスにおいてＥＯＲ欠陥を終端する前にアモルファス層１８外に熱拡散してしまう惧れがある。ここで、上記元素とともに３Ｂ族元素を供給すると、上記元素と３Ｂ族元素との間で安定な強い結合が生じる。その結果、上記元素がアモルファス層１８から熱拡散しにくくなり、デバイス形成プロセスにおいてＥＯＲ欠陥をより効果的に終端することができるようになる。
上記３Ｂ族元素は、周期律表の３Ｂ族（第１３族）元素であり、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等の元素であり、これらを使用することができる。中でも、水素、窒素、フッ素または酸素と強く安定な結合を形成することから、ホウ素（Ｂ）を用いることが好ましい。
（エピタキシャルウェーハ）
次に、本発明に係るエピタキシャルウェーハについて説明する。図１（Ｇ）に示す本発明に係るエピタキシャルウェーハ１は、支持基板用ウェーハ１１と、該支持基板用ウェーハ１１上のアモルファス層１８と、該アモルファス層１８上のエピタキシャル層１７とを備え、エピタキシャル層１７および支持基板用ウェーハ１２の少なくとも一方の内部にゲッタリング層１６を備えることを特徴とする。
上記本発明に係るエピタキシャルウェーハ１においては、エピタキシャル層１７は、ゲッタリング層１６を有する支持基板用ウェーハ１２上に直接には形成せずに、別途用意した活性層用ウェーハ１１上に形成し、活性層用ウェーハ１１と支持基板用ウェーハ１２とを真空かつ常温の環境下で貼り合わせた後、活性層用ウェーハ１１を除去して形成されている。そのため、エピタキシャル層１７の形成時に、支持基板用ウェーハ１２に含まれる、ゲッタリング層１６を構成する元素や、ドーパントや酸素等の不純物の熱拡散は、原理的に起こらない。
また、アモルファス層１８は、支持基板用ウェーハ１２における酸素やゲッタリング層１６に含まれる元素等の不純物の拡散ブロック層として機能する。そのため、後のデバイス形成プロセスにおける熱処理時に、支持基板用ウェーハ１２に含まれる不純物が、エピタキシャル層１７に熱拡散するのを抑制することができる。
ここで、アモルファス層１８の厚みは２ｎｍ以上とすることにより、アモルファス層１８の、不純物をブロックする機能を高めることができること、さらにアモルファス層の厚みが１０ｎｍ以上とすることにより、アモルファス層１８の、支持基板用ウェーハ１２中の格子間酸素がエピタキシャル層１６に熱拡散するのをブロックするブロック層としての機能をさらに高めることができることは既述の通りである。
また、アモルファス層１８が、水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種を含むことが好ましいこと、アモルファス層１８がさらに３Ｂ族元素を含むことが好ましいことも既述の通りである。
さらに、エピタキシャル層１７の酸素濃度は、エピタキシャル層１７の厚み方向全域に亘って１×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２１−１９７９）以下であることが好ましいこと、支持基板用ウェーハの酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２１−１９７９）以上であることが好ましいことも既述の通りである。
以下、実施例を用いて本発明を更に詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
（発明例１）
図１に示したフローチャートに従って、発明例１に係るエピタキシャルウェーハを製造した。まず、活性層用ウェーハとして、直径：２００ｍｍ、厚み：７２５μｍのシリコンウェーハ（酸素濃度：２．０×１０１７ａｔｏｍｓ／ｃｍ３、ドーパント：リン、ドーパント濃度：４．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：１０Ω・ｃｍ）を用意した。また、支持基板用ウェーハとして、直径：２００ｍｍ、厚み：７２５μｍのシリコンウェーハ（酸素濃度：８．０×１０１７ａｔｏｍｓ／ｃｍ３、ドーパント：リン、ドーパント濃度：１．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：３０Ω・ｃｍ）を用意した。
次いで、水素をキャリアガス、ジクロロシランをソースガスとして１１５０℃でＣＶＤ法により、活性層用ウェーハ上にシリコンのエピタキシャル層（厚さ：８μｍ、ドーパント：リン、４．４×１０１４ａｔｏｍｓ／ｃｍ３、目標抵抗率：１０Ω・ｃｍ）を形成した。
また、上記エピタキシャル層の形成と並行して、分子イオン発生装置（日新イオン機器社製、型番：CLARIS）を用いてＣ３Ｈ５イオンを生成し、加速電圧８０ｋｅＶ／分子、ドーズ量：１×１０１５分子／ｃｍ２の条件で支持基板用ウェーハの表面に照射して、支持基板用ウェーハの内部にゲッタリング層を形成した。
続いて、活性層用ウェーハと支持基板用ウェーハとを真空かつ常温の環境下で貼り合わせた。具体的には、活性層用ウェーハおよび支持基板用ウェーハを、図２に示した真空常温接合装置に導入し、チャンバ内の圧力を５．０×１０−５Ｐａとした後、Ａｒイオンを加速電圧：１．０ｋｅＶ、周波数：１４０Ｈｚ、パルス幅：５５×１０−６秒の条件でエピタキシャル層の表面および支持基板用ウェーハ１２のゲッタリング層側の表面に注入し、活性化処理を施して両表面にアモルファス層を形成した。その後、活性層用ウェーハと支持基板用ウェーハとを、両表面のアモルファス層を介して貼り合わせた。
最後に、活性層用ウェーハの表面に対して研削処理および研磨処理を施して、活性層用ウェーハを除去し、エピタキシャル層を４μｍ残すように薄膜化し、本発明の実施例に係るエピタキシャルウェーハを得た。
（従来例）
発明例１と同様に本発明の従来例に係るエピタキシャルウェーハを製造した。ただし、エピタキシャル層形成工程において、エピタキシャル層は活性層用ウェーハ上に形成せず、ゲッタリング層を形成した後の支持基板用ウェーハ上に形成し、貼り合わせ工程および基板除去工程は行わなかった。その他の条件は発明例１と全て同じである。
（発明例２）
発明例１と同様に、本発明の実施例に係るエピタキシャルウェーハを製造した。ただし、図３に示したフローチャートに従って、エピタキシャル層形成工程（ゲッタリング層形成工程）と貼り合わせ工程との間に、エピタキシャル層の表面および支持基板用ウェーハのゲッタリング層側の表面の双方を、０．５重量％のフッ酸水溶液に１０分間し、フッ素および水素をウェーハ表面に供給して含有させた。その他の条件は発明例１と全て同じである。
（発明例３）
発明例２と同様に、本発明の実施例に係るエピタキシャルウェーハを製造した。ただし、元素供給工程は、分子イオン発生装置（日新イオン機器社製、型番：ＣＬＡＲＩＳ）を用いてＢ５Ｈ５イオンを生成し、加速電圧：８０ｋｅＶ／分子、ドーズ量：２×１０１４分子／ｃｍ２の条件で支持基板用ウェーハの表面に照射して、ホウ素（Ｂ）および水素（Ｈ）を供給して含有させた。その他の条件は発明例２と全て同じである。
＜炭素濃度プロファイル＞
従来例および発明例１で作製した直後のエピタキシャルウェーハについてＳＩＭＳ測定を行い、炭素の濃度プロファイルを得た。図４（ａ）は従来例、図４（ｂ）は発明例１に対する炭素の濃度プロファイルを示している。
図４（ａ）から、従来例で作製したエピタキシャルウェーハにおいては、改質層に含まれる炭素がエピタキシャル層に大きく拡散していることが分かる。これに対して、図４（ｂ）から、発明例１で作製したエピタキシャルウェーハにおいては、改質層に含まれる炭素がエピタキシャル層に拡散しておらず、濃度プロファイルピークの炭素濃度が従来例に比べて高いことが分かる。
＜酸素濃度プロファイル＞
従来例および発明例１で作製した直後のエピタキシャルウェーハについてＳＩＭＳ測定を行い、酸素の濃度プロファイルを得た。図５（ａ）は従来例、図５（ｂ）は発明例１に対する酸素の濃度プロファイルを示している。
図５（ａ）から、従来例で作製したエピタキシャルウェーハにおいては、支持基板用ウェーハ中の酸素濃度が改質層に拡散して捕獲され、高いピーク酸素濃度を有する一方、支持基板用ウェーハ中の酸素がエピタキシャル層に拡散していることが分かる。これに対して、図５（ｂ）から、発明例１で作製したエピタキシャルウェーハにおいては、支持基板用ウェーハ中の酸素がエピタキシャル層に拡散しておらず、エピタキシャル層と支持基板用ウェーハとの界面で酸素濃度が急峻に変化していることが分かる。
＜エピタキシャルウェーハの品質評価＞
図６は、発明例１において製造されたエピタキシャルウェーハに対する赤外線観察の結果を示している。この図から明らかなように、発明例１のエピタキシャルウェーハにおいて、活性層用ウェーハと支持基板用ウェーハとを貼り合わせる貼り合わせ工程において、両ウェーハ間に非接合領域であるボイドが形成されておらず、良好な貼り合わせ界面が形成されていることが分かる。同様に、発明例２および３のエピタキシャルウェーハにおいても、良好な貼り合わせ界面が形成されていた。
また、図７は、発明例１において製造された直後のエピタキシャルウェーハの断面ＴＥＭ像を示している。図７から明らかなように、発明例１のエピタキシャルウェーハにおいては、エピタキシャル層と支持基板用ウェーハであるシリコンウェーハとの間にアモルファス層が形成されていることが分かる。また、エピタキシャル層には支持用ウェーハの結晶構造に起因した転位等の二次欠陥が存在しないことが分かる。
＜デバイス形成プロセス模擬処理＞
上述のように用意した発明例２および３、並びに従来例のエピタキシャルウェーハに対して、デバイス形成プロセス模擬処理を施した。具体的には、前段処理として、イオン注入装置を用いて、エピタキシャル層表面側からＨｅイオンをドーズ量：１×１０１２ｃｍ−２、加速電圧：２００ｋｅＶで注入することにより、強制的にエピタキシャル層内に注入欠陥を形成した後、模擬熱処理として、熱処理炉にエピタキシャルウェーハを導入し、５℃／秒の昇温速度で昇温した後、１１００℃にて２時間保持し、２．５℃／秒の降温速度で室温まで降温した。
発明例２および３、並びに従来例について、デバイス形成プロセス模擬処理後におけるＥＯＲ欠陥をカソードルミネッセンス（Ｃａｔｈｏｄｅ Ｌｕｍｉｎｅｓｃｅｎｃｅ、ＣＬ）法により評価した。具体的には、各エピタキシャルウェーハに対して電子線を３４Ｋ、１５ｋｅＶで照射し、Ｄ線（１４５０ｎｍ）の信号強度を測定し、その強度で欠陥密度を評価した。その結果、従来例において、エピタキシャル層の領域においてＣｉＯｉ欠陥を検出し、炭素と酸素がエピタキシャル層へ拡散し、欠陥を形成したことを確認した。一方、発明例２および３においては、ＣｉＯｉ欠陥を検出しなかった。
本発明によれば、エピタキシャル層を、ゲッタリング層を有する支持基板用ウェーハ上に形成せずに、別途用意した活性層用ウェーハ上に形成し、活性層用ウェーハと支持基板用ウェーハとを真空かつ常温の環境下で貼り合わせた後、活性層用ウェーハを除去するように構成して、エピタキシャル層形成時やデバイス形成プロセスにおいて、不純物が支持基板用ウェーハからエピタキシャル層へ拡散するのを抑制することができるため、半導体産業において有用である。
１，２ エピタキシャルウェーハ
１１ 活性層用ウェーハ
１２ 支持基板用ウェーハ
１２Ａ 支持基板用ウェーハの表面
１６ ゲッタリング層
１７ エピタキシャル層
１８ アモルファス層
５０ 真空常温接合装置
５１ プラズマチャンバ
５２ ガス導入口
５３ 真空ポンプ
５４ パルス電圧印加装置
５５Ａ，５５Ｂ ウェーハ固定台

Claims (18)

  1. 活性層用ウェーハの表面上にエピタキシャル層を形成するエピタキシャル層形成工程と、
    支持基板用ウェーハおよび前記エピタキシャル層の少なくとも一方の内部に重金属のゲッタリングに寄与する元素を含むゲッタリング層を形成するゲッタリング層形成工程と、
    真空かつ常温の環境下において、前記エピタキシャル層の表面および前記支持基板用ウェーハの表面に対して活性化処理を施して両表面にアモルファス層を形成した後、前記活性層用ウェーハと前記支持基板用ウェーハとを、両表面の前記アモルファス層を介して貼り合わせる貼り合わせ工程と、
    前記活性層用ウェーハを除去して前記エピタキシャル層を露出する基板除去工程と、
    を有することを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記活性化処理は、イオン化させた中性元素を前記エピタキシャル層または前記支持基板用ウェーハの表面に衝突させて前記表面をスパッタリングする処理である、請求項１に記載のエピタキシャルウェーハの製造方法。
  3. 前記中性元素は、アルゴン、ネオン、キセノン、水素、ヘリウムおよびシリコンからなる群から選ばれる少なくとも１種である、請求項２に記載のエピタキシャルウェーハの製造方法。
  4. 前記活性化処理は、プラズマエッチング処理である、請求項１〜３のいずれか１項に記載のエピタキシャルウェーハの製造方法。
  5. 前記活性化処理は、前記アモルファス層の厚みが２ｎｍ以上となるように行う、請求項１〜４のいずれか１項に記載のエピタキシャルウェーハの製造方法。
  6. 前記活性化処理は、前記アモルファス層の厚みが１０ｎｍ以上となるように行う、請求項１〜４のいずれか１項に記載のエピタキシャルウェーハの製造方法。
  7. 前記エピタキシャル層形成工程または前記ゲッタリング層形成工程と、前記貼り合わせ工程との間に、前記エピタキシャル層の表面および前記支持基板用ウェーハの表面の少なくとも一方に、水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種からなる元素を含有させる工程を有する、請求項１〜６のいずれか１項に記載のエピタキシャルウェーハの製造方法。
  8. 前記水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種からなる元素とともに３Ｂ族元素を含有させる、請求項７に記載のエピタキシャルウェーハの製造方法。
  9. 前記ゲッタリング層形成工程は、前記支持基板用ウェーハおよび前記エピタキシャル層の少なくとも一方の表面に重金属のゲッタリングに寄与する元素を含む分子イオンを照射することにより行う、請求項１〜８のいずれか１項に記載のエピタキシャルウェーハの製造方法。
  10. 前記ゲッタリング層形成工程は、前記支持基板用ウェーハおよび前記エピタキシャル層の少なくとも一方の表面に重金属のゲッタリングに寄与する元素のモノマーイオンを注入することにより行う、請求項１〜８のいずれか１項に記載のエピタキシャルウェーハの製造方法。
  11. 前記活性層用ウェーハおよび前記支持基板用ウェーハはシリコンウェーハであり、前記エピタキシャル層はシリコンエピタキシャル層である、請求項１〜１０のいずれか１項に記載のエピタキシャルウェーハの製造方法。
  12. 支持基板用ウェーハと、該支持基板用ウェーハ上のアモルファス層と、該アモルファス層上のエピタキシャル層とを備え、
    前記エピタキシャル層および前記支持基板用ウェーハの少なくとも一方の内部にゲッタリング層を有することを特徴とするエピタキシャルウェーハ。
  13. 前記エピタキシャル層の厚み方向全域に亘る酸素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２１−１９７９）以下である、請求項１２に記載のエピタキシャルウェーハ。
  14. 前記支持基板用ウェーハの酸素濃度が８×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ１２１−１９７９）以上である、請求項１２または１３に記載のエピタキシャルウェーハ。
  15. 前記アモルファス層の厚みが２ｎｍ以上である、請求項１２〜１４のいずれか１項に記載のエピタキシャルウェーハ。
  16. 前記アモルファス層の厚みが１０ｎｍ以上である、請求項１２〜１４のいずれか１項に記載のエピタキシャルウェーハ。
  17. 前記アモルファス層が、水素、窒素、フッ素および酸素からなる群から選ばれる少なくとも１種を含む、請求項１２〜１６のいずれか１項に記載のエピタキシャルウェーハ。
  18. 前記アモルファス層がさらに３Ｂ族元素を含む、請求項１７に記載のエピタキシャルウェーハ。
JP2016034448A 2016-02-25 2016-02-25 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ Active JP6759626B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016034448A JP6759626B2 (ja) 2016-02-25 2016-02-25 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
KR1020187016525A KR102129190B1 (ko) 2016-02-25 2016-11-25 에피택셜 웨이퍼의 제조 방법 및 에피택셜 웨이퍼
CN201680081475.5A CN108885998B (zh) 2016-02-25 2016-11-25 外延晶圆的制造方法及外延晶圆
PCT/JP2016/085046 WO2017145470A1 (ja) 2016-02-25 2016-11-25 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
TW105141145A TWI643250B (zh) 2016-02-25 2016-12-13 Method for manufacturing epitaxial wafer and epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016034448A JP6759626B2 (ja) 2016-02-25 2016-02-25 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JP2017152570A true JP2017152570A (ja) 2017-08-31
JP6759626B2 JP6759626B2 (ja) 2020-09-23

Family

ID=59686238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016034448A Active JP6759626B2 (ja) 2016-02-25 2016-02-25 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Country Status (5)

Country Link
JP (1) JP6759626B2 (ja)
KR (1) KR102129190B1 (ja)
CN (1) CN108885998B (ja)
TW (1) TWI643250B (ja)
WO (1) WO2017145470A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192743A (zh) * 2018-09-04 2019-01-11 德淮半导体有限公司 图像传感器及其形成方法
CN114156383B (zh) * 2021-12-03 2024-06-21 扬州乾照光电有限公司 半导体器件及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442540A (ja) * 1990-06-08 1992-02-13 Toshiba Ceramics Co Ltd アモルファス構造を有するウェーハ
JPH1092702A (ja) * 1996-09-18 1998-04-10 Agency Of Ind Science & Technol シリコンウェハーの常温接合法
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2012182201A (ja) * 2011-02-28 2012-09-20 Shin Etsu Chem Co Ltd 半導体ウェーハの製造方法
JP2013118388A (ja) * 2012-12-19 2013-06-13 Sumco Corp エピタキシャルウェーハとその製造方法
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2014099476A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014216555A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
KR101340002B1 (ko) * 2006-04-27 2013-12-11 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ웨이퍼의 제조방법
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP2011054704A (ja) * 2009-09-01 2011-03-17 Sumco Corp 貼り合わせウェーハの製造方法
KR20140009565A (ko) * 2011-05-13 2014-01-22 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442540A (ja) * 1990-06-08 1992-02-13 Toshiba Ceramics Co Ltd アモルファス構造を有するウェーハ
JPH1092702A (ja) * 1996-09-18 1998-04-10 Agency Of Ind Science & Technol シリコンウェハーの常温接合法
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2012182201A (ja) * 2011-02-28 2012-09-20 Shin Etsu Chem Co Ltd 半導体ウェーハの製造方法
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2014099476A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2013118388A (ja) * 2012-12-19 2013-06-13 Sumco Corp エピタキシャルウェーハとその製造方法
JP2014216555A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法

Also Published As

Publication number Publication date
TWI643250B (zh) 2018-12-01
TW201730930A (zh) 2017-09-01
CN108885998B (zh) 2023-06-16
KR102129190B1 (ko) 2020-07-01
CN108885998A (zh) 2018-11-23
WO2017145470A1 (ja) 2017-08-31
KR20180084086A (ko) 2018-07-24
JP6759626B2 (ja) 2020-09-23

Similar Documents

Publication Publication Date Title
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
WO2015034075A1 (ja) シリコンウェーハおよびその製造方法
KR102393269B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
WO2017145470A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6604294B2 (ja) シリコン接合ウェーハの製造方法
JP6485406B2 (ja) Ｓｏｉウェーハの製造方法
JP2017045885A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP6791321B2 (ja) シリコン接合ウェーハ
JP6913729B2 (ja) ｐｎ接合シリコンウェーハ
JP6524862B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
KR101503000B1 (ko) 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층
JP7264012B2 (ja) エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JP6248458B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6673183B2 (ja) ｐｎ接合シリコンウェーハの製造方法
JP6540607B2 (ja) 接合ウェーハの製造方法および接合ウェーハ
JP2019114800A (ja) Ｓｏｉウェーハ
JP7259706B2 (ja) エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JP2001077119A (ja) エピタキシャルシリコンウエハおよびその製造方法
JP2015216313A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200817

R150 Certificate of patent or registration of utility model

Ref document number: 6759626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250