JP2017045885A - Soiウェーハの製造方法およびsoiウェーハ - Google Patents
Soiウェーハの製造方法およびsoiウェーハ Download PDFInfo
- Publication number
- JP2017045885A JP2017045885A JP2015167948A JP2015167948A JP2017045885A JP 2017045885 A JP2017045885 A JP 2017045885A JP 2015167948 A JP2015167948 A JP 2015167948A JP 2015167948 A JP2015167948 A JP 2015167948A JP 2017045885 A JP2017045885 A JP 2017045885A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- active layer
- oxide film
- soi wafer
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 254
- 150000002500 ions Chemical class 0.000 claims abstract description 45
- 238000010438 heat treatment Methods 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 63
- 239000010703 silicon Substances 0.000 claims description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 59
- 229910052760 oxygen Inorganic materials 0.000 claims description 33
- 239000001301 oxygen Substances 0.000 claims description 33
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 32
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 24
- 238000005247 gettering Methods 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 225
- 235000012431 wafers Nutrition 0.000 description 81
- 230000003647 oxidation Effects 0.000 description 17
- 238000007254 oxidation reaction Methods 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000000178 monomer Substances 0.000 description 3
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】本発明のSOIウェーハの製造方法は、活性層用基板および支持基板の少なくとも一方の表面に軽元素イオンを注入して、前記少なくとも一方のウェーハに前記軽元素イオンが固溶した改質層を形成する第1工程と、イオン化堆積法により、活性層用基板および支持基板の少なくとも一方の表面に酸化膜を形成する第2工程と、接合熱処理により、活性層用基板と支持基板とを貼り合わせる第3工程と、活性層用基板を薄膜化して活性層を得る第4工程と、
を有することを特徴とする。
【選択図】図1
Description
(1)シリコン単結晶からなる活性層用基板およびシリコン単結晶からなる支持基板の少なくとも一方の表面から軽元素イオンを注入して、前記少なくとも一方のウェーハに前記軽元素イオンが固溶した改質層を形成する第1工程と、
前記活性層用基板および前記支持基板の少なくとも一方の表面に酸化膜を形成する第2工程と、
前記活性層用基板と前記支持基板との間に前記改質層および前記酸化膜が位置するように、前記活性層用基板と前記支持基板とを貼り合わせる第3工程と、
前記第3工程後、前記活性層用基板を薄膜化して活性層を得る第4工程と、
を有し、
前記第2工程では、前記少なくとも一方の基板を加熱しつつ、該基板にイオン化したケイ素および酸素を加速、照射することで、前記酸化膜を堆積させ、
前記第3工程では、前記活性層用基板および前記支持基板の両貼合せ面を接触させた状態で接合熱処理を行う
ことを特徴とするSOIウェーハの製造方法。
前記第4工程で、前記シリコンエピタキシャル層の前記酸素拡散領域も除去する上記(6)または(7)に記載のSOIウェーハの製造方法。
図1を参照して、本発明の第1の実施形態を説明する。本実施形態では、まず、活性層用基板10の表面から軽元素イオンを注入して、活性層用基板10に軽元素イオンが固溶した改質層12を形成する。その後、活性層用基板10の表面にイオン化堆積法により酸化膜16を形成する。その後、活性層用基板10と支持基板20との間に改質層12および酸化膜16が位置するように、接合熱処理により活性層用基板10と支持基板20とを貼り合わせる。その後、活性層用基板10を薄膜化して活性層22を得る。
図2を参照して、本発明の第2の実施形態を説明する。本実施形態では、活性層用基板10の表面から軽元素イオンを注入して、活性層用基板10に軽元素イオンが固溶した改質層12を形成する。また、支持基板20の表面にイオン化堆積法により酸化膜18を形成する。その後、活性層用基板10と支持基板20との間に改質層12および酸化膜18が位置するように、接合熱処理により活性層用基板10と支持基板20とを貼り合わせる。その後、活性層用基板10を薄膜化して活性層22を得る。
図3を参照して、本発明の第3の実施形態を説明する。本実施形態では、支持基板20の表面から軽元素イオンを注入して、支持基板20に軽元素イオンが固溶した改質層14を形成する。また、活性層用基板10の表面にイオン化堆積法により酸化膜16を形成する。その後、活性層用基板10と支持基板20との間に改質層14および酸化膜16が位置するように、接合熱処理により活性層用基板10と支持基板20とを貼り合わせる。その後、活性層用基板10を薄膜化して活性層22を得る。
図4を参照して、本発明の第4の実施形態を説明する。本実施形態では、まず、支持基板20の表面から軽元素イオンを注入して、支持基板20に軽元素イオンが固溶した改質層14を形成する。その後、支持基板20の表面にイオン化堆積法により酸化膜18を形成する。その後、活性層用基板10と支持基板20との間に改質層14および酸化膜18が位置するように、接合熱処理により活性層用基板10と支持基板20とを貼り合わせる。その後、活性層用基板10を薄膜化して活性層22を得る。
図5を参照して、本発明の第5の実施形態を説明する。本実施形態では、まず、支持基板20の表面から軽元素イオンを注入して、支持基板20に軽元素イオンが固溶した改質層14を形成する。その後、支持基板20の表面にイオン化堆積法により酸化膜18を形成する。また、活性層用基板10の表面にもイオン化堆積法により酸化膜16を形成する。その後、活性層用基板10と支持基板20との間に改質層14および酸化膜16,18が位置するように、接合熱処理により活性層用基板10と支持基板20とを貼り合わせる。その後、活性層用基板10を薄膜化して活性層22を得る。
図6を参照して、本発明の第6の実施形態を説明する。本実施形態では、まず、活性層用基板10の表面から軽元素イオンを注入して、活性層用基板10に軽元素イオンが固溶した改質層12を形成する。その後、活性層用基板10の表面にイオン化堆積法により酸化膜16を形成する。また、支持基板20の表面から軽元素イオンを注入して、支持基板20に軽元素イオンが固溶した改質層14を形成する。その後、支持基板20の表面にイオン化堆積法により酸化膜18を形成する。その後、活性層用基板10と支持基板20との間に改質層12,14および酸化膜16,18が位置するように、接合熱処理により活性層用基板10と支持基板20とを貼り合わせる。その後、活性層用基板10を薄膜化して活性層22を得る。
イオン化する元素は、ゲッタリングに寄与する軽元素であれば特に限定されないが、H、He、C、ArおよびSiから選択される少なくとも一種とすることが好ましい。これらの元素は、SOIウェーハの電気抵抗率に影響を与えないからである。これらの元素をイオン化して、活性層用基板10および支持基板20の片方または両方に行うことにより、ゲッタリングに寄与する改質層12,14を形成できる。
イオン化堆積法は、酸化膜を形成しようとする基板を加熱しつつ、当該基板にイオン化したケイ素および酸素を加速、照射することで、酸化膜を堆積させる方法である。この方法では、イオン化された元素の加速エネルギーと、加熱された基板の熱的エネルギーを合せることにより、基板に酸化膜を堆積させる。この方法によれば、イオン化された元素の加速エネルギーのみで堆積するプラズマ堆積法や、熱的エネルギーのみで堆積するCVD法に比べて、緻密で膜質の良い酸化膜を形成できる。具体的には、基板の温度を500℃以上に維持した状態で、ケイ素および酸素をプラズマ処理によりイオン化させて基板上へ加速させ、基板上に酸化膜を堆積させる。
第3工程では、活性層用基板10および支持基板20の両貼合せ面を接触させた状態で接合熱処理を行う。接合熱処理により、接合強度に優れたSOIウェーハを得ることができる。接合熱処理は、酸化性ガスまたは不活性ガス雰囲気中において、基板温度を400℃以上1200℃以下として、10分以上6時間以下の条件下を行うことが好ましい。基板温度が400℃未満の場合、接合強度が十分に得られない可能性があり、基板温度が1200℃超えの場合、スリップが発生する可能性がある。
薄膜化工程は、周知の平面研削および鏡面研磨法を好適に用いることができる。また、薄膜化工程を周知のスマートカット法など、他の薄膜化技術を用いて行ってもよい。第3工程の後、活性層用基板20の表面側から研削処理を施して、活性層用基板を薄くした後、その表面を鏡面研磨して、所望の厚みの活性層を有するSOIウェーハを得る。
支持基板20としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハは、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、炭素および/または窒素を添加してもよい。さらに、任意の不純物を添加して、n型またはp型としてもよい。
活性層用基板10は、デバイス活性層として利用されるウェーハであり、支持基板20と同様に、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。
表1に示す条件に従って、本発明例1〜7および比較例1〜4のSOIウェーハを製造した。まず、活性層用基板としては、表1に示す単結晶シリコンウェーハ(表1中「Si基板」と表示)またはエピタキシャルシリコンウェーハ(表1中「EP-Si」と表示)を用意した。支持基板としては、表1に示す単結晶シリコンウェーハ(表1中「Si基板」と表示)を用意した。これら基板のドーパントはリンとし、ドーパント濃度は表1に示した。
各比較例および発明例において、以下の評価を行った。
各比較例および発明例のSOIウェーハの活性層表面を、Ni汚染液(1.0×1012/cm2)で、スピンコート汚染法を用いてNiを故意に汚染させた後、窒素雰囲気中で900℃、1時間の熱処理を施した。その後、ライト液へ3分間浸した後、光学顕微鏡にて活性層表面のピット(Niシリサイドピット)の有無を観察した。結果を表1に示す。
各比較例および発明例において、酸化膜の形成後(貼合せ後)に、イオンを注入した基板の深さ方向の注入元素濃度プロファイルを二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により測定した。注入元素のピークの有無を表1に示した。また、比較例1の濃度プロファイルを図9に、比較例2の濃度プロファイルを図10(A)に、代表して示した。
各比較例および発明例のSOIウェーハの活性層中の抵抗率を広がり抵抗法(Spread Resistance Profiling:SR法)により測定し、活性層基板の深さ方向の抵抗率分布の不均一性{(最大値−最小値)/(最小値)×100}(%)を算出した。結果を表1の「抵抗ばらつき」の欄に示す。また、比較例2の抵抗率分布を図10(B)に代表して示した。
図9に示すように、比較例1,4では、イオン注入により改質層を形成した基板に熱酸化法で酸化膜を形成したため、注入元素のピークが消失した。これに対し、発明例1,4では、イオン化堆積法で酸化膜を形成したため、注入元素のピークは消失しなかった。そのため、比較例1では活性層表面にピットが観察されたのに対し、発明例1,4では活性層表面にピットが観察されず、高いゲッタリング能力を発揮した。
本発明例6のSOIウェーハに対して、判定電流を1×10−4A/cm2とし、TZDB(Time Zero Dielectric Breakdown)測定を実施した。具体的な測定法として、ホトリソおよびエッチング処理により酸化膜上の活性層を1.8mm四方の島状に加工して、この加工した島を電極とし、支持基板側を0(ゼロ)Vにした状態で、電極へ電圧を0Vから0.1Vステップで印加していき、測定した電流値を電極面積で割った単位面積辺りの電流値を判定電流とした。また、酸化膜形成時の基板温度を300℃、400℃、800℃、900℃、1000℃に変更した以外は発明例6と同様にしてSOIウェーハを作製し、同様に酸化膜の耐圧特性を評価した。結果を表2に示す。
12 活性層用基板に形成された改質層
14 支持基板に形成された改質層
16 活性層用基板に形成された酸化膜
18 支持基板に形成された酸化膜
20 支持基板
22 活性層
24 厚い酸化膜
100,200,300,400,500,600 SOIウェーハ
40 プラズマイオン照射装置
41 プラズマチャンバ
42 ガス導入口
43 真空ポンプ
44 パルス電圧印加装置
45 ウェーハ固定台
46 ヒーター
Claims (9)
- シリコン単結晶からなる活性層用基板およびシリコン単結晶からなる支持基板の少なくとも一方の表面から軽元素イオンを注入して、前記少なくとも一方のウェーハに前記軽元素イオンが固溶した改質層を形成する第1工程と、
前記活性層用基板および前記支持基板の少なくとも一方の表面に酸化膜を形成する第2工程と、
前記活性層用基板と前記支持基板との間に前記改質層および前記酸化膜が位置するように、前記活性層用基板と前記支持基板とを貼り合わせる第3工程と、
前記第3工程後、前記活性層用基板を薄膜化して活性層を得る第4工程と、
を有し、
前記第2工程では、前記少なくとも一方の基板を加熱しつつ、該基板にイオン化したケイ素および酸素を加速、照射することで、前記酸化膜を堆積させ、
前記第3工程では、前記活性層用基板および前記支持基板の両貼合せ面を接触させた状態で接合熱処理を行う
ことを特徴とするSOIウェーハの製造方法。 - 前記第2工程で、前記少なくとも一方の基板の温度を500℃〜900℃とする請求項1に記載のSOIウェーハの製造方法。
- 前記第1工程で、前記支持基板のみに前記改質層を形成する請求項1または2に記載のSOIウェーハの製造方法。
- 前記第2工程で、前記支持基板のみに前記酸化膜を形成する請求項1〜3のいずれか一項に記載のSOIウェーハの製造方法。
- 前記第2工程で、前記活性層用基板および前記支持基板の両方に前記酸化膜を形成する請求項1〜3のいずれか一項に記載のSOIウェーハの製造方法。
- 前記活性層用基板は、バルクシリコン基板の表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第4工程で、前記バルクシリコン基板を除去して、前記活性層が前記シリコンエピタキシャル層からなるものとする請求項1〜5のいずれか一項に記載のSOIウェーハの製造方法。
- 前記第3工程の前に、前記シリコンエピタキシャル層の表面を鏡面研磨する請求項6に記載のSOIウェーハの製造方法。
- 前記活性層用基板における前記シリコンエピタキシャル層の厚さは、目標とする前記活性層の厚さと、前記バルクシリコン基板から前記シリコンエピタキシャル層に酸素が拡散して形成される酸素拡散領域の厚さとを考慮して設定され、
前記第4工程で、前記シリコンエピタキシャル層の前記酸素拡散領域も除去する請求項6または7に記載のSOIウェーハの製造方法。 - 前記軽元素イオンが、H、He、C、ArおよびSiから選択される少なくとも一種である請求項1〜8のいずれか一項に記載のSOIウェーハの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015167948A JP6471650B2 (ja) | 2015-08-27 | 2015-08-27 | Soiウェーハの製造方法およびsoiウェーハ |
US15/241,431 US9953859B2 (en) | 2015-08-27 | 2016-08-19 | SOI wafer manufacturing process and SOI wafer |
FR1657890A FR3040529B1 (fr) | 2015-08-27 | 2016-08-24 | Procede de fabrication d'une tranche soi et tranche soi |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015167948A JP6471650B2 (ja) | 2015-08-27 | 2015-08-27 | Soiウェーハの製造方法およびsoiウェーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017045885A true JP2017045885A (ja) | 2017-03-02 |
JP6471650B2 JP6471650B2 (ja) | 2019-02-20 |
Family
ID=58018426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015167948A Active JP6471650B2 (ja) | 2015-08-27 | 2015-08-27 | Soiウェーハの製造方法およびsoiウェーハ |
Country Status (3)
Country | Link |
---|---|
US (1) | US9953859B2 (ja) |
JP (1) | JP6471650B2 (ja) |
FR (1) | FR3040529B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017216356A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社Sumco | Soiウェーハの製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106601615B (zh) * | 2016-12-27 | 2020-05-15 | 上海新傲科技股份有限公司 | 提高键合强度的退火方法 |
TWI768957B (zh) * | 2021-06-08 | 2022-06-21 | 合晶科技股份有限公司 | 複合基板及其製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555230A (ja) * | 1991-08-23 | 1993-03-05 | Fujitsu Ltd | Soiウエハおよびその製造方法 |
JPH0878644A (ja) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2001244262A (ja) * | 2000-03-02 | 2001-09-07 | Toshiba Corp | 半導体装置の製造方法 |
JP2006005341A (ja) * | 2004-05-19 | 2006-01-05 | Sumco Corp | 貼り合わせsoi基板およびその製造方法 |
JP2009027156A (ja) * | 2007-06-20 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009076879A (ja) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2013128047A (ja) * | 2011-12-19 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生方法、再生半導体基板の作製方法、及びsoi基板の作製方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5365057B2 (ja) * | 2008-04-11 | 2013-12-11 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
JP5548395B2 (ja) * | 2008-06-25 | 2014-07-16 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
-
2015
- 2015-08-27 JP JP2015167948A patent/JP6471650B2/ja active Active
-
2016
- 2016-08-19 US US15/241,431 patent/US9953859B2/en active Active
- 2016-08-24 FR FR1657890A patent/FR3040529B1/fr active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555230A (ja) * | 1991-08-23 | 1993-03-05 | Fujitsu Ltd | Soiウエハおよびその製造方法 |
JPH0878644A (ja) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2001244262A (ja) * | 2000-03-02 | 2001-09-07 | Toshiba Corp | 半導体装置の製造方法 |
JP2006005341A (ja) * | 2004-05-19 | 2006-01-05 | Sumco Corp | 貼り合わせsoi基板およびその製造方法 |
JP2009027156A (ja) * | 2007-06-20 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2009076879A (ja) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2013128047A (ja) * | 2011-12-19 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生方法、再生半導体基板の作製方法、及びsoi基板の作製方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017216356A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社Sumco | Soiウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
FR3040529B1 (fr) | 2019-11-01 |
FR3040529A1 (ja) | 2017-03-03 |
US9953859B2 (en) | 2018-04-24 |
US20170062267A1 (en) | 2017-03-02 |
JP6471650B2 (ja) | 2019-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102082191B1 (ko) | 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법 | |
USRE49657E1 (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
CN104781919A (zh) | 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 | |
JP6471650B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JP6442818B2 (ja) | シリコンウェーハおよびその製造方法 | |
TW201826396A (zh) | 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法 | |
JP6524862B2 (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JP6680378B2 (ja) | Soiウェーハ | |
JP6485406B2 (ja) | Soiウェーハの製造方法 | |
CN108885998B (zh) | 外延晶圆的制造方法及外延晶圆 | |
JP6303321B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
JP6248458B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
CN112514036A (zh) | 外延硅晶片的制造方法及外延硅晶片 | |
CN113454756A (zh) | 半导体外延晶片及其制造方法 | |
JP2003264286A (ja) | 超接合半導体素子の製造方法 | |
JPH05259074A (ja) | 半導体薄膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6471650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |