JP2003264286A - 超接合半導体素子の製造方法 - Google Patents
超接合半導体素子の製造方法Info
- Publication number
- JP2003264286A JP2003264286A JP2002064409A JP2002064409A JP2003264286A JP 2003264286 A JP2003264286 A JP 2003264286A JP 2002064409 A JP2002064409 A JP 2002064409A JP 2002064409 A JP2002064409 A JP 2002064409A JP 2003264286 A JP2003264286 A JP 2003264286A
- Authority
- JP
- Japan
- Prior art keywords
- ion beam
- junction
- layer
- parallel
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 78
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052796 boron Inorganic materials 0.000 claims abstract description 35
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 31
- 239000011574 phosphorus Substances 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 45
- 230000015556 catabolic process Effects 0.000 description 26
- 238000005192 partition Methods 0.000 description 13
- 239000011295 pitch Substances 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005511 kinetic theory Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 不純物濃度のばらつきの小さい並列ｐｎ接合
層を有する超接合半導体素子を簡易に量産性よく製造す
ること。 【解決手段】 低抵抗層３１の表面に、低抵抗層３１よ
りも抵抗の大きい高比抵抗層３２をエピタキシャル成長
させる工程と、エピタキシャル成長させた高比抵抗層３
２にボロンおよびリンのイオンビーム照射をおこなう工
程とを、同一チャンバー内で繰り返し交互におこなう。
その際、イオンビーム照射時のチャンバー内圧力をエピ
タキシャル成長時よりも低くし、イオンビームの散乱を
抑制する。
層を有する超接合半導体素子を簡易に量産性よく製造す
ること。 【解決手段】 低抵抗層３１の表面に、低抵抗層３１よ
りも抵抗の大きい高比抵抗層３２をエピタキシャル成長
させる工程と、エピタキシャル成長させた高比抵抗層３
２にボロンおよびリンのイオンビーム照射をおこなう工
程とを、同一チャンバー内で繰り返し交互におこなう。
その際、イオンビーム照射時のチャンバー内圧力をエピ
タキシャル成長時よりも低くし、イオンビームの散乱を
抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は、高耐圧化と大電流
容量化を両立させることのできる超接合半導体素子の製
造方法に関し、特に並列ｐｎ接合層を備えたＭＯＳＦＥ
Ｔ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ
（絶縁ゲート型バイポーラトランジスタ）、バイポーラ
トランジスタまたはダイオード等の超接合半導体素子の
製造方法に関する。
容量化を両立させることのできる超接合半導体素子の製
造方法に関し、特に並列ｐｎ接合層を備えたＭＯＳＦＥ
Ｔ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ
（絶縁ゲート型バイポーラトランジスタ）、バイポーラ
トランジスタまたはダイオード等の超接合半導体素子の
製造方法に関する。
【０００２】
【従来の技術】従来の高耐圧半導体素子は、高い降伏電
圧を得るために高比抵抗のドリフト領域を主電流経路に
設けるため、高耐圧のものほどこの部分の電圧降下が大
きくなってオン電圧が高くなるという問題があった。こ
の問題に対する解決法として、ドリフト層を、不純物濃
度を高めたｎ型の領域とｐ型の領域とを交互に積層した
並列ｐｎ層で構成し、オフ状態のときは空乏化して耐圧
を負担するようにした構造の半導体装置が、たとえば米
国特許第５２１６２７５号明細書などに開示されてい
る。
圧を得るために高比抵抗のドリフト領域を主電流経路に
設けるため、高耐圧のものほどこの部分の電圧降下が大
きくなってオン電圧が高くなるという問題があった。こ
の問題に対する解決法として、ドリフト層を、不純物濃
度を高めたｎ型の領域とｐ型の領域とを交互に積層した
並列ｐｎ層で構成し、オフ状態のときは空乏化して耐圧
を負担するようにした構造の半導体装置が、たとえば米
国特許第５２１６２７５号明細書などに開示されてい
る。
【０００３】ここで、並列ｐｎ接合層とは、上述したよ
うに第１導電型（たとえば、ｎ型）のドリフト領域と第
２導電型（たとえば、ｐ型）の仕切り領域とを交互に繰
り返して接合した構造のことである。また、超接合半導
体素子とは、オン状態では電流を流し、一方、オフ状態
では空乏化する並列ｐｎ接合層からなるドリフト領域を
備えた半導体素子のことである。
うに第１導電型（たとえば、ｎ型）のドリフト領域と第
２導電型（たとえば、ｐ型）の仕切り領域とを交互に繰
り返して接合した構造のことである。また、超接合半導
体素子とは、オン状態では電流を流し、一方、オフ状態
では空乏化する並列ｐｎ接合層からなるドリフト領域を
備えた半導体素子のことである。
【０００４】従来より、並列ｐｎ接合層を形成する方法
として、エピタキシャル成長によってトレンチ構造を埋
め込む方法が公知である。しかし、この方法では、トレ
ンチのアスペクト比が高いため、トレンチ形成時に基板
に除去不能なダメージが生じるという問題点がある。ま
た、トレンチ内を高品質のエピタキシャル層で埋め込む
のは極めて困難であるなどの問題点もある。
として、エピタキシャル成長によってトレンチ構造を埋
め込む方法が公知である。しかし、この方法では、トレ
ンチのアスペクト比が高いため、トレンチ形成時に基板
に除去不能なダメージが生じるという問題点がある。ま
た、トレンチ内を高品質のエピタキシャル層で埋め込む
のは極めて困難であるなどの問題点もある。
【０００５】そこで、本発明者らは、低抵抗の半導体基
板上に高抵抗の半導体層をエピタキシャル成長させなが
ら、そのエピタキシャル成長層にｎ型不純物とｐ型不純
物のイオンビームを照射して選択的にイオン注入するこ
とによって、並列ｐｎ接合層を形成する方法について、
先に出願している（特開２００１−１６８０３６号）。
この方法によれば、並列ｐｎ接合層を容易に形成するこ
とができるという効果が得られる。
板上に高抵抗の半導体層をエピタキシャル成長させなが
ら、そのエピタキシャル成長層にｎ型不純物とｐ型不純
物のイオンビームを照射して選択的にイオン注入するこ
とによって、並列ｐｎ接合層を形成する方法について、
先に出願している（特開２００１−１６８０３６号）。
この方法によれば、並列ｐｎ接合層を容易に形成するこ
とができるという効果が得られる。
【０００６】
【発明が解決しようとする課題】しかしながら、その後
の発明者らの検討により、上記特開２００１−１６８０
３６号公報による並列ｐｎ接合層の形成方法では、ソー
スガスの供給によりエピタキシャル成長中のチャンバー
内圧力が１００〜３０００Ｐａと比較的高い、すなわち
真空度が低いため、イオンビームが散乱されやすく、並
列ｐｎ接合層の不純物濃度にばらつきが生じるおそれの
あることが判明した。
の発明者らの検討により、上記特開２００１−１６８０
３６号公報による並列ｐｎ接合層の形成方法では、ソー
スガスの供給によりエピタキシャル成長中のチャンバー
内圧力が１００〜３０００Ｐａと比較的高い、すなわち
真空度が低いため、イオンビームが散乱されやすく、並
列ｐｎ接合層の不純物濃度にばらつきが生じるおそれの
あることが判明した。
【０００７】本発明は、上述した事情に鑑みてなされた
ものであって、不純物濃度のばらつきが小さい並列ｐｎ
接合層を有する超接合半導体素子を簡易に量産性よく製
造することができる超接合半導体素子の製造方法を提供
することを目的とする。
ものであって、不純物濃度のばらつきが小さい並列ｐｎ
接合層を有する超接合半導体素子を簡易に量産性よく製
造することができる超接合半導体素子の製造方法を提供
することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、第１の主面と第２の主面との間に、低抵
抗層と、オン状態では電流が流れ、かつｐ型領域とｎ型
領域とが交互に配置された構成の並列ｐｎ接合層とを備
えた超接合半導体素子の製造方法において、前記低抵抗
層の表面に前記低抵抗層よりも抵抗の大きい高比抵抗層
をエピタキシャル成長させる工程と、前記エピタキシャ
ル成長工程につづいて同一チャンバー内で、チャンバー
内圧力がエピタキシャル成長時よりも低い状態で、前記
高比抵抗層に所定の不純物をイオンビーム照射により選
択的に注入する工程と、前記高比抵抗層に注入された不
純物を熱処理により拡散させて前記並列ｐｎ接合層を形
成する工程と、を含むことを特徴とする。この発明によ
れば、エピタキシャル成長時のチャンバー内圧力よりも
低い圧力でイオンビームが照射されるため、イオンビー
ムの散乱が抑制され、不純物濃度のばらつきの小さい並
列ｐｎ接合層が形成される。
め、本発明は、第１の主面と第２の主面との間に、低抵
抗層と、オン状態では電流が流れ、かつｐ型領域とｎ型
領域とが交互に配置された構成の並列ｐｎ接合層とを備
えた超接合半導体素子の製造方法において、前記低抵抗
層の表面に前記低抵抗層よりも抵抗の大きい高比抵抗層
をエピタキシャル成長させる工程と、前記エピタキシャ
ル成長工程につづいて同一チャンバー内で、チャンバー
内圧力がエピタキシャル成長時よりも低い状態で、前記
高比抵抗層に所定の不純物をイオンビーム照射により選
択的に注入する工程と、前記高比抵抗層に注入された不
純物を熱処理により拡散させて前記並列ｐｎ接合層を形
成する工程と、を含むことを特徴とする。この発明によ
れば、エピタキシャル成長時のチャンバー内圧力よりも
低い圧力でイオンビームが照射されるため、イオンビー
ムの散乱が抑制され、不純物濃度のばらつきの小さい並
列ｐｎ接合層が形成される。
【０００９】この発明において、前記エピタキシャル成
長と前記イオンビーム照射とを繰り返しおこなった後、
前記熱処理をおこなう構成としてもよい。このようにす
れば、所望の厚さを有する並列ｐｎ接合層が形成され
る。
長と前記イオンビーム照射とを繰り返しおこなった後、
前記熱処理をおこなう構成としてもよい。このようにす
れば、所望の厚さを有する並列ｐｎ接合層が形成され
る。
【００１０】また、この発明において、前記イオンビー
ム照射時のチャンバー内圧力を１×１０-2Ｐａ以下とし
てもよい。この場合には、イオンビームが散乱されにく
くなり、並列ｐｎ接合層の不純物濃度のばらつきが抑制
される。
ム照射時のチャンバー内圧力を１×１０-2Ｐａ以下とし
てもよい。この場合には、イオンビームが散乱されにく
くなり、並列ｐｎ接合層の不純物濃度のばらつきが抑制
される。
【００１１】また、この発明において、前記イオンビー
ム照射時のイオン種をボロン、リン、またはボロンとリ
ンの組み合わせとしてもよい。この構成によれば、たと
えばボロンの注入によってｐ型領域が形成され、リンの
注入によってｎ型領域が形成される。
ム照射時のイオン種をボロン、リン、またはボロンとリ
ンの組み合わせとしてもよい。この構成によれば、たと
えばボロンの注入によってｐ型領域が形成され、リンの
注入によってｎ型領域が形成される。
【００１２】また、この発明において、前記イオンビー
ム照射時にビーム径を変化させることにより異なる幅の
並列ｐｎ接合層を形成する構成としてもよい。このよう
にすれば、異なるピッチを有する並列ｐｎ接合層が形成
され、狭いピッチの並列ｐｎ接合層では熱処理時の相互
拡散によって不純物濃度が低くなり、電界が緩和されや
すくなるため、この領域での耐圧が向上する。
ム照射時にビーム径を変化させることにより異なる幅の
並列ｐｎ接合層を形成する構成としてもよい。このよう
にすれば、異なるピッチを有する並列ｐｎ接合層が形成
され、狭いピッチの並列ｐｎ接合層では熱処理時の相互
拡散によって不純物濃度が低くなり、電界が緩和されや
すくなるため、この領域での耐圧が向上する。
【００１３】また、この発明において、前記イオンビー
ムの平均自由工程を、イオンビーム銃と半導体素子間の
距離の１０倍以上としてもよい。この場合には、イオン
ビームが散乱されにくくなり、並列ｐｎ接合層の不純物
濃度のばらつきが抑制される。
ムの平均自由工程を、イオンビーム銃と半導体素子間の
距離の１０倍以上としてもよい。この場合には、イオン
ビームが散乱されにくくなり、並列ｐｎ接合層の不純物
濃度のばらつきが抑制される。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。 実施の形態１．図１は実施の形態１において用いられる
枚葉式のエピタキシャル成長炉の断面模式図である。こ
のエピタキシャル成長炉では、ソースガス導入口１およ
びソースガス排気口２を備えたチャンバー３に、ボロン
照射用イオンビーム銃４およびリン照射用イオンビーム
銃５を複数備えている。また、サセプタ６を加熱するた
めに、ＲＦコイル７がサセプタ６の直下に敷設され、エ
ピタキシャル基板８はサセプタ６の上に設置される。
を用いて説明する。 実施の形態１．図１は実施の形態１において用いられる
枚葉式のエピタキシャル成長炉の断面模式図である。こ
のエピタキシャル成長炉では、ソースガス導入口１およ
びソースガス排気口２を備えたチャンバー３に、ボロン
照射用イオンビーム銃４およびリン照射用イオンビーム
銃５を複数備えている。また、サセプタ６を加熱するた
めに、ＲＦコイル７がサセプタ６の直下に敷設され、エ
ピタキシャル基板８はサセプタ６の上に設置される。
【００１５】ここで、各イオンビーム銃４，５とエピタ
キシャル基板８との間の距離ｄはイオンビームの平均自
由工程λの１／１０以下である。すなわち、各イオンビ
ーム銃４，５は、λ≧１０ｄとなる位置に設置されてい
る。その理由は、イオンビーム中のイオン種がエピタキ
シャル基板８に達するまでに残留ガス分子に衝突する回
数はｄ／λで表されるが、この衝突回数を１／１０以下
に低減するためである。つまり、衝突回数が小さいほど
イオンビームが散乱されにくくなるため、エピタキシャ
ル基板８に導入される不純物量がより正確になり、並列
ｐｎ接合層の濃度のばらつきが抑制されるからである。
換言すれば、イオンビームの衝突は、並列ｐｎ接合層の
濃度ばらつきの原因となる。
キシャル基板８との間の距離ｄはイオンビームの平均自
由工程λの１／１０以下である。すなわち、各イオンビ
ーム銃４，５は、λ≧１０ｄとなる位置に設置されてい
る。その理由は、イオンビーム中のイオン種がエピタキ
シャル基板８に達するまでに残留ガス分子に衝突する回
数はｄ／λで表されるが、この衝突回数を１／１０以下
に低減するためである。つまり、衝突回数が小さいほど
イオンビームが散乱されにくくなるため、エピタキシャ
ル基板８に導入される不純物量がより正確になり、並列
ｐｎ接合層の濃度のばらつきが抑制されるからである。
換言すれば、イオンビームの衝突は、並列ｐｎ接合層の
濃度ばらつきの原因となる。
【００１６】図１４に、各耐圧クラス（７４０Ｖ、１１
００Ｖ、２３００Ｖ、４５００Ｖ）における耐圧と並列
ｐｎ接合層の濃度との関係を示す。図１４において、縦
軸は最大耐圧ＢＶｍａｘを１としたときの耐圧比であ
り、横軸は最大耐圧ＢＶｍａｘが得られるときの濃度を
１としたときの濃度比である。図１４より、最大耐圧が
大きくなる、すなわち高耐圧化するのに伴って、濃度の
ばらつきに対する耐圧低下の程度が急激になっているこ
とがわかる。
００Ｖ、２３００Ｖ、４５００Ｖ）における耐圧と並列
ｐｎ接合層の濃度との関係を示す。図１４において、縦
軸は最大耐圧ＢＶｍａｘを１としたときの耐圧比であ
り、横軸は最大耐圧ＢＶｍａｘが得られるときの濃度を
１としたときの濃度比である。図１４より、最大耐圧が
大きくなる、すなわち高耐圧化するのに伴って、濃度の
ばらつきに対する耐圧低下の程度が急激になっているこ
とがわかる。
【００１７】図１５に、最大耐圧の９０％および９５％
の耐圧を得るために許容される濃度ばらつきと最大耐圧
との関係を示す。図１５において、縦軸は許容濃度ばら
つき［％］であり、横軸は最大耐圧［Ｖ］である。図１
５より、最大耐圧が大きくなるのに伴って、許容濃度ば
らつきが急激に小さくなっていることがわかる。
の耐圧を得るために許容される濃度ばらつきと最大耐圧
との関係を示す。図１５において、縦軸は許容濃度ばら
つき［％］であり、横軸は最大耐圧［Ｖ］である。図１
５より、最大耐圧が大きくなるのに伴って、許容濃度ば
らつきが急激に小さくなっていることがわかる。
【００１８】図１５に示す通り、たとえば通常で１３％
の濃度ばらつきがあると仮定すると、７４０Ｖクラスで
は最大耐圧の９０％以上の耐圧が得られる。それに対し
て、２３００Ｖクラスで耐圧を最大耐圧の９５％以上に
するためには濃度のばらつきを２％程度にする必要であ
る。また、４５００Ｖクラスでは、最大耐圧の９５％以
上の耐圧を得るには濃度のばらつきを１％程度に抑える
必要がある。
の濃度ばらつきがあると仮定すると、７４０Ｖクラスで
は最大耐圧の９０％以上の耐圧が得られる。それに対し
て、２３００Ｖクラスで耐圧を最大耐圧の９５％以上に
するためには濃度のばらつきを２％程度にする必要であ
る。また、４５００Ｖクラスでは、最大耐圧の９５％以
上の耐圧を得るには濃度のばらつきを１％程度に抑える
必要がある。
【００１９】上述したようにイオンビームの衝突回数は
濃度ばらつきの原因であり、衝突回数が１／１０になれ
ば濃度のばらつきも１／１０になるため、通常の濃度ば
らつき１３％に対して、λ＝１０ｄにセッティングする
ことによって濃度ばらつきを１．３％に抑えることが可
能となる。さらに、λ＝１００ｄとすれば０．１３％の
濃度ばらつきに抑えることが可能となる。したがって、
本実施の形態ではλ≧１０ｄである。
濃度ばらつきの原因であり、衝突回数が１／１０になれ
ば濃度のばらつきも１／１０になるため、通常の濃度ば
らつき１３％に対して、λ＝１０ｄにセッティングする
ことによって濃度ばらつきを１．３％に抑えることが可
能となる。さらに、λ＝１００ｄとすれば０．１３％の
濃度ばらつきに抑えることが可能となる。したがって、
本実施の形態ではλ≧１０ｄである。
【００２０】ところで、イオンビームの平均自由工程λ
はチャンバー内圧力の影響を受ける。チャンバー内に存
在する分子の密度をｎ［ｃｍ-3］、チャンバー内圧力を
ｐ［Ｔｏｒｒ］、絶対温度をＴ［Ｋ］とすると、気体運
動論によればつぎの（１）式が成り立つ。
はチャンバー内圧力の影響を受ける。チャンバー内に存
在する分子の密度をｎ［ｃｍ-3］、チャンバー内圧力を
ｐ［Ｔｏｒｒ］、絶対温度をＴ［Ｋ］とすると、気体運
動論によればつぎの（１）式が成り立つ。
【００２１】ｐ＝１×１０-19ｎＴ ・・・（１）
【００２２】また、リンの原子半径をｒ１［ｃｍ］、ソ
ースガス分子の分子半径をｒ２［ｃｍ］とすると、平均
自由工程λ［ｃｍ］はつぎの（２）式で表される。
ースガス分子の分子半径をｒ２［ｃｍ］とすると、平均
自由工程λ［ｃｍ］はつぎの（２）式で表される。
【００２３】
λ＝１／（２1/2π（ｒ１＋ｒ２）2ｎ） ・・・（２）
【００２４】上記（１）式および（２）式よりｎを消去
すると、つぎの（３）式が得られる。
すると、つぎの（３）式が得られる。
【００２５】
λ＝１／（２1/2π（ｒ１＋ｒ２）2）×１×１０-19Ｔ／ｐ ・・・（３）
【００２６】ここで説明を簡単にするため、ｒ１および
ｒ２を１×１０-8［ｃｍ］と仮定すると、つぎの（４）
式が得られる。圧力の単位がＰａの場合は（５）式とな
る。
ｒ２を１×１０-8［ｃｍ］と仮定すると、つぎの（４）
式が得られる。圧力の単位がＰａの場合は（５）式とな
る。
【００２７】
λ＝２．２５×１０-4Ｔ／ｐ ・・・（４）
λ＝３．００×１０-2Ｔ／ｐ ・・・（５）
【００２８】たとえば、イオンビーム照射時のチャンバ
ー内圧力が１０-2Ｐａの場合には、平均自由工程λは４
０００ｃｍとなる。比較として、前記特開２００１−１
６８０３６号公報による従来技術において、チャンバー
内圧力を１ｍＴｏｒｒとすると平均自由工程λは３００
ｃｍとなる。イオンビーム銃とエピタキシャル基板との
間の距離ｄを３００ｃｍとすれば、従来はエピタキシャ
ル基板にイオンビームが到達する以前に必ず衝突が起こ
ることになる。
ー内圧力が１０-2Ｐａの場合には、平均自由工程λは４
０００ｃｍとなる。比較として、前記特開２００１−１
６８０３６号公報による従来技術において、チャンバー
内圧力を１ｍＴｏｒｒとすると平均自由工程λは３００
ｃｍとなる。イオンビーム銃とエピタキシャル基板との
間の距離ｄを３００ｃｍとすれば、従来はエピタキシャ
ル基板にイオンビームが到達する以前に必ず衝突が起こ
ることになる。
【００２９】それに対して、本実施の形態においてチャ
ンバー内圧力を１０-2Ｐａとすれば、衝突回数は３００
／４０００回、すなわち０．０７５回である。したがっ
て、本実施の形態においてチャンバー内圧力を１０-2Ｐ
ａとすることによって、濃度のばらつきを１／０．０７
５＝１３．３倍抑えることができる。換言すれば、前記
特開２００１−１６８０３６号公報による従来技術によ
る１３．３％の濃度ばらつきを１％に抑えることができ
る。
ンバー内圧力を１０-2Ｐａとすれば、衝突回数は３００
／４０００回、すなわち０．０７５回である。したがっ
て、本実施の形態においてチャンバー内圧力を１０-2Ｐ
ａとすることによって、濃度のばらつきを１／０．０７
５＝１３．３倍抑えることができる。換言すれば、前記
特開２００１−１６８０３６号公報による従来技術によ
る１３．３％の濃度ばらつきを１％に抑えることができ
る。
【００３０】また、望ましくはイオンビーム照射時のチ
ャンバー内圧力は１０-3Ｐａであるとよく、さらに望ま
しくは１０-4Ｐａであるとよい。その場合には、濃度ば
らつきをそれぞれ０．１％および０．０１％に抑えるこ
とが可能となり、事実上ばらつきがないものとすること
ができる。また、１０-4Ｐａ以下の圧力であれば、イオ
ン電荷の中性化も回避される。また、最大耐圧４５００
Ｖ以上の高耐圧クラスにおいてもばらつきの低減が可能
となる。
ャンバー内圧力は１０-3Ｐａであるとよく、さらに望ま
しくは１０-4Ｐａであるとよい。その場合には、濃度ば
らつきをそれぞれ０．１％および０．０１％に抑えるこ
とが可能となり、事実上ばらつきがないものとすること
ができる。また、１０-4Ｐａ以下の圧力であれば、イオ
ン電荷の中性化も回避される。また、最大耐圧４５００
Ｖ以上の高耐圧クラスにおいてもばらつきの低減が可能
となる。
【００３１】つぎに、ボロンおよびリン照射用のイオン
ビーム銃を備えた枚葉式のエピタキシャル成長炉を用い
た場合の超接合基板の製造方法について説明する。図２
〜図５は、図１の枚葉式のエピタキシャル成長炉によ
る、超接合基板の製造工程を順に示す模式図である。
ビーム銃を備えた枚葉式のエピタキシャル成長炉を用い
た場合の超接合基板の製造方法について説明する。図２
〜図５は、図１の枚葉式のエピタキシャル成長炉によ
る、超接合基板の製造工程を順に示す模式図である。
【００３２】まず、チャンバー３内において、ソースガ
ス導入口１よりＳｉＣｌ4などのソースガスを導入し
て、ｎ型の低抵抗半導体基板よりなる低抵抗層３１の上
に、低濃度（１×１０13ｃｍ-3程度）のｎ-高比抵抗層
３２を約８μｍの厚さで成膜する（図２）。エピタキシ
ャル成長中のチャンバー内圧力はおおむね１００〜３０
００Ｐａの範囲であり、特に限定しないが、たとえば本
実施の形態では４００Ｐａとする。たとえばＭＯＳＦＥ
Ｔの場合、低抵抗層３１はｎ+ドレイン層となる。
ス導入口１よりＳｉＣｌ4などのソースガスを導入し
て、ｎ型の低抵抗半導体基板よりなる低抵抗層３１の上
に、低濃度（１×１０13ｃｍ-3程度）のｎ-高比抵抗層
３２を約８μｍの厚さで成膜する（図２）。エピタキシ
ャル成長中のチャンバー内圧力はおおむね１００〜３０
００Ｐａの範囲であり、特に限定しないが、たとえば本
実施の形態では４００Ｐａとする。たとえばＭＯＳＦＥ
Ｔの場合、低抵抗層３１はｎ+ドレイン層となる。
【００３３】引きつづき、そのままの状態、すなわちチ
ャンバー３内にエピタキシャル基板８を入れたまま、チ
ャンバー３内のソースガスを排気口２より排気して、イ
オンビームが散乱しにくい圧力まで真空度を高めた後、
選択的にボロンとリンのイオンビーム照射をおこない、
ｎ-高比抵抗層３２の表面にボロンビーム照射領域３４
とリンビーム照射領域３５を交互に設ける（図３）。イ
オンビーム照射時のチャンバー内圧力は上述したように
１０-2Ｐａ以下であるのが適当であるが、本実施の形態
では、イオン電荷の中性化を実質的になくすため、特に
限定しないが、たとえば１０-6Ｐａとする。
ャンバー３内にエピタキシャル基板８を入れたまま、チ
ャンバー３内のソースガスを排気口２より排気して、イ
オンビームが散乱しにくい圧力まで真空度を高めた後、
選択的にボロンとリンのイオンビーム照射をおこない、
ｎ-高比抵抗層３２の表面にボロンビーム照射領域３４
とリンビーム照射領域３５を交互に設ける（図３）。イ
オンビーム照射時のチャンバー内圧力は上述したように
１０-2Ｐａ以下であるのが適当であるが、本実施の形態
では、イオン電荷の中性化を実質的になくすため、特に
限定しないが、たとえば１０-6Ｐａとする。
【００３４】また、このとき、リンの注入量とボロンの
注入量は等しいことが望ましい。これは、最終的にリン
ビーム照射領域３５がｎドリフト領域となり、ボロンビ
ーム照射領域３４がｐ仕切り領域となったときに、両者
の空乏層の広がりが同じになるからである。また、リン
ビーム照射領域３５およびボロンビーム照射領域３４の
幅は等しくすることが望ましい。本実施の形態ではリン
ビーム照射領域３５およびボロンビーム照射領域３４の
幅はたとえば３μｍであり、リンおよびボロンの各注入
量はたとえば３．６×１０13ｃｍ-2である。
注入量は等しいことが望ましい。これは、最終的にリン
ビーム照射領域３５がｎドリフト領域となり、ボロンビ
ーム照射領域３４がｐ仕切り領域となったときに、両者
の空乏層の広がりが同じになるからである。また、リン
ビーム照射領域３５およびボロンビーム照射領域３４の
幅は等しくすることが望ましい。本実施の形態ではリン
ビーム照射領域３５およびボロンビーム照射領域３４の
幅はたとえば３μｍであり、リンおよびボロンの各注入
量はたとえば３．６×１０13ｃｍ-2である。
【００３５】イオンビーム照射後、そのままの状態で再
びチャンバー３内にソースガスを導入し、再度上述した
要領でエピタキシャル成長をおこない、ｎ-高抵抗層３
２を形成する。その後、再び上述した要領でチャンバー
３内を減圧し、リンおよびボロンのイオンビーム照射を
おこなう。このようにエピタキシャル基板８をチャンバ
ー３内に入れたまま、エピタキシャル成長とイオンビー
ム照射を複数回繰り返し、並列ｐｎ接合層を所定の厚さ
にする。特に限定しないが、本実施の形態では、エピタ
キシャル成長とイオンビーム照射の工程をたとえば６回
繰り返しおこなう。
びチャンバー３内にソースガスを導入し、再度上述した
要領でエピタキシャル成長をおこない、ｎ-高抵抗層３
２を形成する。その後、再び上述した要領でチャンバー
３内を減圧し、リンおよびボロンのイオンビーム照射を
おこなう。このようにエピタキシャル基板８をチャンバ
ー３内に入れたまま、エピタキシャル成長とイオンビー
ム照射を複数回繰り返し、並列ｐｎ接合層を所定の厚さ
にする。特に限定しないが、本実施の形態では、エピタ
キシャル成長とイオンビーム照射の工程をたとえば６回
繰り返しおこなう。
【００３６】その後、基板表面に上述した要領で高比抵
抗層３２をエピタキシャル法により約４μｍ成長させる
（図４）。これにより、エピタキシャル成長によって形
成された熱処理前の並列ｐｎ接合層の厚さは、たとえば
５２μｍとなる。この後、エピタキシャル基板８をチャ
ンバー３内から取り出し、熱処理をおこない、注入され
た不純物を拡散させて並列ｐｎ接合層のｐ仕切り領域３
６とｎドリフト領域３７を形成する（図５）。
抗層３２をエピタキシャル法により約４μｍ成長させる
（図４）。これにより、エピタキシャル成長によって形
成された熱処理前の並列ｐｎ接合層の厚さは、たとえば
５２μｍとなる。この後、エピタキシャル基板８をチャ
ンバー３内から取り出し、熱処理をおこない、注入され
た不純物を拡散させて並列ｐｎ接合層のｐ仕切り領域３
６とｎドリフト領域３７を形成する（図５）。
【００３７】本実施の形態では、１１５０℃で１０時間
の熱処理により、ｎドリフト領域３７とｐ仕切り領域３
６とが接続し、各ｎドリフト領域３７および各ｐ仕切り
領域３６の幅は６μｍとなり、並列ｐｎ接合層としては
１２μｍとなる。なお、ビーム照射幅や不純物のドーズ
量や熱処理時間等を変えることによって、最終的な並列
ｐｎ接合層のｎドリフト領域３７とｐ仕切り領域３６の
条件は変更可能である。
の熱処理により、ｎドリフト領域３７とｐ仕切り領域３
６とが接続し、各ｎドリフト領域３７および各ｐ仕切り
領域３６の幅は６μｍとなり、並列ｐｎ接合層としては
１２μｍとなる。なお、ビーム照射幅や不純物のドーズ
量や熱処理時間等を変えることによって、最終的な並列
ｐｎ接合層のｎドリフト領域３７とｐ仕切り領域３６の
条件は変更可能である。
【００３８】上述したように、実施の形態１によれば、
同一チャンバー３内でエピタキシャル成長と、エピタキ
シャル成長時よりも低い圧力でのイオンビーム照射とを
交互に繰り返しおこなうことによって、簡易に量産性よ
く並列ｐｎ接合層が製造される。したがって、ばらつき
の小さい超接合半導体素子を簡易に量産性よく製造する
ことができる。なお、多数のイオンビーム銃を並列に、
かつ等間隔で配置するようにしても、ｎドリフト領域３
７とｐ仕切り領域３６の幅を等しくすることができる。
この場合には、イオン注入用のレジストマスクを形成す
る必要がない。つまり、フォトリソグラフィーをおこな
わずに並列ｐｎ接合層を形成することができる。
同一チャンバー３内でエピタキシャル成長と、エピタキ
シャル成長時よりも低い圧力でのイオンビーム照射とを
交互に繰り返しおこなうことによって、簡易に量産性よ
く並列ｐｎ接合層が製造される。したがって、ばらつき
の小さい超接合半導体素子を簡易に量産性よく製造する
ことができる。なお、多数のイオンビーム銃を並列に、
かつ等間隔で配置するようにしても、ｎドリフト領域３
７とｐ仕切り領域３６の幅を等しくすることができる。
この場合には、イオン注入用のレジストマスクを形成す
る必要がない。つまり、フォトリソグラフィーをおこな
わずに並列ｐｎ接合層を形成することができる。
【００３９】実施の形態２．図６は実施の形態２におい
て用いられる枚葉式のエピタキシャル成長炉の断面模式
図である。このエピタキシャル成長炉では、ソースガス
導入口１およびソースガス排気口２を備えたチャンバー
３に、ボロン照射用イオンビーム銃４を複数備えてい
る。リン照射用イオンビーム銃は設けられていない。ま
た、サセプタ６を加熱するために、ＲＦコイル７がサセ
プタ６の直下に敷設され、エピタキシャル基板８はサセ
プタ６の上に設置される。
て用いられる枚葉式のエピタキシャル成長炉の断面模式
図である。このエピタキシャル成長炉では、ソースガス
導入口１およびソースガス排気口２を備えたチャンバー
３に、ボロン照射用イオンビーム銃４を複数備えてい
る。リン照射用イオンビーム銃は設けられていない。ま
た、サセプタ６を加熱するために、ＲＦコイル７がサセ
プタ６の直下に敷設され、エピタキシャル基板８はサセ
プタ６の上に設置される。
【００４０】なお、ボロン照射用イオンビーム銃４とエ
ピタキシャル基板８との間の距離ｄと、イオンビームの
平均自由工程λとの関係や、イオンビーム照射時のチャ
ンバー内圧力などは実施の形態１と同じである。したが
って、説明を省略する。
ピタキシャル基板８との間の距離ｄと、イオンビームの
平均自由工程λとの関係や、イオンビーム照射時のチャ
ンバー内圧力などは実施の形態１と同じである。したが
って、説明を省略する。
【００４１】つぎに、ボロン照射用のイオンビーム銃の
みを備えた枚葉式のエピタキシャル成長炉を用いた場合
の超接合基板の製造方法について説明する。図７〜図９
は、図６の枚葉式のエピタキシャル成長炉による、超接
合基板の製造工程を順に示す模式図である。
みを備えた枚葉式のエピタキシャル成長炉を用いた場合
の超接合基板の製造方法について説明する。図７〜図９
は、図６の枚葉式のエピタキシャル成長炉による、超接
合基板の製造工程を順に示す模式図である。
【００４２】まず、チャンバー３内において、ｎ型の低
抵抗半導体基板よりなる低抵抗層３１の上に、不純物濃
度が３．６×１０15ｃｍ-3程度のｎ型半導体層３３を約
８μｍの厚さで成膜する（図７）。エピタキシャル成長
中のチャンバー内圧力はおおむね１００〜３０００Ｐａ
の範囲である。
抵抗半導体基板よりなる低抵抗層３１の上に、不純物濃
度が３．６×１０15ｃｍ-3程度のｎ型半導体層３３を約
８μｍの厚さで成膜する（図７）。エピタキシャル成長
中のチャンバー内圧力はおおむね１００〜３０００Ｐａ
の範囲である。
【００４３】引きつづき、チャンバー３内にエピタキシ
ャル基板８を入れたまま、チャンバー３内を１０-2Ｐａ
以下、たとえば１０-6Ｐａまで排気して、ボロンのイオ
ンビーム照射によりｎ型半導体層３３の表面にボロンビ
ーム照射領域３４を選択的に設ける（図８）。本実施の
形態では、ボロンビーム照射領域３４の幅はたとえば３
μｍであり、ボロンの注入量はたとえば１．２×１０13
ｃｍ-2である。
ャル基板８を入れたまま、チャンバー３内を１０-2Ｐａ
以下、たとえば１０-6Ｐａまで排気して、ボロンのイオ
ンビーム照射によりｎ型半導体層３３の表面にボロンビ
ーム照射領域３４を選択的に設ける（図８）。本実施の
形態では、ボロンビーム照射領域３４の幅はたとえば３
μｍであり、ボロンの注入量はたとえば１．２×１０13
ｃｍ-2である。
【００４４】実施の形態１と同様に、エピタキシャル基
板８をチャンバー３内に入れたまま、エピタキシャル成
長とイオンビーム照射を複数回繰り返し、並列ｐｎ接合
層を所定の厚さにする。特に限定しないが、本実施の形
態では、エピタキシャル成長とイオンビーム照射の工程
をたとえば６回繰り返しおこなう。その後、基板表面
に、不純物濃度が３．６×１０15ｃｍ-3程度の低濃度ｎ
型半導体層３３をエピタキシャル法により約４μｍ成長
させる（図９）。
板８をチャンバー３内に入れたまま、エピタキシャル成
長とイオンビーム照射を複数回繰り返し、並列ｐｎ接合
層を所定の厚さにする。特に限定しないが、本実施の形
態では、エピタキシャル成長とイオンビーム照射の工程
をたとえば６回繰り返しおこなう。その後、基板表面
に、不純物濃度が３．６×１０15ｃｍ-3程度の低濃度ｎ
型半導体層３３をエピタキシャル法により約４μｍ成長
させる（図９）。
【００４５】この後、エピタキシャル基板８をチャンバ
ー３内から取り出し、熱処理をおこない、注入されたボ
ロンを拡散させて並列ｐｎ接合層のｐ仕切り領域３６お
よびｎドリフト領域３７を形成する（図５）。ｎドリフ
ト領域３７は、エピタキシャル成長したｎ型半導体層３
３である。本実施の形態では、１１５０℃で１０時間の
熱処理により、６μｍ幅のｎドリフト領域３７と６μｍ
幅のｐ仕切り領域３６とが接続し、並列ｐｎ接合層とし
ては１２μｍとなる。なお、ビーム照射幅や不純物のド
ーズ量や熱処理時間等を変えることによって、最終的な
並列ｐｎ接合層のｎドリフト領域３７とｐ仕切り領域３
６の条件は変更可能である。
ー３内から取り出し、熱処理をおこない、注入されたボ
ロンを拡散させて並列ｐｎ接合層のｐ仕切り領域３６お
よびｎドリフト領域３７を形成する（図５）。ｎドリフ
ト領域３７は、エピタキシャル成長したｎ型半導体層３
３である。本実施の形態では、１１５０℃で１０時間の
熱処理により、６μｍ幅のｎドリフト領域３７と６μｍ
幅のｐ仕切り領域３６とが接続し、並列ｐｎ接合層とし
ては１２μｍとなる。なお、ビーム照射幅や不純物のド
ーズ量や熱処理時間等を変えることによって、最終的な
並列ｐｎ接合層のｎドリフト領域３７とｐ仕切り領域３
６の条件は変更可能である。
【００４６】上述したように、実施の形態２によれば、
実施の形態１と同様に、簡易に量産性よく並列ｐｎ接合
層が製造されるので、ばらつきの小さい超接合半導体素
子を簡易に量産性よく製造することができる。なお、実
施の形態２の方法は、ｐ型低抵抗半導体基板上にｐ型半
導体層を形成し、選択的にリンを注入する場合にも適用
可能である。この場合には、複数のリン照射用イオンビ
ーム銃を備えた枚葉式のエピタキシャル成長炉を用いる
ことが有効である。
実施の形態１と同様に、簡易に量産性よく並列ｐｎ接合
層が製造されるので、ばらつきの小さい超接合半導体素
子を簡易に量産性よく製造することができる。なお、実
施の形態２の方法は、ｐ型低抵抗半導体基板上にｐ型半
導体層を形成し、選択的にリンを注入する場合にも適用
可能である。この場合には、複数のリン照射用イオンビ
ーム銃を備えた枚葉式のエピタキシャル成長炉を用いる
ことが有効である。
【００４７】実施の形態３．図１０は実施の形態３にお
いて用いられる枚葉式のエピタキシャル成長炉の断面模
式図である。このエピタキシャル成長炉では、ソースガ
ス導入口１およびソースガス排気口２を備えたチャンバ
ー３に、ボロン照射用イオンビーム銃４とリン照射用イ
オンビーム銃５を各１台ずつ備えている。また、サセプ
タ６を加熱するために、ＲＦコイル７がサセプタ６の直
下に敷設され、エピタキシャル基板８はサセプタ６の上
に設置される。
いて用いられる枚葉式のエピタキシャル成長炉の断面模
式図である。このエピタキシャル成長炉では、ソースガ
ス導入口１およびソースガス排気口２を備えたチャンバ
ー３に、ボロン照射用イオンビーム銃４とリン照射用イ
オンビーム銃５を各１台ずつ備えている。また、サセプ
タ６を加熱するために、ＲＦコイル７がサセプタ６の直
下に敷設され、エピタキシャル基板８はサセプタ６の上
に設置される。
【００４８】なお、イオンビーム銃４，５とエピタキシ
ャル基板８との間の距離ｄと、イオンビームの平均自由
工程λとの関係や、イオンビーム照射時のチャンバー内
圧力などは実施の形態１と同じである。したがって、説
明を省略する。
ャル基板８との間の距離ｄと、イオンビームの平均自由
工程λとの関係や、イオンビーム照射時のチャンバー内
圧力などは実施の形態１と同じである。したがって、説
明を省略する。
【００４９】図１０に示す構成のエピタキシャル成長炉
を用いた場合には、ボロン照射用イオンビーム銃４およ
びリン照射用イオンビーム銃５が各１台ずつしかない。
そのため、実施の形態３では、これら１台ずつのイオン
ビーム銃４，５を走査することにより、並列ｐｎ接合層
を形成する。製造方法のその他の点については実施の形
態１と同じである。実施の形態３によれば、ボロン照射
用とリン照射用のイオンビーム銃４，５が１台ずつであ
るため、エピタキシャル成長炉のコストを低く抑えるこ
とができる。
を用いた場合には、ボロン照射用イオンビーム銃４およ
びリン照射用イオンビーム銃５が各１台ずつしかない。
そのため、実施の形態３では、これら１台ずつのイオン
ビーム銃４，５を走査することにより、並列ｐｎ接合層
を形成する。製造方法のその他の点については実施の形
態１と同じである。実施の形態３によれば、ボロン照射
用とリン照射用のイオンビーム銃４，５が１台ずつであ
るため、エピタキシャル成長炉のコストを低く抑えるこ
とができる。
【００５０】実施の形態４．実施の形態４で使用される
エピタキシャル成長炉は基本的に図１０に示す構成と同
じである。また、イオンビーム銃４，５とエピタキシャ
ル基板８との間の距離ｄと、イオンビームの平均自由工
程λとの関係や、イオンビーム照射時のチャンバー内圧
力などは実施の形態１と同じである。したがって、重複
する説明を省略する。
エピタキシャル成長炉は基本的に図１０に示す構成と同
じである。また、イオンビーム銃４，５とエピタキシャ
ル基板８との間の距離ｄと、イオンビームの平均自由工
程λとの関係や、イオンビーム照射時のチャンバー内圧
力などは実施の形態１と同じである。したがって、重複
する説明を省略する。
【００５１】図１１〜図１３は、実施の形態第４にかか
る製造方法による超接合基板の製造工程を順に示す模式
図である。まず、チャンバー３内において、ｎ型の低抵
抗半導体基板よりなる低抵抗層３１の上に、低濃度（１
×１０13ｃｍ-3程度）のｎ-高比抵抗層３２を約８μｍ
の厚さで成膜する（図１１）。エピタキシャル成長中の
チャンバー内圧力はおおむね１００〜３０００Ｐａの範
囲である。
る製造方法による超接合基板の製造工程を順に示す模式
図である。まず、チャンバー３内において、ｎ型の低抵
抗半導体基板よりなる低抵抗層３１の上に、低濃度（１
×１０13ｃｍ-3程度）のｎ-高比抵抗層３２を約８μｍ
の厚さで成膜する（図１１）。エピタキシャル成長中の
チャンバー内圧力はおおむね１００〜３０００Ｐａの範
囲である。
【００５２】引きつづき、チャンバー３内にエピタキシ
ャル基板８を入れたまま、チャンバー３内を１０-2Ｐａ
以下、たとえば１０-6Ｐａまで排気して、ボロンおよび
リンのイオンビーム照射をおこなう。このとき、ピッチ
が広い並列ｐｎ接合層を形成する領域に対しては、ビー
ム径を太くして走査し、一方、ピッチが狭い並列ｐｎ接
合層を形成する領域に対してはビーム径を細くして走査
する。
ャル基板８を入れたまま、チャンバー３内を１０-2Ｐａ
以下、たとえば１０-6Ｐａまで排気して、ボロンおよび
リンのイオンビーム照射をおこなう。このとき、ピッチ
が広い並列ｐｎ接合層を形成する領域に対しては、ビー
ム径を太くして走査し、一方、ピッチが狭い並列ｐｎ接
合層を形成する領域に対してはビーム径を細くして走査
する。
【００５３】このようにすることによって、図１１に示
すように、ピッチが広いボロンビーム照射領域３４およ
びリンビーム照射領域３５と、ピッチが狭いボロンビー
ム照射領域３８およびリンビーム照射領域３９が形成さ
れる。本実施の形態では、特に限定しないが、たとえば
ピッチが広い領域でのビーム銃の走査をビーム径３μｍ
でおこない、狭いピッチの領域ではビーム径を１．５μ
ｍとして走査する。
すように、ピッチが広いボロンビーム照射領域３４およ
びリンビーム照射領域３５と、ピッチが狭いボロンビー
ム照射領域３８およびリンビーム照射領域３９が形成さ
れる。本実施の形態では、特に限定しないが、たとえば
ピッチが広い領域でのビーム銃の走査をビーム径３μｍ
でおこない、狭いピッチの領域ではビーム径を１．５μ
ｍとして走査する。
【００５４】実施の形態１と同様に、エピタキシャル基
板８をチャンバー３内に入れたまま、エピタキシャル成
長とイオンビーム照射を複数回、たとえば６回繰り返
し、並列ｐｎ接合層を所定の厚さにする。その後、基板
表面に高比抵抗層３２をエピタキシャル法により約４μ
ｍ成長させる（図１２）。そして、エピタキシャル基板
８をチャンバー３内から取り出し、熱処理をおこない、
注入された不純物を拡散させて幅が広い並列ｐｎ接合層
のｐ仕切り領域３６およびｎドリフト領域３７と、幅が
狭い並列ｐｎ接合層のｐ仕切り領域４０およびｎドリフ
ト領域４１を形成する（図１３）。
板８をチャンバー３内に入れたまま、エピタキシャル成
長とイオンビーム照射を複数回、たとえば６回繰り返
し、並列ｐｎ接合層を所定の厚さにする。その後、基板
表面に高比抵抗層３２をエピタキシャル法により約４μ
ｍ成長させる（図１２）。そして、エピタキシャル基板
８をチャンバー３内から取り出し、熱処理をおこない、
注入された不純物を拡散させて幅が広い並列ｐｎ接合層
のｐ仕切り領域３６およびｎドリフト領域３７と、幅が
狭い並列ｐｎ接合層のｐ仕切り領域４０およびｎドリフ
ト領域４１を形成する（図１３）。
【００５５】実施の形態４によれば、狭いピッチの並列
ｐｎ接合層では、最終的な熱処理による相互拡散によっ
て濃度が低くなり、電界が緩和されやすくなるため、耐
圧が向上する。したがって、狭いピッチの並列ｐｎ接合
層を耐圧構造部などに配置することが可能となる。な
お、エピタキシャル成長炉を、ボロンおよびリンのそれ
ぞれに対してビーム径が太いイオンビーム銃とビーム径
が細いイオンビーム銃とをそれぞれ１台以上ずつ備えた
構成としても同様の効果が得られる。
ｐｎ接合層では、最終的な熱処理による相互拡散によっ
て濃度が低くなり、電界が緩和されやすくなるため、耐
圧が向上する。したがって、狭いピッチの並列ｐｎ接合
層を耐圧構造部などに配置することが可能となる。な
お、エピタキシャル成長炉を、ボロンおよびリンのそれ
ぞれに対してビーム径が太いイオンビーム銃とビーム径
が細いイオンビーム銃とをそれぞれ１台以上ずつ備えた
構成としても同様の効果が得られる。
【００５６】
【発明の効果】本発明によれば、エピタキシャル成長時
のチャンバー内圧力よりも低い圧力でイオンビームが照
射されるため、イオンビームの散乱が抑制され、不純物
濃度のばらつきの小さい並列ｐｎ接合層が形成される。
したがって、ばらつきの小さい超接合半導体素子を簡易
に量産性よく製造することができる。
のチャンバー内圧力よりも低い圧力でイオンビームが照
射されるため、イオンビームの散乱が抑制され、不純物
濃度のばらつきの小さい並列ｐｎ接合層が形成される。
したがって、ばらつきの小さい超接合半導体素子を簡易
に量産性よく製造することができる。
【図１】本発明の実施の形態１におけるボロンおよびリ
ン照射用の複数のビーム銃を備えた枚葉式のエピタキシ
ャル成長炉の断面模式図である。
ン照射用の複数のビーム銃を備えた枚葉式のエピタキシ
ャル成長炉の断面模式図である。
【図２】図１の枚葉式のエピタキシャル成長炉により製
造される超接合基板の製造段階における構成を示す断面
模式図である。
造される超接合基板の製造段階における構成を示す断面
模式図である。
【図３】図１の枚葉式のエピタキシャル成長炉により製
造される超接合基板の製造段階における構成を示す断面
模式図である。
造される超接合基板の製造段階における構成を示す断面
模式図である。
【図４】図１の枚葉式のエピタキシャル成長炉により製
造される超接合基板の製造段階における構成を示す断面
模式図である。
造される超接合基板の製造段階における構成を示す断面
模式図である。
【図５】図１の枚葉式のエピタキシャル成長炉により製
造される超接合基板の製造段階における構成を示す断面
模式図である。
造される超接合基板の製造段階における構成を示す断面
模式図である。
【図６】本発明の実施の形態２における複数のボロン照
射用のビーム銃を備えた枚葉式のエピタキシャル成長炉
の断面模式図である。
射用のビーム銃を備えた枚葉式のエピタキシャル成長炉
の断面模式図である。
【図７】図６の枚葉式のエピタキシャル成長炉により製
造される超接合基板の製造段階における構成を示す断面
模式図である。
造される超接合基板の製造段階における構成を示す断面
模式図である。
【図８】図６の枚葉式のエピタキシャル成長炉により製
造される超接合基板の製造段階における構成を示す断面
模式図である。
造される超接合基板の製造段階における構成を示す断面
模式図である。
【図９】図６の枚葉式のエピタキシャル成長炉により製
造される超接合基板の製造段階における構成を示す断面
模式図である。
造される超接合基板の製造段階における構成を示す断面
模式図である。
【図１０】本発明の実施の形態３におけるボロン照射用
のビーム銃とリン照射用のビーム銃とを各１台備えた枚
葉式のエピタキシャル成長炉の断面模式図である。
のビーム銃とリン照射用のビーム銃とを各１台備えた枚
葉式のエピタキシャル成長炉の断面模式図である。
【図１１】本発明の実施の形態３にかかる製造方法によ
り製造される超接合基板の製造段階における構成を示す
断面模式図である。
り製造される超接合基板の製造段階における構成を示す
断面模式図である。
【図１２】本発明の実施の形態３にかかる製造方法によ
り製造される超接合基板の製造段階における構成を示す
断面模式図である。
り製造される超接合基板の製造段階における構成を示す
断面模式図である。
【図１３】本発明の実施の形態３にかかる製造方法によ
り製造される超接合基板の製造段階における構成を示す
断面模式図である。
り製造される超接合基板の製造段階における構成を示す
断面模式図である。
【図１４】耐圧クラス７４０Ｖ、１１００Ｖ、２３００
Ｖ、４５００Ｖにおける耐圧と並列ｐｎ接合層の濃度と
の関係を規格化して示す特性図である。
Ｖ、４５００Ｖにおける耐圧と並列ｐｎ接合層の濃度と
の関係を規格化して示す特性図である。
【図１５】最大耐圧の９０％および９５％における許容
濃度ばらつきと最大耐圧との関係を示す特性図である。
濃度ばらつきと最大耐圧との関係を示す特性図である。
１ ソースガス導入口
２ ソースガス排気口
３ チャンバー
４ ボロン照射用イオンビーム銃
５ リン照射用イオンビーム銃
８ エピタキシャル基板
３１ 低抵抗層
３２ 高比抵抗層
３３ ｎ型半導体層
３４，３８ ボロンビーム照射領域
３５，３９ リンビーム照射領域
３６，４０ ｐ仕切り領域
３７，４１ ｎドリフト領域
Claims (6)
- 【請求項１】 第１の主面と第２の主面との間に、低抵
抗層と、オン状態では電流が流れ、かつｐ型領域とｎ型
領域とが交互に配置された構成の並列ｐｎ接合層とを備
えた超接合半導体素子の製造方法において、 前記低抵抗層の表面に前記低抵抗層よりも抵抗の大きい
高比抵抗層をエピタキシャル成長させる工程と、 前記エピタキシャル成長工程につづいて同一チャンバー
内で、チャンバー内圧力がエピタキシャル成長時よりも
低い状態で、前記高比抵抗層に所定の不純物をイオンビ
ーム照射により選択的に注入する工程と、 前記高比抵抗層に注入された不純物を熱処理により拡散
させて前記並列ｐｎ接合層を形成する工程と、 を含むことを特徴とする超接合半導体素子の製造方法。 - 【請求項２】 前記エピタキシャル成長と前記イオンビ
ーム照射とを繰り返しおこなった後、前記熱処理をおこ
なうことを特徴とする請求項１に記載の超接合半導体素
子の製造方法。 - 【請求項３】 前記イオンビーム照射時のチャンバー内
圧力を１×１０-2Ｐａ以下とすることを特徴とする請求
項１または２に記載の超接合半導体素子の製造方法。 - 【請求項４】 前記イオンビーム照射時のイオン種をボ
ロン、リン、またはボロンとリンの組み合わせとするこ
とを特徴とする請求項１〜３のいずれか一つに記載の超
接合半導体素子の製造方法。 - 【請求項５】 前記イオンビーム照射時にビーム径を変
化させることにより異なる幅の並列ｐｎ接合層を形成す
ることを特徴とする請求項１〜４のいずれか一つに記載
の超接合半導体素子の製造方法。 - 【請求項６】 前記イオンビームの平均自由工程を、イ
オンビーム銃と半導体素子間の距離の１０倍以上とする
ことを特徴とする請求項１〜５のいずれか一つに記載の
超接合半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002064409A JP3849552B2 (ja) | 2002-03-08 | 2002-03-08 | 超接合半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002064409A JP3849552B2 (ja) | 2002-03-08 | 2002-03-08 | 超接合半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003264286A true JP2003264286A (ja) | 2003-09-19 |
| JP3849552B2 JP3849552B2 (ja) | 2006-11-22 |
Family
ID=29197218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002064409A Expired - Fee Related JP3849552B2 (ja) | 2002-03-08 | 2002-03-08 | 超接合半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3849552B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104992963A (zh) * | 2015-07-24 | 2015-10-21 | 杭州士兰微电子股份有限公司 | 超结结构的半导体器件及其制造方法、光刻版 |
| KR101818730B1 (ko) * | 2011-08-31 | 2018-01-16 | 주식회사 원익아이피에스 | 기판처리장치, 그를 가지는 기판처리시스템 및 기판처리방법 |
| US10692751B2 (en) | 2018-05-11 | 2020-06-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
-
2002
- 2002-03-08 JP JP2002064409A patent/JP3849552B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101818730B1 (ko) * | 2011-08-31 | 2018-01-16 | 주식회사 원익아이피에스 | 기판처리장치, 그를 가지는 기판처리시스템 및 기판처리방법 |
| CN104992963A (zh) * | 2015-07-24 | 2015-10-21 | 杭州士兰微电子股份有限公司 | 超结结构的半导体器件及其制造方法、光刻版 |
| CN104992963B (zh) * | 2015-07-24 | 2018-01-02 | 杭州士兰微电子股份有限公司 | 超结结构的半导体器件及其制造方法、光刻版 |
| US10692751B2 (en) | 2018-05-11 | 2020-06-23 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3849552B2 (ja) | 2006-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9111759B2 (en) | Semiconductor device manufacturing method | |
| US11393812B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5985789B2 (ja) | 超接合半導体装置の製造方法 | |
| KR20100133868A (ko) | 공정 민감도가 감소된 전극-반도체 정류기 | |
| JP2009004668A (ja) | 半導体装置 | |
| US9324857B2 (en) | Semiconductor device manufacturing method | |
| US8637328B2 (en) | Integrated circuit having doped semiconductor body and method | |
| JP6981582B2 (ja) | 半導体装置 | |
| US11158705B2 (en) | Method for forming a superjunction transistor device | |
| JP2011192823A (ja) | 超接合半導体装置の製造方法 | |
| US10424637B2 (en) | Method of manufacturing semiconductor device | |
| US9953859B2 (en) | SOI wafer manufacturing process and SOI wafer | |
| CN115064446B (zh) | 超结半导体器件及其制备方法 | |
| JP2003264286A (ja) | 超接合半導体素子の製造方法 | |
| JP6327378B1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6680378B2 (ja) | Ｓｏｉウェーハ | |
| US8003501B2 (en) | Method of doping P-type impurity ions in dual poly gate and method of forming dual poly gate using the same | |
| JP2000252297A (ja) | 半導体装置の製造方法 | |
| JP4146645B2 (ja) | ｐｎ接合ダイオードの製造方法及びｐｎ接合ダイオード | |
| JP2001168036A (ja) | 半導体素子の製造方法 | |
| US10312133B2 (en) | Method of manufacturing silicon on insulator substrate | |
| JP2001274395A (ja) | 半導体デバイス及びその製造方法 | |
| JP2008010627A (ja) | 半導体装置及びその製造方法 | |
| CN114883386A (zh) | 一种新型浮结碳化硅功率器件的d-jte终端结构及其制备方法 | |
| CN113454756A (zh) | 半导体外延晶片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3849552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |