JP2013128047A - 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法 - Google Patents
半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法 Download PDFInfo
- Publication number
- JP2013128047A JP2013128047A JP2011277012A JP2011277012A JP2013128047A JP 2013128047 A JP2013128047 A JP 2013128047A JP 2011277012 A JP2011277012 A JP 2011277012A JP 2011277012 A JP2011277012 A JP 2011277012A JP 2013128047 A JP2013128047 A JP 2013128047A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- substrate
- region
- damaged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【課題】少ない研磨量で、表面の平坦性が高い基板を得られる、半導体基板の再生法を提供する。
【解決手段】未損傷半導体領域、第１の損傷半導体領域、及び第２の損傷半導体領域を含む半導体基板に対し、半導体基板を構成する半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、未損傷半導体領域に対して第１の損傷半導体領域を選択的に除去する第１の工程と、アルカリ性の溶液を用いて第２の損傷半導体領域を除去する第２の工程と、研磨処理である第３の工程と、を行う。
【選択図】図２
【解決手段】未損傷半導体領域、第１の損傷半導体領域、及び第２の損傷半導体領域を含む半導体基板に対し、半導体基板を構成する半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、未損傷半導体領域に対して第１の損傷半導体領域を選択的に除去する第１の工程と、アルカリ性の溶液を用いて第２の損傷半導体領域を除去する第２の工程と、研磨処理である第３の工程と、を行う。
【選択図】図２
Description
半導体基板の再生方法に関する。また、該半導体基板の再生方法を利用した、再生半導体基板の作製方法に関する。また、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。
近年、絶縁表面に薄い単結晶シリコン層が設けられたＳＯＩ基板を用いた集積回路が開発されている。絶縁表面上に形成された薄い単結晶シリコン層の特徴を活かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができる。また、トランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電圧など、付加価値の高い半導体集積回路を実現することができる。
ＳＯＩ基板を作製する方法の一つとして、水素イオン注入剥離法が知られている。水素イオン注入剥離法は、水素イオンを注入した単結晶シリコン基板（ボンド基板）を、絶縁層を介して別の基板（ベース基板）に貼り合わせ、その後の熱処理によってイオン注入領域においてボンド基板を分離することで、ベース基板上に単結晶シリコン層を得る方法である。水素イオン注入剥離法を用いることで、ガラス基板等の絶縁基板上に単結晶シリコン層を有するＳＯＩ基板を作製することが可能である（例えば、特許文献１参照）。
ＳＯＩ基板の作製方法としてイオン注入剥離法を用いる場合には、一のボンド基板から複数のＳＯＩ基板を作製できるため、ＳＯＩ基板の作製に占めるボンド基板のコストを低減することができるというメリットがある。単結晶シリコン層が分離された後のボンド基板に対して再生処理を施すことで、使用後のボンド基板を、再度ＳＯＩ基板の作製に用いることができるためである。
イオン注入剥離法に用いられるボンド基板は、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理に起因したエッジロールオフ（Ｅｄｇｅ Ｒｏｌｌ Ｏｆｆ：Ｅ．Ｒ．Ｏ．）領域を、周縁部に有する。当該領域は、研磨布によってボンド基板のエッジが研磨されることにより形成されるものである。ボンド基板のエッジロールオフ領域では、その表面が曲面状になっており、また、ボンド基板の中央領域と比較して、厚みが小さくなっている。
イオン注入剥離法を用いてＳＯＩ基板を作製する場合、ボンド基板とベース基板とを貼り合わせることになるが、当該貼り合わせは分子間力やファンデルワールス力をメカニズムとするものであるから、貼り合わせ表面には所定の平坦性が求められる。表面の平坦性が確保できないエッジロールオフ領域では、当然に、ボンド基板とベース基板との貼り合わせは行われない。
このため、単結晶シリコン層を分離した後のボンド基板において、上記エッジロールオフ領域が存在する周縁部には、ベース基板に貼り合わせられなかった単結晶シリコン層が凸部として残存することになる。そして、当該凸部は、ボンド基板の再生処理の段階において問題となる。当該凸部と、それ以外の領域（貼り合わせが適切になされた領域）との高低差は、僅か数百ｎｍ程度である。しかしながら、ＣＭＰ処理による表面研磨により当該凸部を除去して新たなボンド基板として再生するには、基板を板厚方向に１０μｍ前後除去しなければならず、ボンド基板の再生回数や使用回数を十分に確保できないという問題を有している。
ＳＯＩ基板の作製に占めるボンド基板のコストを低減するために、一のボンド基板に対する再生回数及び使用回数をより多くすることが望まれている。一のボンド基板に対する再生回数及び使用回数を多くするために、再生処理における基板の表面研磨量をより少なくすることが望まれている。また、ボンド基板の表面は平坦性が高いことが好ましい。
よって、本発明の一態様は、少ない研磨量で、表面の平坦性が高い基板を得られる、半導体基板の再生方法を提供することを目的の一とする。また、本発明の一態様は、該半導体基板の再生方法を用いた、低いコストで表面の平坦性が高い基板を得られる、再生半導体基板の作製方法を提供することを目的の一とする。また、本発明の一態様は、当該再生半導体基板を用いた、コストが低いＳＯＩ基板の作製方法を提供することを目的の一とする。
単結晶半導体層を分離した後の半導体基板は、ＳＯＩ基板の作製工程におけるイオンの添加処理などによって損傷し、結晶欠陥やボイドなどを多く含む損傷半導体領域を有する。結晶性の違いや、炭素等の不純物の含有量などから、損傷半導体領域の性質は不均一である。よって、損傷半導体領域は、半導体材料の酸化されやすさが均一ではない。
本発明の一態様では、半導体材料が酸化されやすい損傷半導体領域（第１の損傷半導体領域）を第１の工程で除去し、半導体材料が酸化されにくく、かつ、未損傷半導体領域と研磨レートが異なる損傷半導体領域（第２の損傷半導体領域）を第２の工程で除去した後、研磨処理である第３の工程を行う。
本発明の一態様の半導体基板の再生方法は、酸化のされやすさが異なる第１の損傷半導体領域及び第２の損傷半導体領域を含む半導体基板に対し、酸化されやすい第１の損傷半導体領域を酸性の溶液を用いて選択的に除去する第１の工程と、該第１の損傷半導体領域に比べて酸化されにくい第２の損傷半導体領域をアルカリ性の溶液を用いて除去する第２の工程と、該第１の損傷半導体領域及び該第２の損傷半導体領域が除去された表面を研磨処理する第３の工程とを有する。また、本発明の一態様において、該第１の工程では、第１の損傷半導体領域を酸化し、該酸化された第１の損傷半導体領域を除去する。
具体的には、本発明の一態様は、未損傷半導体領域、第１の損傷半導体領域、及び第２の損傷半導体領域を含む半導体基板に対し、半導体基板を構成する半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、未損傷半導体領域に対して第１の損傷半導体領域を選択的に除去する第１の工程と、アルカリ性の溶液を用いて第２の損傷半導体領域を除去する第２の工程と、研磨処理である第３の工程と、を行う半導体基板の再生方法である。
第１の工程では、第１の損傷半導体領域に含まれる半導体材料を酸化し、酸化された半導体材料を溶解することで、第１の損傷半導体領域を除去する。この工程では、未損傷半導体領域と第１の損傷半導体領域とでエッチングレートが異なるため、除去する必要のない領域（未損傷半導体領域）が余分に除去されることを抑制することができる。よって、１回の再生処理における半導体基板の板厚の減少量を低減することができる。
第１の損傷半導体領域に比べて酸化されにくい第２の損傷半導体領域は、第１の工程において酸化されないため溶解もされず、半導体基板上から除去されない。よって、第１の工程が終了した後、半導体基板上には、部分的に第２の損傷半導体領域が残存してしまう（つまり、第２の損傷半導体領域は、第１の工程で除去できない損傷半導体領域の少なくとも一部である、といえる）。
ここで、第１の工程の次に研磨処理を行うと、第２の損傷半導体領域と未損傷半導体領域とで研磨レートが異なり、半導体基板の表面で一様な研磨ができない。したがって、部分的に残存する第２の損傷半導体領域に応じたムラ（凹凸）が該表面に形成され、再生半導体基板における十分な平坦性を得ることが困難である。または、再生半導体基板における十分な平坦性を得るために、半導体を大量に除去しなくてはならない（半導体の研磨量が多くなる）ため、半導体基板の再生回数や使用回数が減ってしまう。
しかし、上記本発明の一態様では、第１の工程の次に、アルカリ性の溶液を用いて第２の損傷半導体領域を除去する（第２の工程）。アルカリ性の溶液を用いることで、半導体材料を酸化しなくても、損傷半導体領域の半導体材料を除去することができるため、第２の工程では、第１の工程で除去することができなかった第２の損傷半導体領域を除去することができる。よって、第２の工程が終了した後は、第１の工程が終了した時よりも、半導体基板上に残る損傷半導体領域が低減されている（又は損傷半導体領域がほとんど存在しない）。
第２の工程の次に研磨処理（第３の工程）を行うことで、半導体基板の表面を一様に研磨し、平坦化することが容易となる。また、平坦性を得るために除去する半導体を少量とすることができる。したがって、本発明の一態様の半導体基板の再生方法を適用することで、少ない研磨量で、表面の平坦性が高い基板を得ることができる。
また、単結晶半導体層を分離した後の半導体基板は、ＳＯＩ基板の作製工程における絶縁層の形成や、自然酸化などによって表面に絶縁層を有することがある。本発明の一態様の半導体基板の再生方法では、第１の工程を行う前に、該絶縁層を除去する工程を行う。
本発明の一態様は、未損傷半導体領域、第１の損傷半導体領域、第２の損傷半導体領域、及び絶縁層を含む半導体基板に対し、エッチングにより絶縁層を除去する工程と、半導体基板を構成する半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、未損傷半導体領域に対して第１の損傷半導体領域を選択的に除去する第１の工程と、アルカリ性の溶液を用いて第２の損傷半導体領域を除去する第２の工程と、研磨処理である第３の工程と、を行う半導体基板の再生方法である。
また、本発明の一態様の半導体基板の再生方法は、イオンの照射及び熱処理を経て一部を半導体層として分離することにより、未損傷半導体領域、第１の損傷半導体領域、及び第２の損傷半導体領域が残存した半導体基板に対して行う。
特に、該イオンの照射が、質量分離を行わずになされたものである場合に、本発明の一態様の半導体基板の再生方法は好適である。
質量分離を行わないイオンの照射によって半導体基板に形成された損傷半導体領域は、結晶性の違いや、炭素等の不純物の含有量などの差が大きいため、損傷半導体領域の性質が特に不均一である。本発明の一態様では、性質が不均一な損傷半導体領域を除去する場合においても、少ない研磨量で、表面の平坦性の高い基板を得ることができる。
また、上記半導体基板の再生方法において、半導体基板を構成する半導体材料を酸化する物質として硝酸を用い、酸化された半導体材料を溶解する物質としてフッ酸を用い、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質として酢酸を用いることが好ましい。
このような材料を選択することで、未損傷半導体領域に対して損傷半導体領域（第１の損傷半導体領域）が特に選択的に除去されるため、除去する必要のない、未損傷半導体領域が余分に除去されることをさらに抑制することができる。よって、１回の再生処理における半導体基板の板厚の減少量を低減することができる。
また、上記半導体基板の再生方法において、半導体基板を構成する半導体材料を酸化する物質として硝酸を用い、酸化された半導体材料を溶解する物質としてフッ酸を用い、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質として酢酸を用い、該混合液が、さらに亜硝酸を含み、該亜硝酸の濃度が１０ｍｇ／ｌ以上１０００ｍｇ／ｌ以下であることが好ましい。
自己触媒として機能する亜硝酸を混合液に含むと、第１の工程におけるエッチングレートの安定化や処理時間の短縮化を実現することができるため、好ましい。
また、本発明の一態様の半導体基板の再生方法は、周縁部に存在する凸部に第１の損傷半導体領域を含む半導体基板に対して行う場合に好適である。本発明の一態様に含まれる第１の工程では、未損傷半導体領域に対して、第１の損傷半導体領域を選択的に除去できるため、凸部を除去する際に、除去する必要のない領域が余分に除去されることを抑制できる。
また、上記半導体基板の再生方法において、第２の工程と第３の工程の間に、イソプロピルアルコール（ＩＰＡ：Ｉｓｏｐｒｏｐｙｌ Ａｌｃｏｈｏｌ）を用いた乾燥処理を行うことが好ましい。
イソプロピルアルコールの蒸気で水を置換し半導体基板を乾燥させることで、表面を均一に乾燥させることができる。
また、本発明の一態様の半導体基板の再生方法は、無欠陥領域を除く領域の厚みが０μｍ以上４５０μｍ未満、好ましくは０μｍ以上１００μｍ未満である半導体基板に対して行う場合に好適である。
このような半導体基板を用いて、ＳＯＩ基板の作製及び本発明の一態様の再生処理を繰り返し行うことで、無欠陥領域を形成するための高温の熱処理を行うことなく、半導体基板が再利用できなくなる限界まで使用することができる。
また、本発明の一態様は、上記半導体基板の再生方法を用いて、半導体基板から再生半導体基板を作製する再生半導体基板の作製方法である。
本発明の一態様を適用することで、低いコストで表面の平坦性が高い基板を得ることができる。
また、本発明の一態様は、上記再生半導体基板の作製方法を用いて作製された再生半導体基板中にイオンを添加することで脆化領域を形成し、絶縁層を介して再生半導体基板とベース基板とを貼り合わせ、熱処理によって、再生半導体基板を分離して、ベース基板上に半導体層を形成するＳＯＩ基板の作製方法である。
本発明の一態様を適用することで、低いコストでＳＯＩ基板を得ることができる。
本発明の一態様では、少ない研磨量で、表面の平坦性が高い基板を得られる、半導体基板の再生方法を提供するができる。また、該半導体基板の再生方法を用いた、低いコストで表面の平坦性が高い基板を得られる、再生半導体基板の作製方法を提供することができる。また、当該再生半導体基板を用いた、コストが低いＳＯＩ基板の作製方法を提供することができる。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体基板の再生方法について説明する。具体的には、ＳＯＩ基板の作製に用いた半導体基板の再生方法について説明する。
本実施の形態では、本発明の一態様の半導体基板の再生方法について説明する。具体的には、ＳＯＩ基板の作製に用いた半導体基板の再生方法について説明する。
ＳＯＩ基板を作製する方法として、イオン注入剥離法が知られている。イオン注入剥離法を用いる場合、一のボンド基板（半導体基板）から複数のＳＯＩ基板を作製できる。これは、半導体層が分離された後のボンド基板に対して再生処理を施すことで、使用後のボンド基板を、再度ＳＯＩ基板の作製に用いることができるためである。
本発明の一態様の半導体基板の再生方法は、半導体層が分離された後のボンド基板に対して行うことができる。半導体層が分離された後のボンド基板は、ＳＯＩ基板の作製工程におけるイオンの添加処理などによって損傷し、結晶欠陥やボイドなどを多く含む損傷半導体領域を有する。
なお、イオンの添加等が行われていない単結晶半導体領域や、未損傷半導体領域は、結晶を構成している原子が空間的に規則的に配列されている。それに対して、損傷半導体領域は、イオンの照射等に起因して、結晶を構成している原子の配列（結晶構造）の乱れ、結晶欠陥、又は結晶格子の歪み等を一部に含む。
また、前述の通り、結晶性の違いや、炭素等の不純物の含有量などから、損傷半導体領域の性質は不均一である。したがって、損傷半導体領域は、半導体材料の酸化されやすさが均一ではない。
本発明の一態様では、半導体材料が酸化されやすい損傷半導体領域（第１の損傷半導体領域）を第１の工程で除去し、半導体材料が酸化されにくく、かつ、未損傷半導体領域と研磨レートが異なる損傷半導体領域（第２の損傷半導体領域）を第２の工程で除去する。
なお、本明細書中において、損傷半導体領域は、第１の損傷半導体領域及び第２の損傷半導体領域を含む。
具体的には、本発明の一態様は、未損傷半導体領域、第１の損傷半導体領域、及び第２の損傷半導体領域を含む半導体基板に対し、半導体基板を構成する半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、未損傷半導体領域に対して第１の損傷半導体領域を選択的に除去する第１の工程と、アルカリ性の溶液を用いて第２の損傷半導体領域を除去する第２の工程と、研磨処理である第３の工程と、を行う半導体基板の再生方法である。
第１の工程では、第１の損傷半導体領域に含まれる半導体材料を酸化し、酸化された半導体材料を溶解することで、第１の損傷半導体領域を除去する。この工程では、未損傷半導体領域と第１の損傷半導体領域とでエッチングレートが異なるため、除去する必要のない領域（未損傷半導体領域）が余分に除去されることを抑制することができる。よって、１回の再生処理における半導体基板の板厚の減少量を低減することができる。
しかし、第１の損傷半導体領域に比べて酸化されにくい第２の損傷半導体領域を、第１の工程によって完全に除去することは難しい。また、第１の工程で第１の損傷半導体領域だけでなく第２の損傷半導体領域も除去しようとすると、第１の工程に要する時間が非常に長くなってしまい、好ましくない。よって、第１の工程が終了した後、半導体基板上には、部分的に第２の損傷半導体領域が残存する。
また、第２の損傷半導体領域と未損傷半導体領域は研磨レートが異なる。よって、第１の工程の次に研磨処理を行うと半導体基板の表面で一様な研磨ができず、第２の損傷半導体領域に応じたムラ（凹凸）が該表面に形成され、再生半導体基板における十分な平坦性を得ることが困難である。または、再生半導体基板における十分な平坦性を得るために、半導体を大量に除去しなくてはならない（半導体の研磨量が多くなる）ため、半導体基板の再生回数や使用回数が減ってしまう。
したがって、本発明の一態様では、研磨処理の前に、アルカリ性の溶液を用いて第２の損傷半導体領域を除去する（第２の工程）。アルカリ性の溶液を用いることで、半導体材料を酸化しなくても、損傷半導体領域の半導体材料を除去することができるため、第２の工程では、第１の工程で除去することができない（又は除去することが難しい）第２の損傷半導体領域を簡便に除去することができる。よって、第１の工程及び第２の工程が終了した後の半導体基板は、第１の工程のみが終了したときの半導体基板に比べて、残存する損傷半導体領域が低減されている（又は、損傷半導体領域がほとんど存在しない）。
第２の工程の次に研磨処理（第３の工程）を行うことで、半導体基板表面における研磨レートの差を小さくできるため、該表面を一様に研磨し、平坦化することが容易となる。また、平坦性を得るために除去する半導体を少量とすることができる。したがって、本発明の一態様の半導体基板の再生方法を適用することで、少ない研磨量で、表面の平坦性が高い基板を得ることができる。
なお、第１の工程を行わず、第２の工程で、第１の損傷半導体領域及び第２の損傷半導体領域の双方を除去しようとすると、損傷半導体領域のエッチングが未損傷半導体領域に対して選択的に行われないため、除去する必要のない領域（未損傷半導体領域）が余分に除去されてしまう。したがって、選択的に第１の損傷半導体領域を除去する第１の工程と、第１の工程で除去できない第２の損傷半導体領域を除去する第２の工程との両方を含む本発明の一態様の半導体基板の再生方法が好ましい。
以下では、まずＳＯＩ基板の作製方法の一例について図１を用いて説明し、次に、本発明の一態様の半導体基板の再生方法について図２を用いて説明する。
なお、ＳＯＩ基板の作製方法の詳細は、実施の形態２で後述する（例えば、図５に示す工程Ａ乃至工程Ｄに係る説明を参酌できる）ため、ここでは概略の説明のみにとどめる。
＜ＳＯＩ基板の作製方法＞
はじめに、ベース基板１２０（図１（Ａ））と、ボンド基板である半導体基板１００（図１（Ｂ））とを準備する。本実施の形態では、ベース基板１２０としてガラス基板を用い、半導体基板１００として単結晶シリコン基板を用いる場合について説明する。
はじめに、ベース基板１２０（図１（Ａ））と、ボンド基板である半導体基板１００（図１（Ｂ））とを準備する。本実施の形態では、ベース基板１２０としてガラス基板を用い、半導体基板１００として単結晶シリコン基板を用いる場合について説明する。
次に、半導体基板１００の表面から所定の深さに脆化領域１０４を形成する。そして、絶縁層１０２及び絶縁層１２２を介して、ベース基板１２０と半導体基板１００とを貼り合わせる（図１（Ｃ））。
脆化領域１０４は、例えば、半導体基板１００に形成された絶縁層１０２に、水素イオンを照射し、半導体基板１００中に水素イオンを添加することで形成することができる。
絶縁層１０２及び絶縁層１２２は、接合層として機能する。接合不良を抑制するため、接合層は表面が平滑であると好ましい。接合層は必要で無ければ設けなくても良い。また、接合層として、ベース基板１２０上の絶縁層１２２のみを有していても良く、又は、接合層として、半導体基板１００上の絶縁層１０２のみを有していても良い。絶縁層１０２及び絶縁層１２２は、それぞれ、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜等の絶縁膜を単層で、又は積層させて形成することができる。これらの膜は、熱酸化法、ＣＶＤ法、スパッタリング法等を用いて形成することができる。
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は、１００原子％を超えない。
次に、熱処理等を行い、脆化領域１０４にて半導体基板１００を半導体層１２４と分離後の半導体基板１２１とに分離することにより、ベース基板１２０上に半導体層１２４を形成する（図１（Ｄ））。分離後の半導体基板１２１は、絶縁層１２５（絶縁層１０２の一部）を含む。分離後の半導体基板１２１は、後述する本発明の一態様の半導体基板の再生方法によって再生半導体基板となり、再度ＳＯＩ基板の作製に用いることができる。なお、図１では図示しないが、分離後の半導体基板１２１の周縁部には凸部が存在している。
熱処理を行う場合、当該熱処理によって脆化領域１０４に形成されている微小な孔にはイオンを照射することにより打ち込まれた原子が析出し、微小な孔の内部の圧力が上昇する。圧力の上昇により、脆化領域１０４には亀裂が生じるため、脆化領域１０４において半導体基板１００が分離することになる。絶縁層１２２と絶縁層１２３とは接合しているため、ベース基板１２０上には絶縁層１２２（絶縁層１０２の一部）及び絶縁層１２３を介して半導体基板１００から分離された半導体層１２４が残存する。
その後、表面処理等を行うことによって、半導体層１２４の表面を平坦化する。表面処理としては、例えば、レーザビームの照射処理や、エッチング処理、ＣＭＰ処理などの研磨処理がある。
以上の工程により、ベース基板１２０上に絶縁層１２２及び絶縁層１２３を介して半導体層１２４が設けられたＳＯＩ基板を得ることができる（図１（Ｅ））。
＜本発明の一態様の半導体基板の再生方法＞
次に、本発明の一態様を適用した、分離後の半導体基板１２１の再生工程について図２を用いて説明する。
次に、本発明の一態様を適用した、分離後の半導体基板１２１の再生工程について図２を用いて説明する。
半導体基板１２１の周縁部には、凸部１１０が存在する（図２（Ａ））。凸部１１０は、絶縁層１２５、未分離の半導体領域１２６、イオンが添加された半導体領域１２７を含む。
未分離の半導体領域１２６及びイオンが添加された半導体領域１２７は、損傷半導体領域に含まれ、ＳＯＩ基板の作製工程におけるイオンの添加処理などによって、いずれも損傷し、結晶欠陥やボイドなどを多く含んでいる。
凸部１１０は、半導体基板のエッジロールオフ領域と呼ばれる領域を含んでいる。エッジロールオフ領域は、半導体基板の表面処理（ＣＭＰ処理）に起因して生じる。ＣＭＰ処理では、その原理から、半導体基板周縁部の研磨が中央部より早く進む傾向にあり、これによって、半導体基板の周縁部には、半導体基板の中央部より厚みが小さい領域（エッジロールオフ領域）が形成される。エッジロールオフ領域近傍の板厚は、半導体層が分離される前の半導体基板の中央部の板厚と比べて薄くなっており、当該エッジロールオフ領域は、ＳＯＩ基板の作製の際に貼り合わせが行われない領域となる。その結果、半導体基板１２１のエッジロールオフ領域には、上記凸部１１０が残存することになる。
なお、半導体基板１２１の凸部１１０以外の領域（特に、上記エッジロールオフ領域に囲まれる領域）には、イオンが添加された半導体領域１２９が存在している。イオンが添加された半導体領域１２９は、ＳＯＩ基板の作製工程において形成されるイオンが添加された領域が、半導体層が分離された後の半導体基板１２１に残存することで形成される。イオンが添加された半導体領域１２９は、凸部１１０における半導体領域（半導体領域１２６及び半導体領域１２７）と比較して十分に薄い。また、半導体領域１２９も、損傷半導体領域に含まれ、イオンの添加処理などによって損傷し、結晶欠陥等を多く含んでいる。
図２（Ｂ）に凸部１１０を拡大した模式図を示す。凸部１１０は、エッジロールオフ領域に対応する領域と面取部に対応する領域とを含む。本実施の形態では、エッジロールオフ領域を、上記凸部１１０の表面における接平面と、基準面とのなす角θが０．５°以下となる点が集合した領域をいうものとする。ここで、基準面としては、半導体基板の表面又は裏面に平行な平面が採用される。
また、面取部を基板の端からの距離が０．２ｍｍ未満の領域とし、エッジロールオフ領域をこれより内側の貼り合わせが行われなかった領域と規定することもできる。具体的には、基板の端からの距離が０．２ｍｍ以上０．９ｍｍ以下の領域をエッジロールオフ領域と呼ぶことができる。
なお、面取部はベース基板とボンド基板との貼り合わせには関与しないため、面取部の平坦性は基板の再生処理において問題とならない。一方で、エッジロールオフ領域の近傍はベース基板とボンド基板との貼り合わせに関与する。よって、エッジロールオフ領域の平坦性次第では、再生半導体基板をＳＯＩ基板の作製工程に用いることができないこともある。このような理由から、半導体基板の再生処理において、エッジロールオフ領域における凸部１１０を除去し、平坦性を向上させることが極めて重要となる。
本実施の形態における半導体基板の再生処理は、絶縁層１２５を除去する工程と、第１の損傷半導体領域を除去する第１の工程と、第２の損傷半導体領域を除去する第２の工程と、研磨処理である第３の工程とを含む。以下、これらについて詳述する。
≪絶縁層１２５の除去≫
絶縁層１２５は、フッ酸を含む溶液をエッチャントとするウェットエッチング処理によって除去することができる（図２（Ｃ））。フッ酸を含む溶液としては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）や、５％フッ酸溶液を用いることができる。ウェットエッチング処理は、１２０秒間から５００秒間程度、好ましくは１８０秒間から３００秒間程度行うことが好ましい。
絶縁層１２５は、フッ酸を含む溶液をエッチャントとするウェットエッチング処理によって除去することができる（図２（Ｃ））。フッ酸を含む溶液としては、フッ酸とフッ化アンモニウムと界面活性剤を含む混合溶液（例えば、ステラケミファ社製、商品名：ＬＡＬ５００）や、５％フッ酸溶液を用いることができる。ウェットエッチング処理は、１２０秒間から５００秒間程度、好ましくは１８０秒間から３００秒間程度行うことが好ましい。
なお、ウェットエッチング処理は半導体基板１２１を処理槽内の溶液に浸漬することによって行うことができるため、複数の半導体基板１２１を一括処理することが可能である。このため、再生処理の効率化を図ることができる。
第１のエッチング処理として、ドライエッチング処理を用いても良い。また、ウェットエッチング処理とドライエッチング処理とを組み合わせて用いても良い。ドライエッチング処理としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法などを用いることができる。
なお、半導体基板１２１上に絶縁層１２５が設けられていない場合（例えば、ＳＯＩ基板の作製工程において、半導体基板１００に絶縁層１０２（接合層）を設けなかった場合等）は、絶縁層１２５を除去する本工程を省略することができる。また、ＳＯＩ基板の作製工程中などに、半導体基板１００に自然酸化膜が形成されることがある。該自然酸化膜の除去のために、本工程を実施しても良い。
≪第１の工程：第１の損傷半導体領域の除去≫
第１の工程では、半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、該半導体材料の酸化速度及び該酸化された半導体材料の溶解速度を制御する物質と、を含む混合液をエッチャントとして用いるウェットエッチング処理を行うことで、第１の損傷半導体領域を除去する。
第１の工程では、半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、該半導体材料の酸化速度及び該酸化された半導体材料の溶解速度を制御する物質と、を含む混合液をエッチャントとして用いるウェットエッチング処理を行うことで、第１の損傷半導体領域を除去する。
半導体材料を酸化する物質としては、硝酸を用いることが好ましい。また、酸化された半導体材料を溶解する物質としては、フッ酸を用いることが好ましい。また、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質としては、酢酸を用いることが好ましい。
当該エッチング処理は、１分間以上１０分間以下程度行うのが望ましく、例えば、２分間以上８分間以下程度行うのが好適である。また、混合液の温度は、１０℃以上３０℃以下程度とするのが望ましく、例えば、２５℃とするのが好適である。
混合液中に含まれる半導体材料を酸化する物質として硝酸を用いる場合、該混合液に、自己触媒として機能する亜硝酸を含ませることが好ましい。亜硝酸を含むことで、エッチングレートの安定化を実現することができる。また、亜硝酸を含むことで、エッチングレートが増大し、処理時間の短縮化を実現することができる。
亜硝酸を含む当該エッチング処理は、３０秒間以上１２０秒間以下程度行うことが好ましく、例えば、後述するフッ酸と硝酸と酢酸の体積比が１：２：１０の混合液を用いる場合は、４５秒間以上１０５秒間以下程度行うことが好適である。また、混合液の温度は、１０℃以上４０℃以下程度とすることが好ましく、例えば、３０℃とすることが好適である。
上記エッチャントとして、硝酸（濃度：７０重量％）、フッ酸（濃度：５０重量％）、及び酢酸（濃度：９９．７重量％）の混合液を用いる場合、硝酸の体積は、酢酸の体積の０．０１倍より大きく１倍未満とし、かつ、フッ酸の体積の０．１倍より大きく１００倍未満とし、フッ酸の体積は、酢酸の体積の０．０１倍より大きく０．５倍未満とすることが好ましい。例えば、フッ酸と硝酸と酢酸の体積比を１：３：１０とすることが好ましい。また、亜硝酸を含む場合は、例えば、フッ酸と硝酸と酢酸の体積比を１：２：１０（亜硝酸濃度１０ｍｇ／ｌ以上１０００ｍｇ／ｌ以下）とすることが好ましい。
損傷半導体領域には、イオンの添加に伴って形成された結晶欠陥やボイドなどが存在しており、エッチャントが浸透しやすい。このため、損傷半導体領域では、表面のみでなく、内部からもエッチングが進行することになる。
具体的には、エッチングは基板平面に垂直な方向に深い縦穴を形成するように進行し、その縦穴を拡大するように行われる傾向にある。つまり、損傷半導体領域では、未損傷半導体領域と比較して大きなエッチングレートでエッチング処理が進行することになる。
ここで、「エッチングレート」とは、単位時間あたりのエッチング量（被エッチング量）をいう。つまり、「エッチングレートが大きい」とは、よりエッチングされやすいことを意味し、「エッチングレートが小さい」とは、よりエッチングされにくいことを意味する。
このように、半導体材料を酸化する物質と、酸化された半導体材料を溶解する物質と、半導体材料の酸化速度及び酸化された半導体材料の溶解速度を制御する物質とを含む混合液をエッチャントとしてエッチング処理を行うことにより、未損傷半導体領域に対して第１の損傷半導体領域を選択的に除去することができる。
なお、凸部１１０における損傷半導体領域（半導体領域１２６及び半導体領域１２７）の厚さと、それ以外の領域における損傷半導体領域（半導体領域１２９）の厚さは、大きく異なっている。このため、凸部１１０（周縁部）と、それ以外の領域（中央部）とのエッチング選択比は、第１の工程の間において一定ではない。
具体的には、次の通りである。まず、第１の工程を開始した直後は、凸部１１０及びそれ以外の領域において、第１の損傷半導体領域がエッチングされることになり、エッチング選択比は１前後となる。そして、凸部１１０以外の領域（半導体領域１２９）の第１の損傷半導体領域が除去された後には、当該領域に未損傷半導体領域が現れることになる。そのため、凸部１１０の第１の損傷半導体領域が優先的に除去されることになり、エッチング選択比は１．７以上となる。そして、凸部１１０（半導体領域１２６、半導体領域１２７）の第１の損傷半導体領域が除去されると、当該領域に未損傷半導体領域が現れることになるため、エッチング選択比は再び１前後となる。
このように、第１の工程の間でエッチング選択比は変動するため、この選択比の変化をエッチング終了時の目安とすることが可能である。例えば、エッチング選択比が１．２未満に低下した段階で、エッチング処理を停止させることで、第１の工程における不必要なオーバーエッチングを抑制しつつ、第１の損傷半導体領域を除去することができる。
なお、エッチング選択比は、所定時間（例えば、３０秒、１分など）における凸部１１０（周縁部）と、それ以外の領域（中央部）のそれぞれの膜厚の減少量を比較して求めたもの（差分値）であっても良いし、瞬間の膜厚の減少量を比較して求めたもの（微分値）であっても良い。
以上に示したように、第１の工程では、第１の損傷半導体領域と未損傷半導体領域とでエッチングレートが異なるため、除去する必要のない領域（未損傷半導体領域）が余分に除去されることを抑制することができる。
≪第２の工程：第２の損傷半導体領域の除去≫
第２の工程では、アルカリ性の溶液を用いて、第１の工程で除去できなかった損傷半導体領域（第２の損傷半導体領域）を除去する。
第２の工程では、アルカリ性の溶液を用いて、第１の工程で除去できなかった損傷半導体領域（第２の損傷半導体領域）を除去する。
アルカリ性の溶液を用いることで、半導体材料を酸化しなくても、損傷半導体領域の半導体材料を除去することができるため、第２の工程では、第１の工程で除去することができなかった第２の損傷半導体領域を除去することができる。よって、第２の工程が終了した後は、第１の工程が終了した時よりも、半導体基板上に残る損傷半導体領域が低減されている（又は損傷半導体領域がほとんど存在しない）。
アルカリ性の溶液は、無機アルカリと有機アルカリのどちらを含んでいても良い。有機アルカリを含む溶液としては、例えば、ＴＭＡＨ（Ｔｅｔｒａ ＭｅｔｈｙｌＡｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）を含む有機アルカリ水溶液や、アンモニア過酸化水素水混合溶液（ＡＰＭ）等が挙げられる。また、市販の有機アルカリ系洗浄剤を用いても良く、例えば、アルカリ性のガラス基板洗浄剤等が挙げられ、具体的には、ＰＫ−ＬＣＧ４０７（株式会社パーカーコーポレーション製）等を用いることができる。
アルカリ性の溶液は、ｐＨが９以上１３以下であると好ましく、ｐＨが１０以上１２以下であるとより好ましい。
当該アルカリ性の溶液を用いた処理は、１分間以上１０分間以下程度行うのが望ましく、例えば、５分間程度行うのが好適である。また、アルカリ性の溶液の温度は、１０℃以上５０℃以下程度とするのが望ましく、例えば、４０℃とするのが好適である。
なお、半導体基板における第３の工程を施す面は、均一に乾燥していることが好ましい。よって、第２の工程が完了し、第３の工程を施す前の半導体基板に対して、ＩＰＡ（Ｉｓｏｐｒｏｐｙｌ Ａｌｃｏｈｏｌ）による乾燥（水をイソプロピルアルコールの蒸気で置換する方法）を行うことが好ましい。
例えば、半導体基板の表面の一部に水分が付着することで、ウォーターマークと呼ばれる反応生成物が形成され、半導体基板の表面に乾燥のムラや凹凸が生じることがある。このようなムラや凹凸が生じると、第３の工程で、十分な平坦性を有する再生半導体基板を得ることが難しい場合がある。または、十分な平坦性を有する再生半導体基板を得るために、半導体を大量に除去しなくてはならない（半導体の研磨量が多くなる）場合がある。よって、半導体基板を均一に乾燥させることが好ましい。
≪第３の工程：研磨処理≫
第３の工程では、研磨処理を行い、半導体基板の表面の平坦化を行う。
第３の工程では、研磨処理を行い、半導体基板の表面の平坦化を行う。
第２の工程において第２の損傷半導体領域を除去したため、第３の工程を行う際に、半導体基板の表面で、研磨レートの異なる部分がほとんど無いと言える。したがって、第３の工程では、半導体基板１２１の表面で一様な研磨を行うことができ、研磨のムラに起因する凹凸の形成を抑制することができる。また、余分な半導体の除去を抑制し、かつ、平坦性の高い再生半導体基板を得ることができる。
研磨処理としては、ＣＭＰ処理を行うことが好ましい。
ここで、ＣＭＰ処理とは、被処理物の表面を化学的・機械的な複合作用により平坦化する手法をいう。例えば、研磨ステージの上に研磨布を貼り付け、被処理物と研磨布との間にスラリー（研磨剤）を供給しながら、研磨ステージと被処理物を各々回転または揺動させることにより行われる。これによって、スラリーと被処理物表面との間の化学反応、及び研磨布による被処理物の機械的研磨の作用によって、被処理物の表面が研磨される。
ＣＭＰ処理の回数は１回であっても複数回であっても良い。ＣＭＰ処理を複数回行う場合には、例えば、高い研磨レートで第１のＣＭＰ処理を行った後に、低い研磨レートで第２のＣＭＰ処理を行うことが好ましい。
第１のＣＭＰ処理に用いる研磨布は、第２のＣＭＰ処理に用いる研磨布よりも硬いことが好ましい。また、第１のＣＭＰ処理に用いるスラリーの粒径は、第２のＣＭＰ処理に用いるスラリーの粒径よりも大きいことが好ましい。
例えば、ポリウレタンを含む研磨布を用いることができる。また、第１のＣＭＰ処理におけるスラリーの粒径は、５０ｎｍ〜１２０ｎｍ程度とすることが好ましい。第２のＣＭＰ処理におけるスラリーの粒径は、４５ｎｍ〜７５ｎｍ程度とすることが好ましい。
ＣＭＰ処理において、スラリー流量、研磨圧、スピンドル回転数、テーブル回転数、及び処理時間を適宜設定することで、半導体を余分に除去しないようにすることが好ましい。例えば、研磨圧を高くしすぎない、又は処理時間を長くしないことで、半導体の除去量の抑制を図ることができる。
また、スピンドル回転数とテーブル回転数を異なる値とすることで、半導体基板表面のうち同じ領域ばかりが研磨される（研磨される領域が偏る）ことを抑制し、研磨を表面全体に行き渡るように（まんべんなく）行うことができるため、好ましい。また、半導体基板表面のうち、特に平坦性の低い凸部１１０に含まれる表面の平坦性を高めることが容易となるため、好ましい。
なお、第１の工程及び第２の工程において除去することができなかった損傷半導体領域を、研磨処理において除去することもできる。
本発明の一態様の半導体基板の再生方法では、第１の工程において、第１の損傷半導体領域を除去し、第２の工程において、第２の損傷半導体領域を除去している。したがって、第３の工程を施す前の半導体基板の表面の平坦性が低くても、該表面は研磨レートの差が小さいため、少ない研磨量で、平坦性の高い表面の再生半導体基板を得ることができる。
また、研磨処理に加えて、レーザ光の照射処理やランプ光の照射処理を行っても良い。
以上により半導体基板１２１が再生され、図２（Ｄ）に示すように再生半導体基板１３２が完成する。
以上に示したように、本発明の一態様の半導体基板の再生方法では、半導体材料が酸化されやすい損傷半導体領域（第１の損傷半導体領域）を第１の工程で除去し、半導体材料が酸化されにくく、かつ、未損傷半導体領域と研磨レートが異なる損傷半導体領域（第２の損傷半導体領域）を第２の工程で除去した後、研磨処理である第３の工程を行う。したがって、少ない研磨量で、表面の平坦性が高い基板を得ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、ＳＯＩ基板の作製方法の一例について、図３乃至５を用いて説明する。
本実施の形態では、ＳＯＩ基板の作製方法の一例について、図３乃至５を用いて説明する。
［工程Ａ：ボンド基板への処理］
図５に示す工程Ａでは、ボンド基板である半導体基板１００に対して処理を行う。具体的には、半導体基板１００に脆化領域１０４を形成するなど、ベース基板１２０と貼り合わせるための準備を行う。
図５に示す工程Ａでは、ボンド基板である半導体基板１００に対して処理を行う。具体的には、半導体基板１００に脆化領域１０４を形成するなど、ベース基板１２０と貼り合わせるための準備を行う。
≪工程（Ａ−１）：基板準備≫
はじめに、ボンド基板として、半導体基板１００を準備する（図３（Ａ））。半導体基板１００の周縁部には、欠けやひび割れを防ぐための面取り部が存在する。
はじめに、ボンド基板として、半導体基板１００を準備する（図３（Ａ））。半導体基板１００の周縁部には、欠けやひび割れを防ぐための面取り部が存在する。
半導体基板１００としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板、又は多結晶半導体基板を用いることができる。また、ガリウムヒ素やガリウムヒ素リン、インジウムガリウムヒ素等の化合物半導体基板を用いることもできる。半導体基板１００の形状は限られず、円形や矩形状等の基板を用いることができる。また、半導体基板１００は、ＣＺ（チョクラルスキー）法やＦＺ（フローティングゾーン）法を用いて作製することができる。
以下の説明では、半導体基板１００として、矩形状の単結晶シリコン基板を用いる場合について示す。
なお、半導体基板１００の表面は、適宜洗浄しておくことが好ましい。洗浄には、例えば、硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、塩酸過酸化水素水混合溶液（ＨＰＭ）、希フッ酸（ＤＨＦ）、オゾン水などを用いることができる。また、希フッ酸とオゾン水を交互に吐出して半導体基板１００の表面を洗浄しても良い。必要に応じて、メガヘルツ超音波洗浄（メガソニック洗浄）等の超音波洗浄や、２流体ジェット洗浄を組み合わせることが好ましい。洗浄により、半導体基板１００表面の異物、有機汚染を低減し、絶縁層１０２を均一に形成することが可能となる。
≪工程（Ａ−２）：絶縁層形成≫
次に、半導体基板１００上に絶縁層１０２を形成する（図３（Ｂ））。半導体基板１００上の絶縁層１０２は、必須の構成ではないため、工程（Ａ−２）は省略することができる。
次に、半導体基板１００上に絶縁層１０２を形成する（図３（Ｂ））。半導体基板１００上の絶縁層１０２は、必須の構成ではないため、工程（Ａ−２）は省略することができる。
絶縁層１０２は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。絶縁層１０２は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを組成に含む絶縁膜を用いて形成することができる。また、実施の形態１で挙げた材料を用いて形成しても良い。
本実施の形態では、一例として、酸化シリコン膜を絶縁層１０２として用いる場合について説明する。
なお、図３（Ｂ）では、半導体基板１００を覆うように絶縁層１０２が形成されているが、本発明の一態様はこれに限定されない。半導体基板１００にＣＶＤ法等を用いて絶縁層１０２を設ける場合、半導体基板１００の一方の面にのみ絶縁層１０２が形成されていても良い。
絶縁層１０２として用いる酸化シリコン膜はシランと酸素、又はテトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、酸化シリコン膜の表面を酸素プラズマ処理で緻密化しても良い。また、酸化シリコン膜は、有機シランガスを用いて化学気相成長法により作製しても良い。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（化学式ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（化学式ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
また、半導体基板１００を熱酸化することで得られる熱酸化膜で、絶縁層１０２を形成することもできる。上記熱酸化膜を形成するための熱酸化処理には、ウェット酸化、バイロジェニック酸化、ドライ酸化を用いても良く、酸化雰囲気中にハロゲンを含むガスを添加しても良い。ハロゲンを含むガスとしては、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２などから選ばれた一種又は複数種のガスを用いることができる。
熱酸化膜の形成条件の一例としては、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上１１００℃以下（代表的には、９５０℃程度）で熱処理を行うというものがある。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化膜の膜厚は、１０ｎｍ〜１１００ｎｍ（好ましくは５０ｎｍ〜１５０ｎｍ）、例えば１００ｎｍとすることができる。
このような、ハロゲン元素を含む雰囲気での熱酸化処理により、酸化膜にハロゲン元素を含ませることができる。ハロゲン元素を１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度で酸化膜に含ませることにより、外因性の不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を酸化膜が捕集するので、後に形成される半導体層の汚染を防止することができる。
また、絶縁層１０２中に塩素等のハロゲン元素を含ませることにより、半導体基板１００に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。具体的には、絶縁層１０２を形成した後に行われる熱処理により、半導体基板１００に含まれる不純物が絶縁層１０２に析出し、ハロゲン原子（例えば塩素原子）と反応して捕獲されることとなる。それにより絶縁層１０２中に捕集した当該不純物を固定して半導体基板１００の汚染を防ぐことができる。また、絶縁層１０２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を固定する膜としても機能しうる。
特に、ハロゲンを含む雰囲気下における熱処理により、絶縁層１０２中に塩素等のハロゲンを含ませることは、半導体基板１００の洗浄が不十分である場合や、繰り返し再生処理を施して用いられる半導体基板の汚染除去において有効である。
また、酸化処理雰囲気に含まれるハロゲン元素により、半導体基板１００の表面の欠陥が終端されるため、酸化膜と半導体基板１００との界面の局在準位密度を低減することができる。
また、絶縁層１０２中に含まれるハロゲン元素は、絶縁層１０２に歪みを形成する。その結果、絶縁層１０２の水分に対する吸収率が向上し、水分の拡散速度が増加する。つまり、絶縁層１０２の表面に水分が存在する場合に、当該表面に存在する水分を絶縁層１０２中に素早く吸収し、拡散させることができる。
また、ベース基板として、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むようなガラス基板を用いる場合、上記不純物がベース基板から半導体層に拡散することを防止できるような膜を、少なくとも１層以上、絶縁層１０２が含んでいることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜などがある。このような膜を絶縁層１０２が有することで、絶縁層１０２をバリア膜（ブロッキング膜とも呼ぶ）として機能させることができる。
例えば、絶縁層１０２を単層構造のバリア膜として形成する場合、厚さ１５ｎｍ以上３００ｎｍ以下の窒化シリコン膜や窒化酸化シリコン膜で形成することができる。
絶縁層１０２を、バリア膜として機能する２層構造とする場合は、上層は、バリア機能の高い絶縁膜で構成する。上層の絶縁膜は、例えば厚さ１５ｎｍ〜３００ｎｍの窒化シリコン膜や窒化酸化シリコン膜で形成することができる。これらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、半導体基板１００と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。上層の絶縁膜の応力を緩和する効果のある絶縁膜として、酸化シリコン膜、酸化窒化シリコン膜及び半導体基板１００を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上２００ｎｍ以下とすることができる。
例えば、絶縁層１０２をバリア膜として機能させるために、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、又は、酸化窒化シリコン膜と窒化酸化シリコン膜などの組み合わせで絶縁層１０２を形成すると良い。
≪工程（Ａ−３）：イオン照射≫
次に、半導体基板１００に、電界で加速されたイオンでなるイオンビームを、矢印で示すように絶縁層１０２を介して照射し、半導体基板１００の表面から所望の深さの領域に脆化領域１０４を形成する（図３（Ｃ））。脆化領域１０４が形成される深さは、イオンの平均侵入深さとほぼ同じ深さであり、これは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。また、加速エネルギーは加速電圧などにより調節できる。脆化領域１０４が形成される深さによって、後に半導体基板１００から分離される半導体層１２４の厚さが決定される。脆化領域１０４が形成される深さは、例えば半導体基板１００の表面から１０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は、５０ｎｍ以上３００ｎｍ以下、例えば２００ｎｍ程度である。なお、本実施の形態では、イオンの照射を絶縁層１０２の形成後に行っているが、これに限られず、絶縁層１０２の形成前にイオンの照射を行っても良い。
次に、半導体基板１００に、電界で加速されたイオンでなるイオンビームを、矢印で示すように絶縁層１０２を介して照射し、半導体基板１００の表面から所望の深さの領域に脆化領域１０４を形成する（図３（Ｃ））。脆化領域１０４が形成される深さは、イオンの平均侵入深さとほぼ同じ深さであり、これは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。また、加速エネルギーは加速電圧などにより調節できる。脆化領域１０４が形成される深さによって、後に半導体基板１００から分離される半導体層１２４の厚さが決定される。脆化領域１０４が形成される深さは、例えば半導体基板１００の表面から１０ｎｍ以上５００ｎｍ以下とすることができ、好ましい深さの範囲は、５０ｎｍ以上３００ｎｍ以下、例えば２００ｎｍ程度である。なお、本実施の形態では、イオンの照射を絶縁層１０２の形成後に行っているが、これに限られず、絶縁層１０２の形成前にイオンの照射を行っても良い。
脆化領域１０４は、イオンドーピング処理によって形成することができる。イオンドーピング処理は、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な例としては、プロセスガスをプラズマ励起して生成された全てのイオン種を含むイオンビームを、チャンバー内に配置された被処理体に照射する非質量分離型の装置がある。非質量分離型の装置では、プラズマ中のイオン種を質量分離せず、全てのイオン種を含むイオンビームを被処理体に照射する。
本実施の形態では、イオンドーピング装置を用い、プラズマソースガスをプラズマ励起して生成された全てのイオン種を含むイオンビームを半導体基板１００に照射する場合について説明する。プラズマソースガスとしては、水素を含むガス、例えば、Ｈ２を供給する。水素を含むガスを励起してプラズマを生成し、質量分離せずにプラズマ中に含まれるイオンを加速し、加速されたイオンを半導体基板１００に打ち込む。
上記イオンビームの照射処理においては、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）の総量に対してＨ３ ＋の割合を５０％以上とする。より好ましくは、そのＨ３ ＋の割合を８０％以上とする。プラズマ中のＨ３ ＋の割合を高くすることで、水素イオンを効率良く、半導体基板１００に打ち込むことができるためである。なお、Ｈ３ ＋はＨ＋の３倍の質量を持つことから、同じ深さに水素原子を１つ打ち込む場合、Ｈ３ ＋の加速電圧は、Ｈ＋の加速電圧の３倍にすることが可能である。これにより、イオンビームの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。また、同じ質量のイオンを打ち込むことで、半導体基板１００の同じ深さに集中させてイオンを打ち込むことができる。
イオンドーピング装置は廉価で、大面積処理に優れているため、イオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合には、重金属も同時に導入される恐れがあるが、塩素原子を含有する絶縁層１０２を介してイオンの照射を行うことによって、重金属による半導体基板１００の汚染を防ぐことができる。
脆化領域１０４の形成は、イオン注入装置を用いたイオン注入処理で行っても良い。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を含むイオンビームを被処理体に照射する質量分離型の装置である。イオン注入装置を用いる場合には、水素ガスやＰＨ３を励起して生成されたＨ＋、Ｈ２ ＋、Ｈ３ ＋を質量分離して、これらのいずれかを半導体基板１００に打ち込む。
イオン注入装置では、半導体基板１００に対して単一のイオンのイオンビームを照射することが可能であり、半導体基板１００の同じ深さに集中させてイオンを打ち込むことができる。このため、打ち込まれるイオンの深さ方向のプロファイルにおいて、ピークをシャープにすることが可能であり、分離される半導体層の表面の平坦性を高めることが容易である。また、その電極構造から、重金属による汚染が比較的小さく、半導体層の特性悪化を抑制することができるため好適である。
≪工程（Ａ−４）：表面処理≫
次に、絶縁層１０２が形成された半導体基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄や、純水と窒素による２流体ジェット洗浄などで行うことができる。超音波洗浄としては、メガヘルツ超音波洗浄（メガソニック洗浄）を用いることが望ましい。
次に、絶縁層１０２が形成された半導体基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄や、純水と窒素による２流体ジェット洗浄などで行うことができる。超音波洗浄としては、メガヘルツ超音波洗浄（メガソニック洗浄）を用いることが望ましい。
上述の超音波洗浄や２流体ジェット洗浄の後、半導体基板１００をオゾン水で洗浄しても良い。オゾン水で洗浄することで、有機物の除去と、絶縁層１０２表面の親水性を向上させる表面の活性化処理を行うことができる。
絶縁層１０２の表面の活性化処理は、オゾン水による洗浄の他、原子ビーム又はイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理又はラジカル処理で行うことができる。原子ビーム又はイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム又は不活性ガスイオンビームを用いることができる。
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等又はそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。本明細書中では一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。一重項酸素を生成する際にオゾンが生じる、又はオゾンから一重項酸素を生成する反応もあるためである。
［工程Ｂ：ベース基板への処理］
図５に示す工程Ｂでは、半導体基板１００と貼り合わせるための準備として、ベース基板１２０に対して処理を行う。
図５に示す工程Ｂでは、半導体基板１００と貼り合わせるための準備として、ベース基板１２０に対して処理を行う。
≪工程（Ｂ−１）：基板準備≫
はじめに、ベース基板１２０を準備する。ベース基板１２０としては、絶縁基板を用いることが好ましく、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板などを用いることができる。他にも、ベース基板１２０として単結晶半導体基板（例えば、単結晶シリコン基板）や多結晶半導体基板（例えば、多結晶シリコン基板）を用いても良い。
はじめに、ベース基板１２０を準備する。ベース基板１２０としては、絶縁基板を用いることが好ましく、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板などを用いることができる。他にも、ベース基板１２０として単結晶半導体基板（例えば、単結晶シリコン基板）や多結晶半導体基板（例えば、多結晶シリコン基板）を用いても良い。
ベース基板１２０として、耐熱性の高い基板を用いても良い。耐熱性の高い基板としては、例えば、石英基板、サファイア基板、半導体基板（単結晶シリコン基板や多結晶シリコン基板など）が挙げられる。耐熱性の高い基板を用いることで、以降の各種熱処理の温度の上限を、該基板の融点付近まで引き上げることが可能である。
ベース基板１２０として、ガラス基板を用いる場合には、例えば、液晶パネルの製造用に開発されたマザーガラス基板を用いることが好適である。大面積のマザーガラス基板をベース基板１２０として用いてＳＯＩ基板を作製することで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、一度に複数のＩＣを作製することができ、１枚の基板から作製される半導体装置の取り数が増加するので、生産性を飛躍的に向上させることができる。
≪工程（Ｂ−２）：絶縁層形成≫
次に、ベース基板１２０上に、絶縁層１２２を形成する。例えば、ベース基板１２０上に、バリア膜として機能する窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを有することで、ベース基板１２０から半導体基板１００に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことができる。このように、ベース基板１２０上に絶縁層１２２を有することが好ましいが、ベース基板１２０上の絶縁層１２２は必須の構成ではないため、工程（Ｂ−２）は省略することができる。
次に、ベース基板１２０上に、絶縁層１２２を形成する。例えば、ベース基板１２０上に、バリア膜として機能する窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを有することで、ベース基板１２０から半導体基板１００に、アルカリ金属やアルカリ土類金属などの不純物が入り込むのを防ぐことができる。このように、ベース基板１２０上に絶縁層１２２を有することが好ましいが、ベース基板１２０上の絶縁層１２２は必須の構成ではないため、工程（Ｂ−２）は省略することができる。
≪工程（Ｂ−３）：表面処理≫
そして、貼り合わせを行う前に、ベース基板１２０の表面を洗浄する。ベース基板１２０の表面の洗浄は、塩酸と過酸化水素水を用いた洗浄や、メガヘルツ超音波洗浄、２流体ジェット洗浄、オゾン水による洗浄などを用いて行うことができる。また、絶縁層１０２と同様に、絶縁層１２２の表面に、原子ビーム又はイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理又はラジカル処理などの表面活性化処理を行ってから貼り合わせを行うことが好ましい。
そして、貼り合わせを行う前に、ベース基板１２０の表面を洗浄する。ベース基板１２０の表面の洗浄は、塩酸と過酸化水素水を用いた洗浄や、メガヘルツ超音波洗浄、２流体ジェット洗浄、オゾン水による洗浄などを用いて行うことができる。また、絶縁層１０２と同様に、絶縁層１２２の表面に、原子ビーム又はイオンビームの照射処理、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理又はラジカル処理などの表面活性化処理を行ってから貼り合わせを行うことが好ましい。
［工程Ｃ：ベース基板上に半導体層を形成］
図５に示す工程Ｃでは、半導体基板１００とベース基板１２０とを貼り合わせ、半導体基板１００を、半導体基板１２１と、ベース基板１２０上の半導体層１２４と、に分離する。
図５に示す工程Ｃでは、半導体基板１００とベース基板１２０とを貼り合わせ、半導体基板１００を、半導体基板１２１と、ベース基板１２０上の半導体層１２４と、に分離する。
≪工程（Ｃ−１）：貼り合わせ≫
はじめに、工程Ａを経た半導体基板１００と工程Ｂを経たベース基板１２０とを貼り合わせる（図４（Ａ））。ここでは、絶縁層１０２及び絶縁層１２２を介して、半導体基板１００とベース基板１２０を貼り合わせるが、絶縁層が形成されていない場合はこの限りでない。
はじめに、工程Ａを経た半導体基板１００と工程Ｂを経たベース基板１２０とを貼り合わせる（図４（Ａ））。ここでは、絶縁層１０２及び絶縁層１２２を介して、半導体基板１００とベース基板１２０を貼り合わせるが、絶縁層が形成されていない場合はこの限りでない。
貼り合わせは、ベース基板１２０の端の一箇所に０．１Ｎ／ｃｍ２〜５００Ｎ／ｃｍ２、好ましくは１Ｎ／ｃｍ２〜２０Ｎ／ｃｍ２程度の圧力を加えることで実現される。ベース基板１２０の圧力をかけた部分から半導体基板１００とベース基板１２０とが接合し始め、自発的に接合が全面に及び、ベース基板１２０と半導体基板１００との貼り合わせが完了する。当該貼り合わせは、ファンデルワールス力などをその原理とするものであり、室温でも強固な接合状態が形成されうる。
なお、半導体基板１００の周縁部にはエッジロールオフ領域と呼ばれる領域が存在し、当該領域では、半導体基板１００（絶縁層１０２）とベース基板１２０（絶縁層１２２）とは接触しないことがある。また、エッジロールオフ領域より外側（半導体基板１００の端寄り）に存在する面取部でも、ベース基板１２０と半導体基板１００とは接触しない。
一のベース基板１２０に複数の半導体基板１００を貼り合わせる場合には、各半導体基板１００に圧力をかけるようにすることが望ましい。半導体基板１００の厚さの違いにより、ベース基板１２０と接触しない半導体基板１００が生じうるためである。なお、半導体基板１００の厚さが多少異なる場合であっても、ベース基板１２０のたわみなどによって半導体基板１００とベース基板１２０とを密着させることができる場合には、貼り合わせを良好に行うことができるため、この限りでない。
≪工程（Ｃ−２）：熱処理≫
ベース基板１２０に半導体基板１００を貼り合わせた後には、接合を強化するための熱処理を行うことが望ましい。当該熱処理の温度は、脆化領域１０４に亀裂を発生させない温度、例えば、２００℃以上４５０℃以下とすることが好適である。また、この温度範囲で加熱した状態で、ベース基板１２０に半導体基板１００を貼り合わせることで、同様の効果を得ることができる。なお、上述の熱処理は、貼り合わせを行った装置又は場所において連続的に行うことが望ましい。熱処理前の基板の搬送による基板の剥離を防止できるためである。
ベース基板１２０に半導体基板１００を貼り合わせた後には、接合を強化するための熱処理を行うことが望ましい。当該熱処理の温度は、脆化領域１０４に亀裂を発生させない温度、例えば、２００℃以上４５０℃以下とすることが好適である。また、この温度範囲で加熱した状態で、ベース基板１２０に半導体基板１００を貼り合わせることで、同様の効果を得ることができる。なお、上述の熱処理は、貼り合わせを行った装置又は場所において連続的に行うことが望ましい。熱処理前の基板の搬送による基板の剥離を防止できるためである。
なお、半導体基板１００とベース基板１２０とを貼り合わせる際に、接合面にパーティクルなどが付着すると、付着部分では貼り合わせが行われない。パーティクルの付着を防ぐためには、半導体基板１００とベース基板１２０との貼り合わせは、気密性が確保された処理室内で行うことが望ましい。さらに、半導体基板１００とベース基板１２０とを貼り合わせる際に、処理室内を減圧状態（例えば、５．０×１０−３Ｐａ程度）とし、貼り合わせ処理の雰囲気を清浄にするようにしても良い。
≪工程（Ｃ−３）：分離≫
次いで、熱処理を行うことで、脆化領域１０４において半導体基板１００を分離し、ベース基板１２０上に半導体層１２４を形成すると共に、半導体基板１２１を形成する（図４（Ｂ））。上述のエッジロールオフ領域及び面取部以外の領域では、半導体基板１００とベース基板１２０とは接合されているため、ベース基板１２０上には、半導体基板１００から分離された半導体層１２４が固定されることになる。
次いで、熱処理を行うことで、脆化領域１０４において半導体基板１００を分離し、ベース基板１２０上に半導体層１２４を形成すると共に、半導体基板１２１を形成する（図４（Ｂ））。上述のエッジロールオフ領域及び面取部以外の領域では、半導体基板１００とベース基板１２０とは接合されているため、ベース基板１２０上には、半導体基板１００から分離された半導体層１２４が固定されることになる。
ここで、半導体基板１００を分離するための熱処理の温度は、ベース基板１２０の歪み点を越えない温度とする。当該熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置などを用いて行うことができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などがある。ＧＲＴＡ装置を用いる場合には、温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱炉を用いる場合は、温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。
また、上記熱処理は、マイクロ波などの照射によって行っても良い。具体的には、例えば、２．４５ＧＨｚのマイクロ波を９００Ｗ、５〜３０分程度で照射することにより、半導体基板１００を分離させることができる。
半導体層１２４及び半導体基板１２１の分離に係る界面には、イオンビームの照射処理などによって損傷した半導体領域１２９及び半導体領域１３３が残存する。当該領域は、分離前の半導体基板１００における脆化領域１０４に対応（相当）する。このため、半導体領域１２９及び半導体領域１３３は多くの水素を含み、多くの結晶欠陥やボイドを含んでいる。
また、半導体基板１２１の貼り合わせが行われなかった領域（具体的には、半導体基板１００のエッジロールオフ領域及び面取部に対応する領域）には、凸部１１０が存在する。凸部１１０は、イオンが添加された半導体領域１２７、未分離の半導体領域１２６、及び絶縁層１２５によって構成されている。半導体領域１２７は半導体領域１２９などと同様に脆化領域１０４の一部であったものであるから、多くの水素を含み、多くの結晶欠陥やボイドを含んでいる。また、半導体領域１２６は、半導体領域１２７などと比較して水素の含有量は小さいが、イオン等の打ち込みに起因する結晶欠陥が形成されている。
［工程Ｄ：半導体層への処理］
図５に示す工程Ｄでは、ベース基板１２０に貼り合わせられた半導体層１２４の表面を平坦化し、結晶性を回復させる。
図５に示す工程Ｄでは、ベース基板１２０に貼り合わせられた半導体層１２４の表面を平坦化し、結晶性を回復させる。
≪工程（Ｄ−１）：平坦化≫
ベース基板１２０に密着された半導体層１２４上の半導体領域１３３では、脆化領域１０４の形成及び脆化領域１０４における半導体基板１００の分離によって、結晶欠陥が形成され、平坦性が損なわれている。よって、半導体領域１３３を研磨やエッチングなどによって除去し、半導体層１２４の表面を平坦化しても良い（図４（Ｃ））。平坦化は必須ではないが、平坦化を行うことで、半導体層と、後に半導体層上に形成される層（例えば、絶縁層）との界面の特性を向上させることができる。
ベース基板１２０に密着された半導体層１２４上の半導体領域１３３では、脆化領域１０４の形成及び脆化領域１０４における半導体基板１００の分離によって、結晶欠陥が形成され、平坦性が損なわれている。よって、半導体領域１３３を研磨やエッチングなどによって除去し、半導体層１２４の表面を平坦化しても良い（図４（Ｃ））。平坦化は必須ではないが、平坦化を行うことで、半導体層と、後に半導体層上に形成される層（例えば、絶縁層）との界面の特性を向上させることができる。
研磨は、例えば、ＣＭＰ又は液体ジェット研磨などにより行うことができる。ここで、半導体領域１３３を除去する際に、半導体層１２４も研磨され、半導体層１２４が薄膜化されることもある。
エッチングは、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰエッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法、又はヘリコン波プラズマエッチング法等のドライエッチング法を用いて行うことができる。なお、研磨とエッチングの両方を用いて、半導体領域１３３を除去し、半導体層１２４の表面を平坦化しても良い。
また、研磨及びエッチングにより、半導体層１２４の表面を平坦化すると共に、後に形成される半導体素子にとって最適な厚さまで半導体層１２４を薄膜化することができる。
≪工程（Ｄ−２）：レーザ照射≫
また、結晶欠陥の低減及び平坦性向上のために、半導体領域１３３及び半導体層１２４にレーザビームを照射しても良い。
また、結晶欠陥の低減及び平坦性向上のために、半導体領域１３３及び半導体層１２４にレーザビームを照射しても良い。
なお、レーザビームを照射する前にドライエッチングにより半導体領域１３３を除去し、半導体層１２４の表面を平坦化している場合、半導体層１２４の表面付近では欠陥が生じていることがある。しかし、上記レーザビームの照射により、このような欠陥を補修することが可能である。
レーザビームの照射工程では、ベース基板１２０の温度上昇を小さくできるため、耐熱性の低い基板をベース基板１２０として用いることが可能になる。当該レーザビームの照射によって、半導体領域１３３を完全溶融し、半導体層１２４は部分溶融させることが望ましい。半導体層１２４を完全溶融させると、液相となった半導体層１２４での無秩序な核発生によって半導体層１２４が再結晶化することとなり、半導体層１２４の結晶性が低下するからである。半導体層１２４を部分溶融させることで、溶融されていない固相部分から結晶成長が進行し、半導体層１２４の結晶欠陥が減少され、結晶性が回復する。なお、半導体層１２４が完全溶融するとは、半導体層１２４が絶縁層１２３との界面まで溶融され、液体状態になることをいう。他方、半導体層１２４が部分溶融するとは、半導体層１２４の一部（ここでは上層）が溶融して液相となり、別の一部（ここでは下層）が固相を維持することをいう。
レーザビームを照射した後には、半導体層１２４の表面をエッチングしても良い。なお、この場合には、レーザビームの照射を行う前に半導体領域１３３をエッチングしても良いし、しなくとも良い。当該エッチングにより、半導体層１２４の表面を平坦化すると共に、後に形成される半導体素子にとって最適な厚さまで半導体層１２４を薄膜化することができる。
≪工程（Ｄ−３）：加熱処理≫
レーザビームを照射した後には、半導体層１２４に５００℃以上６５０℃以下の熱処理を行うことが望ましい。この熱処理によって、半導体層１２４の欠陥をさらに低減させ、また、半導体層１２４の歪みを緩和させることができる。熱処理には、ＲＴＡ装置、抵抗加熱炉、マイクロ波加熱装置などを用いることができる。例えば、抵抗加熱炉を用いる場合には、６００℃で４時間程度の熱処理を行えば良い。
レーザビームを照射した後には、半導体層１２４に５００℃以上６５０℃以下の熱処理を行うことが望ましい。この熱処理によって、半導体層１２４の欠陥をさらに低減させ、また、半導体層１２４の歪みを緩和させることができる。熱処理には、ＲＴＡ装置、抵抗加熱炉、マイクロ波加熱装置などを用いることができる。例えば、抵抗加熱炉を用いる場合には、６００℃で４時間程度の熱処理を行えば良い。
なお、ベース基板として耐熱性の高い基板を用いる場合は、工程Ｄにおいて、高温で熱処理を行って、結晶欠陥を低減させると共に、表面の平坦性を向上させるのが好適である。上記熱処理は、８００℃以上１３００℃以下、代表的には、８５０℃以上１２００℃以下の温度条件で行うことが望ましい。このような比較的高温の条件での熱処理を行うことにより、結晶欠陥を十分に低減し、表面の平坦性を向上させることが可能である。
熱処理には、ＲＴＡ装置、抵抗加熱炉、マイクロ波加熱装置などを用いることができる。例えば、抵抗加熱炉を用いる場合には、９５０℃以上１１５０℃以下で１分間以上４時間以下程度の熱処理を行えば良い。なお、半導体基板を分離させる際の熱処理を高温で行って、当該熱処理に代えることもできる。
熱処理前又は熱処理後において、半導体層にレーザビームを照射しても良い。レーザビームを照射することによって、熱処理では修復しきれない結晶欠陥をも修復することが可能である。レーザビーム照射の詳細については、先の記載を参酌できる。
また、熱処理前又は熱処理後には、半導体層上方の半導体領域を研磨やエッチングなどによって除去し、表面を平坦化しても良い。当該平坦化処理によって、半導体層表面を一層平坦にすることができる。研磨やエッチングは、先の記載を参酌できる。
［工程Ｅ：半導体基板の再生処理］
図５に示す工程Ｅでは、半導体基板１２１に再生処理を施し、再生半導体基板を作製する。なお、当該工程の詳細については、実施の形態１を参酌することができる。
図５に示す工程Ｅでは、半導体基板１２１に再生処理を施し、再生半導体基板を作製する。なお、当該工程の詳細については、実施の形態１を参酌することができる。
［工程Ｆ：半導体装置の作製工程］
図５に示す工程Ｆでは、上述の工程（工程Ａ乃至工程Ｄ）により得られたＳＯＩ基板を用いて、各種の半導体装置を作製することができる。
図５に示す工程Ｆでは、上述の工程（工程Ａ乃至工程Ｄ）により得られたＳＯＩ基板を用いて、各種の半導体装置を作製することができる。
以上により、半導体基板１２１は再生半導体基板１３２へと再生される。得られた再生半導体基板１３２は工程Ａにおいて半導体基板１００として再度利用することができる。
本実施の形態で示したように、本発明の一態様の再生処理工程を経た半導体基板を繰り返し使用することによって、ＳＯＩ基板の作製コストを低減することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、ボンド基板として半導体基板を繰り返し使用する場合の再生処理工程を含んだＳＯＩ基板の作製方法の一例を示す。図６に、本実施の形態のＳＯＩ基板の作製方法のフローチャートを示す。
本実施の形態では、ボンド基板として半導体基板を繰り返し使用する場合の再生処理工程を含んだＳＯＩ基板の作製方法の一例を示す。図６に、本実施の形態のＳＯＩ基板の作製方法のフローチャートを示す。
ＳＯＩ基板の作製に用いるボンド基板（半導体基板）は、無欠陥領域（ＤＺ：Ｄｅｎｕｄｅｄ Ｚｏｎｅ）を広く有することが好ましい。
本実施の形態では、まず、新品の（１度もＳＯＩ基板の作製に用いていない）半導体基板に対して、非酸化性雰囲気下での熱処理を行う（後述のステップＳ２に相当）。この熱処理は、半導体基板中の酸素を外方拡散させて、表面近傍を無欠陥領域とするために行う。また、この熱処理によって、半導体基板内部には、半導体基板内部で過飽和の酸素が酸化物となって析出し、微小な結晶欠陥を生成する。このような酸素析出物による微小な欠陥はＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）と呼ばれている。半導体基板内部に形成されたＢＭＤはＳＯＩ基板の作製過程で金属元素のゲッタリングシンクとして機能させることができる。
なお、本明細書において、無欠陥領域（ＤＺ）とは完全な無欠陥領域のことではなく、ＢＭＤが存在しない領域の意味で使用される。
新品の半導体基板に無欠陥領域を形成することにより、再生処理の度に高温の熱処理をせずに、半導体基板を複数回利用することができる。よって、高温の熱処理の回数が少なくなるため、半導体基板の機械的強度が低下することを抑えることができる。また、ＳＯＩ基板作製のコスト削減、生産性の向上につながる。また、ＳＯＩ基板の半導体膜を初期の半導体基板よりも酸素が低減された無欠陥領域から形成することが可能になる。したがって、ＳＯＩ基板からトランジスタなどの半導体装置を作製する過程で、半導体膜にＢＭＤが発生することが抑制されるため、信頼性の高い半導体装置を作製することが可能である。
次に、ＳＯＩ基板の作製及び半導体基板の再生を繰り返し行う（後述のステップＳ４乃至Ｓ６に相当）。そして、ＳＯＩ基板の作製をＮ回行った後、非酸化性雰囲気下での熱処理を再び行う（後述のステップＳ７に相当）。
高温の熱処理をせずに半導体基板を再利用できる回数は、熱処理の温度及び時間や、無欠陥領域の厚さや、再生処理での研磨処理の条件などに依存する。例えば、無欠陥領域の厚さが１００ｎｍ程度形成された半導体基板を用い、本発明の一態様の半導体基板の再生方法を適用した場合、１回の再生処理における半導体基板の研磨量を１．４μｍ以下（１回の再生処理における半導体基板の板厚の減少量を２．０μｍ以下）とすることができるため、ステップＳ７の高温の熱処理を行わずに、市販のＭＣＺ単結晶シリコンウエハを少なくとも５０回利用することが可能である（Ｎ≧５０）。
以下に、本実施の形態のＳＯＩ基板の作製方法を具体的に記す。
≪ステップＳ１：半導体基板の準備≫
まず、ボンド基板となる半導体基板を準備する。本実施の形態ではシリコン基板を用いる。
まず、ボンド基板となる半導体基板を準備する。本実施の形態ではシリコン基板を用いる。
≪ステップＳ２：非酸化性雰囲気下での熱処理≫
ＳＯＩ基板の作製（ステップＳ４）を行う前に、半導体基板に対して、非酸化性雰囲気下での熱処理を行う（ステップＳ２）。
ＳＯＩ基板の作製（ステップＳ４）を行う前に、半導体基板に対して、非酸化性雰囲気下での熱処理を行う（ステップＳ２）。
なお、ステップＳ２において半導体基板の表面領域に無欠陥領域をより確実に形成するには、ステップＳ１において、酸素濃度が低い半導体基板を準備すると良い。
半導体基板に含まれる酸素濃度が低いと、半導体基板表面近傍で酸素に起因する結晶欠陥の発生が抑制されるため、ステップＳ２で無欠陥領域をより確実に形成でき、また無欠陥領域を厚くすることが容易になる。無欠陥領域を確実に形成することは、ＳＯＩ基板の歩留まりの向上につながる。また、無欠陥領域を厚くすることは、半導体基板の再利用回数に対して、再生処理のための高温の熱処理の回数を少なくすること、及び処理時間を短縮することにつながる。
また、半導体基板に対する熱処理の繰り返しによって、半導体基板中のＢＭＤが成長して、転位、積層欠陥などの結晶欠陥になることもある。よって、半導体基板の酸素濃度を低くすることは、ＢＭＤに起因する結晶欠陥の発生を抑制するができ、半導体基板の利用回数の増加、及びＳＯＩ基板の半導体膜の品質向上などにつながる。
具体的には、ステップＳ１では、酸素濃度が２×１０１８ａｔｏｍｓ／ｃｍ３を越えない半導体基板を準備することが好ましい。このような半導体基板として、例えば、市販のＣＺ単結晶ウエハが挙げられる。また、半導体基板の酸素濃度は１．８×１０１８ａｔｏｍｓ／ｃｍ３以下が好ましく、１．４×１０１８ａｔｏｍｓ／ｃｍ３以下がより好ましい。酸素濃度が１．４×１０１８ａｔｏｍｓ／ｃｍ３以下の半導体基板としては、例えば、ＭＣＺ単結晶シリコンウエハなどがある。
半導体基板の酸素濃度は、ＳＩＭＳ（二次イオン質量分析法）や赤外分光法（Ｉｎｆｒａｒｅｄ Ａｂｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することができる。例えば、赤外分光法では、換算係数４．８１×１０１７／ｃｍ２を用いて酸素濃度を算出すれば良い。
ステップＳ２における熱処理は、バッチ式の加熱炉（拡散炉なども含む）で行うことができる。バッチ式の加熱炉は、一度に複数の基板を処理することができ、また温度の制御性が良い。
具体的に、ステップＳ２での熱処理温度は、酸素の外方拡散が生じる温度であり、１１００℃以上が好ましく、１２００℃以上がより好ましい。加熱温度の上限は半導体基板が変形しない温度であり、シリコンの融点１４１５℃を考慮して、熱処理温度は１１００℃以上１３００℃以下が好ましく、１２００℃以上１３００℃以下がより好ましい。
加熱炉での処理時間（被処理物の温度を処理温度で維持する時間）は、少なくとも１時間とする。加熱時間が短いと酸素の外方拡散が十分に行われず、半導体基板表面近傍の酸素濃度が高くなるからである。熱処理の効果と生産性を考慮すると、処理時間は１時間以上２４時間以下が適当であり、６時間以上２０時間以下がより好ましい。
また、処理ガスとして、ヘリウム、アルゴンなどの希ガス、水素、及び希ガスと水素の混合ガスを用いることができる。コスト面、安全性、雰囲気の制御性の点から、処理ガスとしてアルゴンガスを用いることが好ましい。上述の処理ガスを用いることにより、処理室内を非酸化性雰囲気とする。また、上述のガスの流量は、５ＳＬＭ以上２０ＳＬＭ以下（８．３５ａｔｍ・ｃｍ３／ｓ以上３．３４×１０２ａｔｍ・ｃｍ３／ｓ）とする。なお、ＳＬＭ（ｓｔａｎｄａｒｄ ｌｉｔｅｒ／ｍｉｎ）とは、１ａｔｍ、０℃における１分間あたり流量（リットル）をいう。
さらに、処理ガスには、窒素、炭素、水などの不純物が含まれないことが好ましい。例えば、加熱炉に導入する処理ガスの純度を、７Ｎ（９９．９９９９９）以上、好ましくは８Ｎ（９９．９９９９９９％）以上、より好ましくは９Ｎ（９９．９９９９９９９％）以上（即ち、不純物濃度が１００ｐｐｂ以下、好ましくは１０ｐｐｂ以下、より好ましくは１ｐｐｂ未満）とする。また、非酸化性雰囲気に含まれる水の濃度は、０．０１ｐｐｂ以上１％以下、好ましくは０．１ｐｐｂ以上３００ｐｐｂ以下とすることが好ましい。非酸化性雰囲気に含まれる不純物の濃度を低減することにより、熱処理の際、不純物と半導体基板とが反応して不均一に自然酸化膜が形成されるのを抑制することができるため、半導体基板表面の平均面粗さを低減することができる。
非酸化性雰囲気には、酸素が０．１ｐｐｂ以上１％以下含まれていても良い。このような非酸化性雰囲気で半導体基板に熱処理を行うことにより、半導体基板に均一に酸化膜を形成することができる。半導体基板に形成される酸化膜（自然酸化膜）の膜厚は、数ｎｍ以上４０ｎｍ以下であることが好ましい。自然酸化膜の膜厚が数ｎｍ未満であると、熱処理の際に半導体基板の表面が荒れてしまうおそれがあり、４０ｎｍを超えると半導体基板から酸素の外方拡散が効率よく行われないからである。例えば、水が３００ｐｐｂ含まれるアルゴン雰囲気中で、１２００℃で１６時間熱処理を行うと、半導体基板の表面には、１〜２ｎｍ程度の自然酸化膜が形成される。また、酸素ガスが１％含まれるアルゴン雰囲気中で、１２００℃で２時間熱処理を行うと、半導体基板の表面には、４０ｎｍ程度の酸化膜が形成される。酸化膜（自然酸化膜）の膜厚が上記の範囲内であれば、半導体基板から酸素の外方拡散を促進することができる。
≪ステップＳ３：ｋ＝０≫
図６のフローチャートにおいて、ｋは、ステップＳ１、Ｓ２で用意された半導体基板を用いてＳＯＩ基板の作製工程を実施した回数を示す（ｋは０以上Ｎ以下の整数、Ｎは２以上の整数）。よって、ステップＳ３において、ｋ＝０である。図６において、ＳＯＩ基板の作製工程をＮ回ごとに１回、再生処理として半導体基板を熱処理して、半導体ウエハ表面近傍の結晶欠陥を低減する。
図６のフローチャートにおいて、ｋは、ステップＳ１、Ｓ２で用意された半導体基板を用いてＳＯＩ基板の作製工程を実施した回数を示す（ｋは０以上Ｎ以下の整数、Ｎは２以上の整数）。よって、ステップＳ３において、ｋ＝０である。図６において、ＳＯＩ基板の作製工程をＮ回ごとに１回、再生処理として半導体基板を熱処理して、半導体ウエハ表面近傍の結晶欠陥を低減する。
≪ステップＳ４：ＳＯＩ基板の作製及び半導体基板の再生≫
先の実施の形態で一例を説明した、ＳＯＩ基板の作製（図５の工程Ａ乃至工程Ｄ）及び本発明の一態様を適用した半導体基板の再生（図５の工程Ｅ）を行う。
先の実施の形態で一例を説明した、ＳＯＩ基板の作製（図５の工程Ａ乃至工程Ｄ）及び本発明の一態様を適用した半導体基板の再生（図５の工程Ｅ）を行う。
≪ステップＳ５：ｋに１を加える≫
ステップＳ４が終了したため、ステップＳ５において、ｋに１を加える。例えば、ステップＳ４で、１回目のＳＯＩ基板の作製が完了した場合、ステップＳ５において、ｋ＝１である。
ステップＳ４が終了したため、ステップＳ５において、ｋに１を加える。例えば、ステップＳ４で、１回目のＳＯＩ基板の作製が完了した場合、ステップＳ５において、ｋ＝１である。
≪ステップＳ６：ステップＳ４をＮ回行ったか≫
ステップＳ４（ＳＯＩ基板の作製）をＮ回行った（ｋ＝Ｎである）か否かによって、次のプロセスが異なる。
ステップＳ４（ＳＯＩ基板の作製）をＮ回行った（ｋ＝Ｎである）か否かによって、次のプロセスが異なる。
ｋがＮより小さい場合、この時点では、ＳＯＩ基板の不良の原因となるような結晶欠陥が半導体ウエハの表面近傍に存在しないため、再生処理として欠陥低減のための高温の熱処理を行う必要がない。したがって、ステップＳ６の次は、ステップＳ４を行う。
ステップＳ６においてｋ＝Ｎになるまで（ＳＯＩ基板の作製をＮ回行うまで）、ステップＳ４乃至ステップＳ６を繰り返す。
そして、ステップＳ６においてｋ＝Ｎになった（ＳＯＩ基板の作製をＮ回行った）場合、ステップＳ７に進む。
なお、ステップＳ６において、半導体ウエハが有する無欠陥領域の厚さによって、ステップＳ７の熱処理の要否を決定しても良い。半導体ウエハが有する無欠陥領域の厚さは、半導体ウエハに形成された結晶欠陥を測定することで評価することができる。半導体ウエハに形成された結晶欠陥の測定方法は、非破壊で半導体ウエハの結晶欠陥を評価できればよく、例えば、赤外光吸収分光法、赤外干渉法、ラマン分光法、カソードルミネッセンス法、フォトルミネッセンス法、及びマイクロ波光導伝減衰法などが挙げられる。
≪ステップＳ７：非酸化性雰囲気下での熱処理≫
ステップＳ７の熱処理は、半導体ウエハの酸素析出物による結晶欠陥（ＢＭＤ）を消滅するための熱処理である。ステップＳ４を繰り返すことにより、半導体ウエハ内部にＢＭＤが発生し、また半導体ウエハの無欠陥領域は次第に薄くなる。よって、ステップＳ４を繰り返すと、半導体ウエハ表面近傍は、結晶欠陥の増加により、ＳＯＩ基板の半導体膜とすることができなくなる。
ステップＳ７の熱処理は、半導体ウエハの酸素析出物による結晶欠陥（ＢＭＤ）を消滅するための熱処理である。ステップＳ４を繰り返すことにより、半導体ウエハ内部にＢＭＤが発生し、また半導体ウエハの無欠陥領域は次第に薄くなる。よって、ステップＳ４を繰り返すと、半導体ウエハ表面近傍は、結晶欠陥の増加により、ＳＯＩ基板の半導体膜とすることができなくなる。
そこで、ステップＳ７では、半導体ウエハに対して、非酸化性雰囲気下で１１００℃以上１３００℃以下の熱処理を行う。この熱処理は、半導体ウエハ中の酸素を外方拡散させる条件で行われ、ステップＳ２と同様に行うことができる。よって、ステップＳ７の熱処理については、ステップＳ２の記載を準用する。なお、ステップＳ２とステップＳ７の熱処理は同じ条件である必要はない。また、ステップＳ７を複数回行う場合、それらの熱処理は同じ条件である必要はない。
そして、ステップＳ７を行った後、ステップＳ３に戻る。ここで、ＳＯＩ基板の作製工程の回数ｋがゼロにリセットされる。そして、ＳＯＩ基板の作製をＮ回行った後、ステップＳ７の熱処理を行う。半導体ウエハを再利用できるかぎり、ステップＳ３乃至ステップＳ７が繰り返される。
なお、Ｎの値は特に限定されない。Ｎの値は、ステップＳ２又はステップＳ７に示す熱処理の後に、半導体ウエハに含まれる酸素の濃度や、半導体ウエハに形成された無欠陥領域の厚さなどで決めることができる。また、Ｎの値は、ステップＳ７を実施する度に異なっていても良い。例えば、ＳＯＩ基板の作製工程を６回繰り返した後に１回目のステップＳ７の熱処理を行い、次に、ＳＯＩ基板の作製工程を４回繰り返した後に２回目のステップＳ７の熱処理を行うことができる。
以上のように、ＳＯＩ基板の作製の前に、非酸化性雰囲気下での熱処理を行い、半導体基板に無欠陥領域を形成することで、再生処理の度に高温の熱処理をせずに、半導体基板を複数回利用することができる。よって、高温の熱処理の回数が少なくなるため、半導体基板の機械的強度が低下することを抑えることができる。
特に、本発明の一態様の半導体基板の再生方法を適用すると、一度の再生処理における研磨量を少なくすることができるため、半導体基板の再利用回数に対して、無欠陥領域を形成するための高温の熱処理の回数を少なくすることができる。よって、処理時間の短縮が実現できる。
例えば、本発明の一態様の半導体基板の再生方法を適用した場合、１回の再生処理における半導体基板の研磨量を１．４μｍ以下（１回の再生処理における半導体基板の板厚の減少量を２．０μｍ以下）とすることができるため、形成する無欠陥領域の厚みや半導体基板の厚みによっては、ステップＳ７の高温の熱処理を行うことなく、半導体基板が再利用できなくなる限界まで使用することも可能である。
具体的には、無欠陥領域を除く領域の厚みが０μｍ以上４５０μｍ未満、好ましくは０μｍ以上１００μｍ未満である半導体基板を用いて、ＳＯＩ基板の作製及び本発明の一態様の再生処理を繰り返し行うことで、ステップＳ７の高温の熱処理を行うことなく、半導体基板が再利用できなくなる限界まで使用することができる。
ここで、ボンド基板として、非酸化性雰囲気下での熱処理が施されたＭＣＺウエハであり、酸素濃度が低く、広く無欠陥領域が形成されたウエハを用いることが好ましい。このようなウエハを採用することで、本実施の形態におけるステップＳ２を省略することができる。そして、本発明の一態様の半導体基板の再生方法を適用することで、再生処理における研磨量を少なくすることができるため、ステップＳ７の高温の熱処理を行うことなく、半導体基板が再利用できなくなる限界まで使用することができる。つまり、非酸化性雰囲気下での熱処理のプロセスが不要となる。
このようなウエハを採用し、本発明の一態様を適用することで、非酸化性雰囲気下での熱処理を行うための設備投資を削減できるため好ましい。
上述のウエハとしては、例えば、シリコン単結晶ウエハであるＥＣＡＳ−Ｚウエハ（品名：ＥＺ−ＷＦ、コバレントシリコン株式会社製）を用いることが好ましい。ＥＣＡＳ−Ｚウエハは、アルゴン雰囲気中でアニールされたＭＣＺウエハであり、酸素濃度が低く（０．９〜１．１×１０−１８ａｔｏｍｓ／ｃｍ３）、無欠陥領域が広い（１００μｍ以上の無欠陥領域を有する）。
以上に示したように、本発明の一態様を適用することで、一度の再生処理における半導体基板の研磨量を少なくすることができるため、該半導体基板の再生回数や使用回数を多くすることができる。また、無欠陥領域を有し、該無欠陥領域を除く領域の厚みが０μｍ以上４５０μｍ未満である半導体基板に対して、本発明の一態様を適用することで、無欠陥領域を形成するための高温の熱処理を行うことなく、該半導体基板が再利用できなくなる限界まで使用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
先の実施の形態において作製されたＳＯＩ基板を用いた半導体装置の一例を、図７に示す。
先の実施の形態において作製されたＳＯＩ基板を用いた半導体装置の一例を、図７に示す。
図７に示す半導体装置は、ｎチャネル型薄膜トランジスタであるトランジスタ２８０、及びｐチャネル型薄膜トランジスタであるトランジスタ２８１を有する。
トランジスタ２８０及びトランジスタ２８１は、絶縁層１２３及び絶縁層１２２を介してベース基板１２０上に形成されている。このような複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
以下、図７に示す半導体装置の作製方法について説明する。
はじめに、ＳＯＩ基板を用意する。ＳＯＩ基板としては、先の実施の形態で作製したＳＯＩ基板を用いることができる。
次に、エッチングにより、半導体層を分離して島状の半導体層２５１及び島状の半導体層２５２を形成する。半導体層２５１はｎチャネル型のＴＦＴを構成し、半導体層２５２はｐチャネル型のＴＦＴを構成する。
半導体層２５１及び半導体層２５２上に絶縁層２５４を形成した後、絶縁層２５４を介して、半導体層２５１上にゲート電極２５５を形成し、半導体層２５２上にゲート電極２５６を形成する。
なお、半導体層には、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、又はリン、ヒ素などのドナーとなる不純物元素を添加しておくことが望ましい。例えば、ｎチャネル型ＴＦＴが形成される領域にアクセプタとなる不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にドナーとなる不純物元素を添加する。
次に、半導体層２５１にｎ型の低濃度不純物領域２５７を形成し、半導体層２５２にｐ型の高濃度不純物領域２５９を形成する。具体的には、まず、半導体層２５２をレジストマスクで覆い、不純物元素を半導体層２５１に添加して、半導体層２５１にｎ型の低濃度不純物領域２５７を形成する。添加する不純物元素としては、リン、ヒ素等を用いれば良い。ゲート電極２５５がマスクとなることにより、半導体層２５１に自己整合的にｎ型の低濃度不純物領域２５７が形成される。また、半導体層２５１のゲート電極２５５と重なる領域はチャネル形成領域２５８となる。次に、半導体層２５２を覆うマスクを除去した後、半導体層２５１をレジストマスクで覆う。そして、不純物元素を半導体層２５２に添加する。添加する不純物元素としては、ホウ素、アルミニウム、ガリウム等を用いれば良い。ここでは、ゲート電極２５６がマスクとして機能して、半導体層２５２に自己整合的にｐ型の高濃度不純物領域２５９が形成される。半導体層２５２のゲート電極２５６と重なる領域はチャネル形成領域２６０となる。なお、ここでは、ｎ型の低濃度不純物領域２５７を形成した後、ｐ型の高濃度不純物領域２５９を形成する方法を説明したが、先にｐ型の高濃度不純物領域２５９を形成することもできる。
次に、半導体層２５１を覆うレジストマスクを除去した後、プラズマＣＶＤ法等によって、窒化シリコン等の窒化物や酸化シリコン等の酸化物を含む単層構造又は積層構造の絶縁層を形成する。そして、当該絶縁層に垂直方向の異方性エッチングを適用することで、ゲート電極２５５及びゲート電極２５６の側面に接するサイドウォール絶縁層２６１及びサイドウォール絶縁層２６２を形成する。なお、上記異方性エッチングにより、絶縁層２５４もエッチングされる。
次に、半導体層２５２をレジストマスクで覆い、半導体層２５１に高ドーズ量で不純物元素を添加する。これにより、ゲート電極２５５及びサイドウォール絶縁層２６１がマスクとなり、ｎ型の高濃度不純物領域２６７が形成される。
不純物元素の活性化処理（熱処理）の後、水素を含む絶縁層２６８を形成する。絶縁層２６８を形成後、３５０℃以上４５０℃以下の温度による熱処理を行い、絶縁層２６８中に含まれる水素を半導体層２５１中及び半導体層２５２中に拡散させる。絶縁層２６８は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコン又は窒化酸化シリコンを堆積することで形成できる。半導体層２５１及び半導体層２５２に水素を供給することで、半導体層２５１中や半導体層２５２中、又はこれらと絶縁層２５４との界面での捕獲中心となるような欠陥を効果的に補償することができる。
その後、層間絶縁層２６９を形成する。層間絶縁層２６９は、酸化シリコン、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）などの無機材料を含む絶縁膜、もしくはポリイミド、アクリルなどの有機材料を含む絶縁膜を用いた単層構造又は積層構造とすることができる。層間絶縁層２６９にコンタクトホールを形成した後、配線２７０を形成する。配線２７０の形成には、例えば、アルミニウム膜又はアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜を用いることができる。バリアメタル膜は、モリブデン、クロム、チタンなどを用いて形成することができる。
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。本実施の形態の半導体装置に用いるＳＯＩ基板は、先の実施の形態で示したように、低いコストで作製することができる。このため、半導体装置の作製に係るコストを低減することが可能である。
なお、本実施の形態では、図７に係る半導体装置及びその作製方法について説明したが、本発明の一態様に係る半導体装置の構成はこれに限定されない。半導体装置は、ＴＦＴの他、容量素子、抵抗素子、光電変換素子、発光素子などを有していても良い。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、ＳＯＩ基板の作製において半導体層を分離した後の半導体基板（ボンド基板）に対して、本発明の一態様の再生処理を行った結果を示す。
まず、本実施例で用いた半導体基板について説明する。
本実施例では、半導体基板として５インチ角の矩形状単結晶シリコン基板を用いた。まず、半導体基板をＨＣｌ雰囲気下で熱酸化処理を行い、基板表面に１００ｎｍの厚さの熱酸化膜を形成した。熱酸化処理は、ＨＣｌが酸素に対して３体積％の割合で含まれる雰囲気下、９５０℃で９時間行った。
次に、熱酸化膜の表面からイオンドーピング装置を用いて半導体基板にイオンビームを照射した。本実施例では、水素ガスを励起してプラズマを生成し、質量分離せずにプラズマ中に含まれるイオンを加速し、加速されたイオンを半導体基板に打ち込むことで、半導体基板に脆化領域を形成した。イオンドーピングの条件は、加速電圧を５０ｋＶ、ドーズ量を２．７×１０１６ｉｏｎｓ／ｃｍ２とした。
そして、半導体基板を、熱酸化膜を介してガラス基板に貼り合わせた。その後、２００℃での熱処理を１２０分間行い、さらに、６００℃での熱処理を１２０分間行って、脆化領域において半導体基板から薄膜の単結晶シリコン層を分離した。これにより、ＳＯＩ基板が作製されると共に、周縁部に凸部を有する半導体基板が作製された。
次に、上述の半導体基板に対する処理について説明する。以下では、本発明の一態様の再生処理を行った３枚の半導体基板を試料Ａ〜Ｃ、本発明の一態様の再生処理とは異なる再生処理を行った４枚の半導体基板を比較試料Ｄ〜Ｇとして説明する。
（試料Ａ〜Ｃに行った処理）
≪絶縁層の除去≫
まず、半導体基板を覆うように形成されている絶縁層を除去するために、半導体基板に５％フッ酸溶液を用いたウェットエッチング処理を施した。このとき、液温は室温、エッチング時間は３００秒とした。この工程でのエッチング量は０．１μｍであった。
≪絶縁層の除去≫
まず、半導体基板を覆うように形成されている絶縁層を除去するために、半導体基板に５％フッ酸溶液を用いたウェットエッチング処理を施した。このとき、液温は室温、エッチング時間は３００秒とした。この工程でのエッチング量は０．１μｍであった。
≪第１の工程≫
次に、絶縁層を除去した半導体基板に対して、フッ酸と硝酸と酢酸とを、１：２：１０の体積比で混合した混合液をエッチャントとして用いてウェットエッチング処理を行った。また、該エッチャントの亜硝酸濃度は、８０ｍｇ／ｌ〜１００ｍｇ／ｌであった。なお、該亜硝酸濃度は、半定量イオン試験紙（ＱＵＡＮＴＯＦＩＸ Ｎｉｔｒｉｔｅ及びＮｉｔｒｉｔｅ３０００）によって評価した。また、本実施例で用いたエッチャントにおいて、フッ酸は濃度が５０重量％のもの（ステラケミファ社製）、硝酸は濃度が７０重量％のもの（和光純薬株式会社製）、酢酸は、濃度が９９．７重量％のもの（キシダ化学株式会社製）を用いた。また、エッチャントの液温は３０℃とし、エッチング時間は７５秒とした。第１の工程でのエッチング量は、０．３μｍであった。
次に、絶縁層を除去した半導体基板に対して、フッ酸と硝酸と酢酸とを、１：２：１０の体積比で混合した混合液をエッチャントとして用いてウェットエッチング処理を行った。また、該エッチャントの亜硝酸濃度は、８０ｍｇ／ｌ〜１００ｍｇ／ｌであった。なお、該亜硝酸濃度は、半定量イオン試験紙（ＱＵＡＮＴＯＦＩＸ Ｎｉｔｒｉｔｅ及びＮｉｔｒｉｔｅ３０００）によって評価した。また、本実施例で用いたエッチャントにおいて、フッ酸は濃度が５０重量％のもの（ステラケミファ社製）、硝酸は濃度が７０重量％のもの（和光純薬株式会社製）、酢酸は、濃度が９９．７重量％のもの（キシダ化学株式会社製）を用いた。また、エッチャントの液温は３０℃とし、エッチング時間は７５秒とした。第１の工程でのエッチング量は、０．３μｍであった。
≪第２の工程≫
次に、バッチ式の洗浄機を用いて、アルカリ系薬液であるＰＫ−ＬＣＧ４０７（株式会社パーカーコーポレーション製）に半導体基板を浸した。液温は４０℃、処理時間は３００秒とした。
次に、バッチ式の洗浄機を用いて、アルカリ系薬液であるＰＫ−ＬＣＧ４０７（株式会社パーカーコーポレーション製）に半導体基板を浸した。液温は４０℃、処理時間は３００秒とした。
その後、純水で満たされた洗浄槽に浸して洗浄した後、ＩＰＡ（Ｉｓｏｐｒｏｐｙｌ Ａｌｃｏｈｏｌ）乾燥を行った。
≪第３の工程≫
そして、ＣＭＰ処理を行った。ＣＭＰ処理としては、高い研磨レートの第１のＣＭＰ処理と、低い研磨レートの第２のＣＭＰ処理をこの順で行った。第３の工程での研磨量は、１．２μｍであった。
そして、ＣＭＰ処理を行った。ＣＭＰ処理としては、高い研磨レートの第１のＣＭＰ処理と、低い研磨レートの第２のＣＭＰ処理をこの順で行った。第３の工程での研磨量は、１．２μｍであった。
第１のＣＭＰ処理では、研磨布である、ニッタ・ハース株式会社製ＳＵＢＡ８００Ｍ３（ＳＵＢＡは登録商標）、及びシリカ系スラリー液（ニッタ・ハース株式会社製ＮＰ６６０１、１００倍希釈）を用いた。また、スラリー流量を１８５ｍｌ／ｍｉｎ、研磨圧を０．０１ＭＰａ、スピンドル回転数を３９ｒｐｍ、テーブル回転数を３５ｒｐｍ、処理時間を１６０秒とした。
第２のＣＭＰ処理では、研磨布である、ニッタ・ハース株式会社製ｓｕｐｒｅｍｅ、及びシリカ系スラリー液（ニッタ・ハース株式会社製ＮＰ８０２０、２０倍希釈）を用いた。また、スラリー流量を１８５ｍｌ／ｍｉｎ、研磨圧を０．０１ＭＰａ、スピンドル回転数を３９ｒｐｍ、テーブル回転数を３５ｒｐｍ、処理時間を１６０秒とした。
（比較例）
まず、構成例と同様に、絶縁層の除去及び第１の工程を行った。ただし、第１の工程におけるエッチング時間は、１０５秒とした。
まず、構成例と同様に、絶縁層の除去及び第１の工程を行った。ただし、第１の工程におけるエッチング時間は、１０５秒とした。
次に、純水で洗浄し、リンサードライヤーで乾燥させた。
その後、構成例と同様に、第３の工程を行った。つまり、比較例では、第２の工程を行っていない。
以上の方法により作製された試料Ａ〜Ｃ及び比較試料Ｄ〜Ｆの再生半導体基板について、光学顕微鏡による観察を行った。
また、光学顕微鏡による観察は、オリンパス株式会社製光学顕微鏡ＭＸ６１Ｌを用いて基板周辺部の写真撮影を行った。なお、光学顕微鏡写真は、倍率５０倍のノマルスキー像で撮影した。
試料Ａ〜Ｃの再生半導体基板の光学顕微鏡写真をそれぞれ図８（Ａ）乃至（Ｃ）に示す。また、比較試料Ｄ〜Ｇの再生半導体基板の光学顕微鏡写真を図８（Ｄ−１）（Ｄ−２）乃至（Ｆ−１）（Ｆ−２）に示す。比較試料の再生半導体基板１枚につき、光学顕微鏡写真を２枚示す。具体的には、図８（Ｄ−１）（Ｄ−２）が比較試料Ｄの結果であり、同様に、図８（Ｅ−１）（Ｅ−２）が比較試料Ｅ、図８（Ｆ−１）（Ｆ−２）が比較試料Ｆ、図８（Ｇ−１）（Ｇ−２）が比較試料Ｇの結果である。
また、光学顕微鏡により観察することで、再生半導体基板上のムラの数を数えた。
試料Ａ〜Ｃの再生半導体基板は、ムラの数がいずれも０個であった。一方、比較試料Ｄ〜Ｇの再生半導体基板は、ムラの数が、それぞれ、２０個、１９個、２２個、１９個であった。
以上の結果から、本発明の一態様を適用して作製した再生半導体基板は、半導体基板表面の研磨ムラや凹凸が極めて少なく、平坦性が良好であることがわかった。
１００ 半導体基板
１０２ 絶縁層
１０４ 脆化領域
１１０ 凸部
１２０ ベース基板
１２１ 半導体基板
１２２ 絶縁層
１２３ 絶縁層
１２４ 半導体層
１２５ 絶縁層
１２６ 半導体領域
１２７ 半導体領域
１２９ 半導体領域
１３２ 再生半導体基板
１３３ 半導体領域
２５１ 半導体層
２５２ 半導体層
２５４ 絶縁層
２５５ ゲート電極
２５６ ゲート電極
２５７ 低濃度不純物領域
２５８ チャネル形成領域
２５９ 高濃度不純物領域
２６０ チャネル形成領域
２６１ サイドウォール絶縁層
２６２ サイドウォール絶縁層
２６７ 高濃度不純物領域
２６８ 絶縁層
２６９ 層間絶縁層
２７０ 配線
２８０ トランジスタ
２８１ トランジスタ
１０２ 絶縁層
１０４ 脆化領域
１１０ 凸部
１２０ ベース基板
１２１ 半導体基板
１２２ 絶縁層
１２３ 絶縁層
１２４ 半導体層
１２５ 絶縁層
１２６ 半導体領域
１２７ 半導体領域
１２９ 半導体領域
１３２ 再生半導体基板
１３３ 半導体領域
２５１ 半導体層
２５２ 半導体層
２５４ 絶縁層
２５５ ゲート電極
２５６ ゲート電極
２５７ 低濃度不純物領域
２５８ チャネル形成領域
２５９ 高濃度不純物領域
２６０ チャネル形成領域
２６１ サイドウォール絶縁層
２６２ サイドウォール絶縁層
２６７ 高濃度不純物領域
２６８ 絶縁層
２６９ 層間絶縁層
２７０ 配線
２８０ トランジスタ
２８１ トランジスタ
Claims (12)
- 未損傷半導体領域、第１の損傷半導体領域、及び第２の損傷半導体領域を含む半導体基板に対し、
前記半導体基板を構成する半導体材料を酸化する物質と、酸化された前記半導体材料を溶解する物質と、前記半導体材料の酸化速度及び前記酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、前記未損傷半導体領域に対して前記第１の損傷半導体領域を選択的に除去する第１の工程と、
アルカリ性の溶液を用いて前記第２の損傷半導体領域を除去する第２の工程と、
研磨処理である第３の工程と、を行う半導体基板の再生方法。 - 未損傷半導体領域、第１の損傷半導体領域、第２の損傷半導体領域、及び絶縁層を含む半導体基板に対し、
エッチングにより前記絶縁層を除去する工程と、
前記半導体基板を構成する半導体材料を酸化する物質と、酸化された前記半導体材料を溶解する物質と、前記半導体材料の酸化速度及び前記酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、前記未損傷半導体領域に対して前記第１の損傷半導体領域を選択的に除去する第１の工程と、
アルカリ性の溶液を用いて前記第２の損傷半導体領域を除去する第２の工程と、
研磨処理である第３の工程と、を行う半導体基板の再生方法。 - イオンの照射及び熱処理を経て一部を半導体層として分離することにより、未損傷半導体領域、第１の損傷半導体領域、及び第２の損傷半導体領域が残存した半導体基板に対し、
前記半導体基板を構成する半導体材料を酸化する物質と、酸化された前記半導体材料を溶解する物質と、前記半導体材料の酸化速度及び前記酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、前記未損傷半導体領域に対して前記第１の損傷半導体領域を選択的に除去する第１の工程と、
アルカリ性の溶液を用いて前記第２の損傷半導体領域を除去する第２の工程と、
研磨処理である第３の工程と、を行う半導体基板の再生方法。 - イオンの照射及び熱処理を経て一部を半導体層として分離することにより、未損傷半導体領域、第１の損傷半導体領域、第２の損傷半導体領域、及び絶縁層が残存した半導体基板に対し、
エッチングにより前記絶縁層を除去する工程と、
前記半導体基板を構成する半導体材料を酸化する物質と、酸化された前記半導体材料を溶解する物質と、前記半導体材料の酸化速度及び前記酸化された半導体材料の溶解速度を制御する物質とを含む混合液を用いたエッチングにより、前記未損傷半導体領域に対して前記第１の損傷半導体領域を選択的に除去する第１の工程と、
アルカリ性の溶液を用いて前記第２の損傷半導体領域を除去する第２の工程と、
研磨処理である第３の工程と、を行う半導体基板の再生方法。 - 前記イオンの照射は、質量分離を行わずになされたものである請求項３又は請求項４に記載の半導体基板の再生方法。
- 前記半導体基板を構成する半導体材料を酸化する物質として硝酸を用い、
前記酸化された半導体材料を溶解する物質としてフッ酸を用い、
前記半導体材料の酸化速度及び前記酸化された半導体材料の溶解速度を制御する物質として酢酸を用いる請求項１乃至請求項５のいずれか一項に記載の半導体基板の再生方法。 - 前記混合液が、さらに亜硝酸を含み、
前記亜硝酸の濃度が１０ｍｇ／ｌ以上１０００ｍｇ／ｌ以下である請求項６に記載の半導体基板の再生方法。 - 周縁部に存在する凸部に前記第１の損傷半導体領域を含む前記半導体基板に対して行う請求項１乃至請求項７のいずれか一項に記載の半導体基板の再生方法。
- 前記第２の工程と前記第３の工程の間に、イソプロピルアルコールを用いた乾燥処理を行う請求項１乃至請求項８のいずれか一項に記載の半導体基板の再生方法。
- 前記半導体基板は、無欠陥領域を除く領域の厚みが０μｍ以上４５０μｍ未満である請求項１乃至請求項９のいずれか一項に記載の半導体基板の再生方法。
- 請求項１乃至請求項１０のいずれか一項に記載の半導体基板の再生方法を用いて、前記半導体基板から再生半導体基板を作製する再生半導体基板の作製方法。
- 請求項１１に記載の再生半導体基板の作製方法を用いて作製された再生半導体基板中にイオンを添加することで脆化領域を形成し、
絶縁層を介して前記再生半導体基板とベース基板とを貼り合わせ、
熱処理によって、前記再生半導体基板を分離して、前記ベース基板上に半導体層を形成するＳＯＩ基板の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011277012A JP5865057B2 (ja) | 2011-12-19 | 2011-12-19 | 半導体基板の再生方法、及びｓｏｉ基板の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011277012A JP5865057B2 (ja) | 2011-12-19 | 2011-12-19 | 半導体基板の再生方法、及びｓｏｉ基板の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013128047A true JP2013128047A (ja) | 2013-06-27 |
| JP2013128047A5 JP2013128047A5 (ja) | 2014-11-06 |
| JP5865057B2 JP5865057B2 (ja) | 2016-02-17 |
Family
ID=48778421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011277012A Expired - Fee Related JP5865057B2 (ja) | 2011-12-19 | 2011-12-19 | 半導体基板の再生方法、及びｓｏｉ基板の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5865057B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017045886A (ja) * | 2015-08-27 | 2017-03-02 | 株式会社Sumco | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ |
| JP2017045885A (ja) * | 2015-08-27 | 2017-03-02 | 株式会社Sumco | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ |
| JP2021002606A (ja) * | 2019-06-24 | 2021-01-07 | 株式会社ディスコ | ウェーハの再生方法 |
| CN113287189A (zh) * | 2018-12-14 | 2021-08-20 | 东京毅力科创株式会社 | 使用经照射的刻蚀溶液降低材料粗糙度的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087606A (ja) * | 2002-08-23 | 2004-03-18 | Sharp Corp | Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法 |
| JP2005340643A (ja) * | 2004-05-28 | 2005-12-08 | Sharp Corp | 太陽電池用半導体基板の製造方法 |
| JP2010050446A (ja) * | 2008-07-22 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2011029619A (ja) * | 2009-06-24 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生処理方法及びｓｏｉ基板の作製方法 |
-
2011
- 2011-12-19 JP JP2011277012A patent/JP5865057B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087606A (ja) * | 2002-08-23 | 2004-03-18 | Sharp Corp | Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法 |
| JP2005340643A (ja) * | 2004-05-28 | 2005-12-08 | Sharp Corp | 太陽電池用半導体基板の製造方法 |
| JP2010050446A (ja) * | 2008-07-22 | 2010-03-04 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2011029619A (ja) * | 2009-06-24 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | 半導体基板の再生処理方法及びｓｏｉ基板の作製方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017045886A (ja) * | 2015-08-27 | 2017-03-02 | 株式会社Sumco | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ |
| JP2017045885A (ja) * | 2015-08-27 | 2017-03-02 | 株式会社Sumco | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ |
| US10170357B2 (en) | 2015-08-27 | 2019-01-01 | Sumco Corporation | SOI wafer manufacturing process and SOI wafer |
| CN113287189A (zh) * | 2018-12-14 | 2021-08-20 | 东京毅力科创株式会社 | 使用经照射的刻蚀溶液降低材料粗糙度的方法 |
| JP2021002606A (ja) * | 2019-06-24 | 2021-01-07 | 株式会社ディスコ | ウェーハの再生方法 |
| JP7345966B2 (ja) | 2019-06-24 | 2023-09-19 | 株式会社ディスコ | ウェーハの再生方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5865057B2 (ja) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI524409B (zh) | 半導體基板的再生處理方法及ｓｏｉ基板的製造方法 | |
| JP5622988B2 (ja) | 半導体基板の作製方法 | |
| KR20100138844A (ko) | 반도체 기판의 재생 처리 방법 및 ｓｏｉ 기판의 제작 방법 | |
| KR101066315B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| JP5520744B2 (ja) | 半導体基板の再生方法 | |
| KR101752901B1 (ko) | 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법 | |
| JP5865786B2 (ja) | 半導体基板の再生方法、及びｓｏｉ基板の作製方法 | |
| KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
| JP5865057B2 (ja) | 半導体基板の再生方法、及びｓｏｉ基板の作製方法 | |
| JP5634210B2 (ja) | 半導体基板の作製方法 | |
| JP2011228651A (ja) | 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法 | |
| JP5364345B2 (ja) | Ｓｏｉ基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140924 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5865057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |