KR100406523B1 - 갈륨-비소 능동층 형성 방법 - Google Patents

갈륨-비소 능동층 형성 방법 Download PDF

Info

Publication number
KR100406523B1
KR100406523B1 KR10-2001-0020763A KR20010020763A KR100406523B1 KR 100406523 B1 KR100406523 B1 KR 100406523B1 KR 20010020763 A KR20010020763 A KR 20010020763A KR 100406523 B1 KR100406523 B1 KR 100406523B1
Authority
KR
South Korea
Prior art keywords
gaas substrate
oxide film
gaas
gallium
heat treatment
Prior art date
Application number
KR10-2001-0020763A
Other languages
English (en)
Other versions
KR20020080906A (ko
Inventor
김해천
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0020763A priority Critical patent/KR100406523B1/ko
Publication of KR20020080906A publication Critical patent/KR20020080906A/ko
Application granted granted Critical
Publication of KR100406523B1 publication Critical patent/KR100406523B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds

Abstract

본 발명은 실리콘 질화막을 보호막으로 사용하여 활성화 열처리를 할 경우 고온의 열처리 중에 실리콘 질화막 내의 실리콘 원자가 GaAs 안으로 확산되어 도펀트인 실리콘의 농도를 변화시켜 소자의 특성이 변화되는 현상을 방지하여 재현성을 향상시킬 수 있는 GaAs 능동층 형성 방법을 제공하기 위한 것으로서, 이를 위해 본 발명은, GaAs 기판 표면 하부에 실리콘을 도핑시키는 단계; 상기 GaAs 기판 표면을 산소를 주입하여 발생한 플라즈마 처리하여 갈륨산화막을 형성하는 단계; 상기 갈륨산화막이 형성된 GaAs 기판 전면 또는 양 표면에 As의 증발을 막기 위한 보호막을 형성하는 단계; 및 상기 결과물을 급속열처리하는 단계를 포함하며, 상기 갈륨산화막은, 상기 급속열처리 단계에서 상기 보호막의 원자가 상기 GaAs 기판으로 확산되는 것을 방지하는 확산방지막의 역할을 하는 것을 특징으로 하는 갈륨-비소 능동층 형성 방법을 제공한다.또한, 본 발명은, GaAs 기판 표면 하부에 실리콘을 도핑시키는 단계; 상기 GaAs 기판 표면을 산소 및 질소를 주입하여 발생한 플라즈마 처리하여 갈륨산화막을 형성하는 단계; 상기 갈륨산화막이 형성된 GaAs 기판 전면 또는 양 표면에 As의 증발을 막기 위한 보호막을 형성하는 단계; 및 상기 결과물을 급속열처리하는 단계를 포함하며, 상기 갈륨산화막은, 상기 급속열처리 단계에서 상기 보호막의 원자가 상기 GaAs 기판으로 확산되는 것을 방지하는 확산방지막의 역할을 하는 것을 특징으로 하는 갈륨-비소 능동층 형성 방법을 제공한다.

Description

갈륨-비소 능동층 형성 방법{METHOD FOR FABRICATION OF GaAs ACTIVATION LAYER}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 GaAs(Gallium Arsenide; 갈륨비소) 능동층 형성 방법에 관한 것이다.
일반적으로, 반도체 기판의 종류에는 Si(Silicon; 실리콘), Ge(Germanium; 게르마늄) 등의 단일원소 반도체와 GaAs 등의 화합물반도체가 있으며, 상업적으로 Si가 가장 널리 쓰이고 있다.
한편, GaAs 등의 화합물반도체는 초고속 장치에 사용되며, 고주파에서의 이득과 대역폭 특성이 양호하여 차세대에 Si를 대체할 수 있는 물질로서 주목을 받아왔다.
MMIC(Monolithic Microwave Integrated Circuit)는 이러한 화합물 반도체의 응용 부품으로서, 이동통신기기 시장에 급격히 확대되면서 고주파 특성이 우수하고, 신호크기에 따른 특성변화가 적으며, RF단의 여러 소자들을 단일 칩으로 집적 가능하게한 정보통신용 부품이며, 향후 가장 유망한 통신 부품중 하나로서 부상하고 있다.
GaAs는 다음과 같은 두 가지 이유로 인하여 상기한 MMIC에 이상적인 기판으로 간주되어진다.
첫번째로, 낮은 유전체 손실로 인하여 마이크로스트립라인 같은 전송선로의 구현에 적합하며, 두 번째로, 높은 전자의 이동도(Mobility)와 큰 Schottky 장벽전압으로 인하여 고성능의 MESFET(Metal-Semiconductor Field Effect Transistor)를 GaAs위에 에피성장(Epitaxy)이나 이온 주입법(Ion implantation) 등을 사용하여 제작할 수 있다는 점 등이다.
한편, 이러한 GaAs를 MMIC의 기판으로 사용하고자 하는 시도는 이미 1964년에 이루어졌다. 하지만, 그 당시에는 GaAs를 단지 전송선로의 유전체로 사용하였을 뿐, 능동소자를 제작할 반도체로 사용할 생각은 하지 못하였으며, 능동소자를 구현하기 위해서 Ge을 GaAs위에 증착한 후 Ge을 이용하여 트랜지스터를 제작하였다.
1960년대 중반에 들어서는 GaAs위에 FET를 만들고자 하는 연구가 본격적으로 시작되어서 1967년에는 최대 발진 주파수 (Maximum Frequncy of Oscillation; 이하 fmax라 함)가 3 ㎓인 마이크로파용 GaAs FET가 개발되었다. 그후 발전속도는 더욱 빨라져 1970년에는 fmax가 30 ㎓로 10배 증가하였으며 GaAs FET는 이후 가장 빠른 트랜지스터로 자리를 잡았다.
76년 Plessy의 연구팀은 처음으로 GaAs MESFET를 사용한 MMIC 증폭기를 개발하였고 이 이후 GaAs MMIC에 관한 연구 개발은 폭발적으로 이루어져서 증폭기뿐만 아니라 주파수 혼합기(Mixer), 체배기(Multiplier), 스위치, 발진기(Oscillator) 등의 다양한 MMIC들이 등장하기 시작하였다.
이러한 GaAs을 이용하기 위해서는 GaAs 기판에 활성화 열처리 등의 공정이 필요하며, 이에 따른 Ga 또는 As 원자의 확산에 의한 공공(Vacancy)의 발생 등 공정상 해결해야 할 문제점이 발생하게 된다.
GaAs 기판의 활성화 열처리를 위해서는 기판 내의 As의 증발을 막기 위하여 실리콘 질화막(Silicon nitride) 또는 실리콘 산화막(Silicon oxide) 등의 보호막(Passivation layer)을 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의하여 형성하게 된다.이 때 PECVD의 증착조건은 박막의 특성에 영향을 미치며 특히 온도와 유량 등은 박막의 성분 또는 스트레스, 조밀도 등에 의해 크게 달라질 수 있다.
또한, GaAs기판의 활성화 열처리하는 과정에서 GaAs 기판 위에 증착된 실리콘 질화막 또는 실리콘 산화막이 보호막으로 이용될 때, 실리콘 질화막은 효과적으로 Ga과 As의 바깥으로의 확산(Out-diffusion)을 억제하지만, 실리콘 산화막의 경우 보호막 내에 포함된 O2가 Ga이 바깥으로의 확산에 기여하게 되어 900℃ 이상의 온도에서 열처리할 때 많은 양의 Ga이 빠져나오게 된다.
이러한, Ga의 바깥으로의 확산은 GaAs의 표면 근처에 많은 공공들을 생성하기 때문에 Si이 불순물로 함유되어 있다고 할 지라도 GaAs 기판은 전도성을 나타내지 못하며 이에 따라 우수한 GaAs 능동층을 제작하기 어렵다.
따라서, 효과적으로 GaAs의 바깥으로의 확산을 막을 수 있도록 실리콘 질화막이 보호막으로 주로 이용되며, 이러한 실리콘 질화막은 PECVD 방법으로 300℃ 내외의 낮은 온도에서 잘 증착될 수 있어 일반적으로 PECVD 방법에 의해 증착한 후 활성화 열처리를 하게 된다.
PECVD 방법으로 증착된 실리콘 질화막은 증착온도가 높아짐에 따라 치밀한 상태로 증착되며 실리콘과 질소의 상대적 조성이 변화될 수 있다. 예컨대, 실험적으로 250 ∼ 300℃의 증착온도 변화는 동일한 유량과 압력, 전력의 조건에서 (1.95∼2.0)의 보호막의 굴절률 변화가 나타나며 식각율은 30:1의 BOE(Buffered Oxide Etchant) 용액에서 1Å ∼ 3Å/sec로 변화된다.
이처럼 실리콘 질화막의 굴절률과 식각속도의 변화가 PECVD의 증착조건에 따라 크게 변하는 것은, PECVD에 의하여 재현성이 우수한 실리콘 질화막을 형성하기 어려우며, 이는 또한 활성화 열처리시 재현성이 우수한 GaAs 능동층의 제작을 어렵게 한다.
특히, 900℃이상의 고온에서 활성화 열처리를 할 경우 실리콘 질화막 내의 실리콘 원자가 GaAs기판 안으로 확산되어 가는 현상이 나타날 수 있는데, 이는 GaAs 능동층의 도펀트로 존재하는 실리콘의 농도를 변화시키며 결국 제작된 소자의 특성을 변화시키는 결과를 가져오게 된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 실리콘 질화막을 보호막으로 사용하여 활성화 열처리를 할 경우 고온의 열처리 중에 실리콘 질화막 내의 실리콘 원자가 GaAs 안으로 확산되어 도펀트인 실리콘의 농도를 변화시켜 소자의 특성이 변화되는 현상을 방지하여 재현성을 향상시킬 수 있는 GaAs 능동층 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 GaAs 능동층 제조 공정을 도시한 단면도.
도 2a와 도 2b는 각각 종래기술 및 본 발명에 의해 제조된 GaAs 기판을 열처리 온도를 850℃ ~ 975℃까지 변화시키면서 열처리한 후 측정한 면저항을 도시한 그래프.
* 도면의 주요 부분에 대한 설명
1 : GaAs 기판
2 : 갈륨산화막(확산방지막)
3 : 보호막(실리콘 산화막 또는 실리콘 질화막)
4 : 그래파이트 서셉터
5 : 석영 튜브
6 : 할로겐 램프
상기 목적을 달성하기 위한 본 발명은, GaAs 기판 표면 하부에 실리콘을 도핑시키는 단계; 상기 GaAs 기판 표면을 산소를 주입하여 발생한 플라즈마 처리하여 갈륨산화막을 형성하는 단계; 상기 갈륨산화막이 형성된 GaAs 기판 전면 또는 양 표면에 As의 증발을 막기 위한 보호막을 형성하는 단계; 및 상기 결과물을 급속열처리하는 단계를 포함하며, 상기 갈륨산화막은, 상기 갈륨산화막은, 상기 급속열처리 단계에서 상기 보호막의 원자가 상기 GaAs 기판으로 확산되는 것을 방지하는 확산방지막의 역할을 하는 것을 특징으로 하는 갈륨-비소 능동층 형성 방법을 제공한다.
또한, 상기 목적을 달성하기 위한 본 발명은, GaAs 기판 표면 하부에 실리콘을 도핑시키는 단계; 상기 GaAs 기판 표면을 산소 및 질소를 주입하여 발생한 플라즈마 처리하여 갈륨산화막을 형성하는 단계; 상기 갈륨산화막이 형성된 GaAs 기판 전면 또는 양 표면에 As의 증발을 막기 위한 보호막을 형성하는 단계; 및 상기 결과물을 급속열처리하는 단계를 포함하며, 상기 갈륨산화막은, 상기 급속열처리 단계에서 상기 보호막의 원자가 상기 GaAs 기판으로 확산되는 것을 방지하는 확산방지막의 역할을 하는 것을 특징으로 하는 갈륨-비소 능동층 형성 방법을 제공한다.
본 발명은, GaAs 기판을 실리콘 질화막 또는 실리콘 산화막을 보호막으로 사용하여 활성화 열처리하는 경우, 실리콘 도핑 후 상기 보호막을 증착하기 전에 GaAs기판을 표면처리하여 갈륨산화막 등의 확산방지막을 형성함으로써, 고온의 열처리 중에 보호막 내의 실리콘 등의 원자가 GaAs 내로 확산되는 현상을 방지하기 위한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 GaAs 능동층 형성 공정을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, GaAs 기판(1) 표면 하부에 전도성 향상을위한 실리콘을 도핑하는 바, 이온주입 또는 확산을 이용하여 실시한다.
이어서, GaAs 기판(1) 표면을 산소(O2) 또는 N2O 등의 산소 및 질소를 주입하여 발생한 플라즈마를 이용하여 10 Watt ∼ 250Watt의 전력 하에서 1분 ∼ 5분 동안 표면처리를 수행한다. 여기서, 상기 O2또는 N2O는 20sccm ∼ 200sccm의 유량을 이용한다.
이렇게 표면처리된 GaAs 기판(1) 표면에는 1Å ∼ 10Å의 얇은 GaxOy등의 갈륨산화막(2)이 형성되며 이는 후속 공정인 실리콘 질화막을 증착 후 급속열처리(Rapid Thermal Annealing; 이하 RTA라 함)에 의한 고온 열처리시 실리콘의 확산방지막 역할을 하게 된다.
이어서, 도 1b에 도시된 바와 같이 플라즈마 처리된 GaAs 기판(1) 전면 또는 양 표면에 후속 열처리시 증기압이 낮은 As 원자의 증발을 막기 위해, PECVD에 의해 실리콘 질화막 또는 실리콘 산화막의 보호막(3)을 일정 두께가 되도록 형성한다. 이 때, 보호막(3)은 고온 열처리시 균열이 생기지 않도록 한다.
다음으로, 도 1c에 도시된 바와 같이 GaAs 기판(1)을 RTA에 의하여 활성화 열처리를 수행한다. 여기서, RTA는 850℃ ∼ 950℃의 온도에서 실시하되, 승온(Ramping) 속도를 초당 10℃ ∼ 초당 20℃로 하여 10초 ∼ 60초간 실시한다.
구체적으로, RTA는 할로겐 램프(6)에서 방출되는 빛 에너지에 의하여 기판을 급속 가열하는 장치로 GaAs 기판(1)의 경우 기판의 열전도성이 좋지 않기 일반적으로 열전도성이 우수한 그래파이트 서셉터(Graphite susceptor)(4)안에 GaAs 기판(1)을 넣고 열처리를 한다.한편, 열처리 챔버는 빛 에너지를 통과시키고 고온에 견딜 수 있는 석영튜브(5)를 사용한다.
도 2a와 도 2b는 각각 종래기술 및 본 발명에 의해 제조된 GaAs 능동층을 실리콘 질화막을 보호막으로 사용하고 열처리 온도를 850℃ ~ 975℃로 변화시키면서 열처리한 후 측정한 면저항(Sheet registance)을 도시한 그래프이다.
도 2a와 도 2b를 참조하면, 가로 축은 열처리 온도를 나타내며, 세로축은 면저항 값을 나타내는 바, 면저항 값은 도펀트(Dopant)의 양이 많아질수록 작아지며 실리콘 질화막에서 실리콘이 GaAs기판으로 확산되어 들어가면 면저항이 작아지게 됨을 알 수 있다.
도 2a는 종래의 방법에 의하여 보호막을 형성하고 이를 활성화 열처리하여 면저항을 측정한 결과이며, 도 2b는 본 발명에 의하여 보호막을 형성하고 이를 확산화 열처리하여 면저항을 측정한 결과이다.
도 2a에 나타난 면저항값은 500 ~ 1000ohm/sq로 도 2b의 1000 ~ 1500ohm/sq에 비하여 낮으며 이로써 보호막 내의 실리콘 원자가 GaAs 기판으로 확산되어 들어가는 것을 알 수 있다. 이러한 현상은 열처리 온도가 높아질수록 심하게 나타나는데 도 2a에서 열처리 온도가 올라감에 따라 면저항 값이 작아지는 것을 통해 알 수 있다.
즉, 실리콘 원자의 GaAs 기판으로의 확산에 의해 일정한 범위 내의 면저항 값을 유지하지 못하게 됨에 따라, 재현성이 있는 소자의 제조가 어렵게 되어 전체적인 수율이 감소하게 되며, 면저항의 감소에 다른 전류의 증가에 의한 전류 소모를 초래하게 된다.
한편, 도 2b에 도시된 바와 같이 본 발명은 GaAs 내로 실리콘 원자가 확산되는 것을 방지함으로써, 열처리 온도의 변화에 상관없이 항상 일정한 범위 내의 면저항을 갖게 되어 상기의 문제점을 해결할 수 있다.본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 실리콘질화막을 보호막으로 사용하여 활성화 열처리를 할 경우 고온의 열처리 중에 실리콘 질화막 내의 실리콘 원자가 GaAs 안으로 확산되어 도펀트인 실리콘의 농도를 변화시켜 소자의 특성이 변화되는 현상을 방지함으로써 제작되는 소자의 특성을 균일하게 유지시킬 수있어, 궁극적으로 GaAs 기판을 사용하는 모든 반도체 소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (5)

  1. GaAs 기판 표면 하부에 실리콘을 도핑시키는 단계;
    상기 GaAs 기판 표면을 산소를 주입하여 발생한 플라즈마 처리하여 갈륨산화막을 형성하는 단계;
    상기 갈륨산화막이 형성된 GaAs 기판 전면 또는 양 표면에 As의 증발을 막기 위한 보호막을 형성하는 단계; 및
    상기 결과물을 급속열처리하는 단계를 포함하며,
    상기 갈륨산화막은, 상기 급속열처리 단계에서 상기 보호막의 원자가 상기 GaAs 기판으로 확산되는 것을 방지하는 확산방지막의 역할을 하는 것을 특징으로 하는 갈륨-비소 능동층 형성 방법.
  2. GaAs 기판 표면 하부에 실리콘을 도핑시키는 단계;
    상기 GaAs 기판 표면을 산소 및 질소를 주입하여 발생한 플라즈마 처리하여 갈륨산화막을 형성하는 단계;
    상기 갈륨산화막이 형성된 GaAs 기판 전면 또는 양 표면에 As의 증발을 막기 위한 보호막을 형성하는 단계; 및
    상기 결과물을 급속열처리하는 단계를 포함하며,
    상기 갈륨산화막은, 상기 급속열처리 단계에서 상기 보호막의 원자가 상기 GaAs 기판으로 확산되는 것을 방지하는 확산방지막의 역할을 하는 것을 특징으로 하는 갈륨-비소 능동층 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 플라즈마 처리는, 10Watt 내지 250Watt의 전력 하에서 1분 내지 5분 동안 실시하는 것을 특징으로 하는 갈륨-비소 능동층 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 보호막은,
    실리콘 질화막 또는 실리콘 산화막인 것을 특징으로 하는 갈륨-비소 능동층 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 급속열처리는,
    850℃ 내지 950℃의 온도에서 실시하되, 승온 속도를 초당 10℃ 내지 초당 20℃로 하여 10초 내지 60초간 실시하는 것을 특징으로 하는 갈륨-비소 능동층 형성 방법.
KR10-2001-0020763A 2001-04-18 2001-04-18 갈륨-비소 능동층 형성 방법 KR100406523B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0020763A KR100406523B1 (ko) 2001-04-18 2001-04-18 갈륨-비소 능동층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0020763A KR100406523B1 (ko) 2001-04-18 2001-04-18 갈륨-비소 능동층 형성 방법

Publications (2)

Publication Number Publication Date
KR20020080906A KR20020080906A (ko) 2002-10-26
KR100406523B1 true KR100406523B1 (ko) 2003-11-20

Family

ID=27701543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0020763A KR100406523B1 (ko) 2001-04-18 2001-04-18 갈륨-비소 능동층 형성 방법

Country Status (1)

Country Link
KR (1) KR100406523B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62141727A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd 化合物半導体装置の製造方法
JPH04320324A (ja) * 1991-04-19 1992-11-11 Hitachi Chem Co Ltd ＧａＡｓ半導体薄膜の熱処理方法
JPH04369840A (ja) * 1991-06-18 1992-12-22 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH06252178A (ja) * 1993-02-22 1994-09-09 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JPH08279475A (ja) * 1995-04-04 1996-10-22 Murata Mfg Co Ltd 化合物半導体における能動層の形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62141727A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd 化合物半導体装置の製造方法
JPH04320324A (ja) * 1991-04-19 1992-11-11 Hitachi Chem Co Ltd ＧａＡｓ半導体薄膜の熱処理方法
JPH04369840A (ja) * 1991-06-18 1992-12-22 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH06252178A (ja) * 1993-02-22 1994-09-09 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JPH08279475A (ja) * 1995-04-04 1996-10-22 Murata Mfg Co Ltd 化合物半導体における能動層の形成方法

Also Published As

Publication number Publication date
KR20020080906A (ko) 2002-10-26

Similar Documents

Publication Publication Date Title
US6197701B1 (en) Lightly nitridation surface for preparing thin-gate oxides
JP3184320B2 (ja) ダイヤモンド電界効果トランジスタ
JPH08186085A (ja) 半導体装置の製造方法
US4561168A (en) Method of making shadow isolated metal DMOS FET device
US5162246A (en) Selective germanium deposition on silicon and resulting structures
JP2770544B2 (ja) Ｍｉｓ型半導体装置の製造方法
JP2590161B2 (ja) Ｍｉｓ型電界効果トランジスタの製造法
US5902130A (en) Thermal processing of oxide-compound semiconductor structures
JP2614868B2 (ja) 電界効果トランジスタの製造法
JPH10209178A (ja) 電界効果型トランジスタ，およびその製造方法
US6468871B1 (en) Method of forming bipolar transistor salicided emitter using selective laser annealing
KR100406523B1 (ko) 갈륨-비소 능동층 형성 방법
US5776804A (en) Process of fabricating semiconductor device having non-single crystal thin film transistor free from residual hydrogen left therein during hydrogen treatment stage
US5382808A (en) Metal boride ohmic contact on diamond and method for making same
US5707895A (en) Thin film transistor performance enhancement by water plasma treatment
US5227318A (en) Method of making a cubic boron nitride bipolar transistor
JPH07115191A (ja) ダイヤモンド電界効果トランジスタ及びその製造方法
US5734194A (en) Semiconductor device and method of making
US5164810A (en) Cubic boron nitride bipolar transistor
Dange et al. New applications of low temperature PECVD silicon nitride films for microelectronic device fabrication
KR20000048363A (ko) 반도체 장치 및 제조 방법
US5094964A (en) Method for manufacturing a bipolar semiconductor device
US4673446A (en) Method of forming thermally stable high resistivity regions in n-type indium phosphide by oxygen implantation
KR100433054B1 (ko) 반도체소자의 제조방법
KR900007150B1 (ko) 불순물을 함유하는 레지스트와 산소를 함유하는 플라즈마를 사용하는 불순물 도우핑 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081104

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee