JPH06252178A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06252178A JPH06252178A JP3215593A JP3215593A JPH06252178A JP H06252178 A JPH06252178 A JP H06252178A JP 3215593 A JP3215593 A JP 3215593A JP 3215593 A JP3215593 A JP 3215593A JP H06252178 A JPH06252178 A JP H06252178A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- insulating film
- semiconductor device
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 素子の劣化が少なく、故障率の低いうえに特
性変動の少ない半導体装置を提供する。 【構成】 基板１１０の表面の絶縁膜を形成する部分の
ＧａＡｓを露出させ、オゾン（Ｏ3 ）雰囲気の下で紫外
線を照射して表面のＧａＡｓを酸化する（図１
（ａ））。つぎに、高純度の水にて超音波洗浄を行う
（図１（ｂ））。この洗浄にて表面の酸化膜１２０から
Ａｓ2 Ｏ3 が除去され、非常に薄いＧａ2 Ｏ3 が表面に
残留するものと考えられる。つぎに、絶縁膜或いは保護
膜としてＳｉＯ2 膜１３０を熱ＣＶＤ法で形成する（図
１（ｃ））。そして、ここからは通常のＭＥＳＦＥＴと
同様にソース電極，ドレイン電極，ゲート電極を形成す
る部分のＳｉＯ2 膜１３０を除去し、金属を蒸着させて
これらの電極を形成する。
性変動の少ない半導体装置を提供する。 【構成】 基板１１０の表面の絶縁膜を形成する部分の
ＧａＡｓを露出させ、オゾン（Ｏ3 ）雰囲気の下で紫外
線を照射して表面のＧａＡｓを酸化する（図１
（ａ））。つぎに、高純度の水にて超音波洗浄を行う
（図１（ｂ））。この洗浄にて表面の酸化膜１２０から
Ａｓ2 Ｏ3 が除去され、非常に薄いＧａ2 Ｏ3 が表面に
残留するものと考えられる。つぎに、絶縁膜或いは保護
膜としてＳｉＯ2 膜１３０を熱ＣＶＤ法で形成する（図
１（ｃ））。そして、ここからは通常のＭＥＳＦＥＴと
同様にソース電極，ドレイン電極，ゲート電極を形成す
る部分のＳｉＯ2 膜１３０を除去し、金属を蒸着させて
これらの電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体（ＧａＡ
ｓ）の製造方法及びその装置に関する。
ｓ）の製造方法及びその装置に関する。
【０００２】
【従来の技術】ＧａＡｓＭＥＳＦＥＴの故障モードの一
つにバーンアウト（burn-out）があることが知られてお
り、このバーンアウトの原因は、ＧａＡｓ基板とそれを
覆う絶縁膜との界面に存在するＡｓ又はＡｓ酸化物によ
ることが知られている（IEEE TRANSACTIONS ON ELECTRO
N DEVICE.vol ED-28 No.7 1981）。
つにバーンアウト（burn-out）があることが知られてお
り、このバーンアウトの原因は、ＧａＡｓ基板とそれを
覆う絶縁膜との界面に存在するＡｓ又はＡｓ酸化物によ
ることが知られている（IEEE TRANSACTIONS ON ELECTRO
N DEVICE.vol ED-28 No.7 1981）。
【０００３】界面におけるＡｓ又はＡｓ酸化物の生成
は、絶縁膜の種類によってもその度合いが異なってお
り、良く用いられるＳｉＯ2 とＳｉＮとを比較した場
合、ＳｉＮの方が酸素を含まないことから、ＳｉＮを絶
縁膜として用いるほうが、Ａｓ又はＡｓ酸化物が生成し
にくく、バーンアウト故障に関して信頼性が高いものと
考えられている。
は、絶縁膜の種類によってもその度合いが異なってお
り、良く用いられるＳｉＯ2 とＳｉＮとを比較した場
合、ＳｉＮの方が酸素を含まないことから、ＳｉＮを絶
縁膜として用いるほうが、Ａｓ又はＡｓ酸化物が生成し
にくく、バーンアウト故障に関して信頼性が高いものと
考えられている。
【０００４】
【発明が解決しようとする課題】ＳｉＮの形成は通常プ
ラズマＣＶＤ法でなされる。この方法では４００℃以下
の低温でＳｉＮの形成が可能であるという利点がある反
面、プラズマによるダメージが基板に生じるという欠点
がある。そのため、このプラズマによるダメージによっ
てＭＥＳＦＥＴの特性変動が生じるという問題が生じる
ことになる。
ラズマＣＶＤ法でなされる。この方法では４００℃以下
の低温でＳｉＮの形成が可能であるという利点がある反
面、プラズマによるダメージが基板に生じるという欠点
がある。そのため、このプラズマによるダメージによっ
てＭＥＳＦＥＴの特性変動が生じるという問題が生じる
ことになる。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、ＧａＡｓ基板に
素子を形成するとともに素子が形成された基板の表面に
絶縁膜を形成してなされる半導体装置の製造方法であっ
て、表面を酸化雰囲気（例えばオゾン雰囲気）で紫外光
の照射により酸化し、高純度の水で超音波洗浄をした後
に、絶縁膜としてＳｉＯ2 膜を熱ＣＶＤ法で形成するこ
とを特徴とする。
に、本発明の半導体装置の製造方法は、ＧａＡｓ基板に
素子を形成するとともに素子が形成された基板の表面に
絶縁膜を形成してなされる半導体装置の製造方法であっ
て、表面を酸化雰囲気（例えばオゾン雰囲気）で紫外光
の照射により酸化し、高純度の水で超音波洗浄をした後
に、絶縁膜としてＳｉＯ2 膜を熱ＣＶＤ法で形成するこ
とを特徴とする。
【０００６】また、本発明の半導体装置は、ＧａＡｓ基
板に素子を形成するとともに素子が形成された基板の表
面に絶縁膜を形成してなる半導体装置であって、絶縁膜
はＳｉＯ2 膜で形成され、表面上の絶縁膜との間にＧａ
2 Ｏ3 を有することを特徴とする。
板に素子を形成するとともに素子が形成された基板の表
面に絶縁膜を形成してなる半導体装置であって、絶縁膜
はＳｉＯ2 膜で形成され、表面上の絶縁膜との間にＧａ
2 Ｏ3 を有することを特徴とする。
【０００７】
【作用】本発明の半導体装置の製造方法では、絶縁膜を
形成する前に、表面を紫外光の照射で酸化することによ
り、非常に薄いＧａ2 Ｏ3 ，Ａｓ2 Ｏ3 が形成されるも
のと考えられる。そして、高純度の水の超音波洗浄によ
りＡｓ2 Ｏ3 が除去され、Ｇａ2 Ｏ3 が表面に残留す
る。表面にＳｉＯ2 膜（絶縁膜）を形成してもＧａＡｓ
の酸化（Ａｓ2 Ｏ3 の生成）が抑えられ、素子の劣化が
抑えられる。これはＧａ2 Ｏ3 がＳｉＯ2 に対する表面
保護膜となっているからと考えられる。また、ＳｉＯ2
膜を熱ＣＶＤ法で形成することにより、基板に対するダ
メージが少ないものになる。
形成する前に、表面を紫外光の照射で酸化することによ
り、非常に薄いＧａ2 Ｏ3 ，Ａｓ2 Ｏ3 が形成されるも
のと考えられる。そして、高純度の水の超音波洗浄によ
りＡｓ2 Ｏ3 が除去され、Ｇａ2 Ｏ3 が表面に残留す
る。表面にＳｉＯ2 膜（絶縁膜）を形成してもＧａＡｓ
の酸化（Ａｓ2 Ｏ3 の生成）が抑えられ、素子の劣化が
抑えられる。これはＧａ2 Ｏ3 がＳｉＯ2 に対する表面
保護膜となっているからと考えられる。また、ＳｉＯ2
膜を熱ＣＶＤ法で形成することにより、基板に対するダ
メージが少ないものになる。
【０００８】また、本発明の半導体装置は、上記方法で
製作されることから、素子の劣化が少なく、故障率の低
いものになる。
製作されることから、素子の劣化が少なく、故障率の低
いものになる。
【０００９】
【実施例】本発明の半導体装置及びその製造方法は、絶
縁膜としてＳｉＯ2 を用い、かつこれによって生じるバ
ーンアウト故障の発生を低く抑えた点に大きな特徴があ
る。紫外光照射によって表面のＧａＡｓを酸化し、高純
度の水で超音波洗浄した後にＳｉＯ2 膜を形成すること
でこれを実現している。本発明の製造方法の実施例につ
いて図面を参照して説明する。
縁膜としてＳｉＯ2 を用い、かつこれによって生じるバ
ーンアウト故障の発生を低く抑えた点に大きな特徴があ
る。紫外光照射によって表面のＧａＡｓを酸化し、高純
度の水で超音波洗浄した後にＳｉＯ2 膜を形成すること
でこれを実現している。本発明の製造方法の実施例につ
いて図面を参照して説明する。
【００１０】まず、一般的なＭＥＳＦＥＴと同様、エピ
タキシャル成長，イオン注入などにより半絶縁性ＧａＡ
ｓ基板の素子を形成する部分に不純物などを導入し、ソ
ース領域，ドレイン領域，チャネル領域を形成する。そ
して、紫外光照射による表面酸化，超音波洗浄，ＳｉＯ
2 膜形成を行う。図１は、本発明の半導体装置の製造方
法における紫外光照射による表面酸化，超音波洗浄，Ｓ
ｉＯ2 膜形成について示したものである。図では、Ｇａ
Ａｓ基板１１０上のソース領域，ドレイン領域などは省
略してある。
タキシャル成長，イオン注入などにより半絶縁性ＧａＡ
ｓ基板の素子を形成する部分に不純物などを導入し、ソ
ース領域，ドレイン領域，チャネル領域を形成する。そ
して、紫外光照射による表面酸化，超音波洗浄，ＳｉＯ
2 膜形成を行う。図１は、本発明の半導体装置の製造方
法における紫外光照射による表面酸化，超音波洗浄，Ｓ
ｉＯ2 膜形成について示したものである。図では、Ｇａ
Ａｓ基板１１０上のソース領域，ドレイン領域などは省
略してある。
【００１１】基板１１０の表面の絶縁膜を形成する部分
のＧａＡｓを露出させ、オゾン（Ｏ3 ）雰囲気の下で紫
外線を照射して表面のＧａＡｓを酸化する（図１
（ａ））。ここで、紫外線ランプ１５０（波長２００〜
４００ｎｍ）のパワーを１０００Ｗ、オゾンの流量２Ｓ
ＬＭ、圧力を常圧とし、５分間行った。つぎに、高純度
の水にて超音波洗浄を行った（図１（ｂ））。ここで、
水には、比抵抗１８ＭΩのものを用い、５０ｋＨｚ，１
５０Ｗ以上の超音波にて３分間洗浄を行う。この洗浄に
て表面の酸化膜１２０からＡｓ2 Ｏ3 が除去され、非常
に薄いＧａ2 Ｏ3 が表面に残留するものと考えられる。
のＧａＡｓを露出させ、オゾン（Ｏ3 ）雰囲気の下で紫
外線を照射して表面のＧａＡｓを酸化する（図１
（ａ））。ここで、紫外線ランプ１５０（波長２００〜
４００ｎｍ）のパワーを１０００Ｗ、オゾンの流量２Ｓ
ＬＭ、圧力を常圧とし、５分間行った。つぎに、高純度
の水にて超音波洗浄を行った（図１（ｂ））。ここで、
水には、比抵抗１８ＭΩのものを用い、５０ｋＨｚ，１
５０Ｗ以上の超音波にて３分間洗浄を行う。この洗浄に
て表面の酸化膜１２０からＡｓ2 Ｏ3 が除去され、非常
に薄いＧａ2 Ｏ3 が表面に残留するものと考えられる。
【００１２】つぎに、絶縁膜或いは保護膜としてＳｉＯ
2 膜１３０を熱ＣＶＤ法で形成する（図１（ｃ））。こ
こで、原料ガスとしてＳｉＨ4 ，Ｏ2 ，Ｎ2 を用い、こ
れらの流量をそれぞれ２ＳＬＭ，１．５ＳＬＭ，１００
ＳＬＭとし温度３８０℃，常圧の下７分間で形成した。
このように、ＳｉＯ2 膜を熱ＣＶＤ法で形成することに
より、基板に対するダメージが少ないものになる。
2 膜１３０を熱ＣＶＤ法で形成する（図１（ｃ））。こ
こで、原料ガスとしてＳｉＨ4 ，Ｏ2 ，Ｎ2 を用い、こ
れらの流量をそれぞれ２ＳＬＭ，１．５ＳＬＭ，１００
ＳＬＭとし温度３８０℃，常圧の下７分間で形成した。
このように、ＳｉＯ2 膜を熱ＣＶＤ法で形成することに
より、基板に対するダメージが少ないものになる。
【００１３】そして、ここからは通常のＭＥＳＦＥＴと
同様にソース電極，ドレイン電極，ゲート電極を形成す
る部分のＳｉＯ2 膜１３０を除去し、金属を蒸着させて
これらの電極を形成する。ここでは、スペーサリフトオ
フ法を用いた。
同様にソース電極，ドレイン電極，ゲート電極を形成す
る部分のＳｉＯ2 膜１３０を除去し、金属を蒸着させて
これらの電極を形成する。ここでは、スペーサリフトオ
フ法を用いた。
【００１４】図２は、上述の方法で製作したＭＥＳＦＥ
Ｔの構造の一例を示したものである。このＦＥＴは、ゲ
ート長１．０μｍ，ゲート幅２０μｍ，ソース電極，ド
レイン電極の面積１０×２０μｍ2 ，電極及びＳｉＯ2
膜１３０の厚さ３０００オングストロームである。ま
た、ゲート電極１４０は、Ｔｉ／Ｐｔ／Ａｕで、ソース
電極１４２ａ，ドレイン電極１４２ｂはＡｕ／Ｇｅ／Ｎ
ｉで形成している。
Ｔの構造の一例を示したものである。このＦＥＴは、ゲ
ート長１．０μｍ，ゲート幅２０μｍ，ソース電極，ド
レイン電極の面積１０×２０μｍ2 ，電極及びＳｉＯ2
膜１３０の厚さ３０００オングストロームである。ま
た、ゲート電極１４０は、Ｔｉ／Ｐｔ／Ａｕで、ソース
電極１４２ａ，ドレイン電極１４２ｂはＡｕ／Ｇｅ／Ｎ
ｉで形成している。
【００１５】図２のＦＥＴについて、図３に示すバイア
ス条件で、２５０℃のバーンイン試験を行い、１００時
間後の故障個数（５０個中）を示したものが表１であ
る。ここで、比較例１は、図２のＦＥＴと同じ形状で紫
外光照射による表面酸化，超音波洗浄を省略したもので
ある。また、比較例２は、従来と同様に絶縁膜或いは保
護膜としてＳｉＮ膜を用いたものである。
ス条件で、２５０℃のバーンイン試験を行い、１００時
間後の故障個数（５０個中）を示したものが表１であ
る。ここで、比較例１は、図２のＦＥＴと同じ形状で紫
外光照射による表面酸化，超音波洗浄を省略したもので
ある。また、比較例２は、従来と同様に絶縁膜或いは保
護膜としてＳｉＮ膜を用いたものである。
【００１６】
【表１】
【００１７】比較例１との比較から明らかなように、紫
外光照射による表面酸化，超音波洗浄によって故障率が
大幅に減少しており、ＳｉＮ膜を用いたもの（比較例
２）と同程度になっていることが分かる。
外光照射による表面酸化，超音波洗浄によって故障率が
大幅に減少しており、ＳｉＮ膜を用いたもの（比較例
２）と同程度になっていることが分かる。
【００１８】本発明は前述の実施例に限らず様々な変形
が可能である。
が可能である。
【００１９】例えば、素子の構造としては図２のもので
実験を行ったが、ＳｉＮ膜にかえてＳｉＯ2 を絶縁膜或
いは保護膜として用い得るものならば、ＦＥＴはこのほ
かの構造のものでも良い。
実験を行ったが、ＳｉＮ膜にかえてＳｉＯ2 を絶縁膜或
いは保護膜として用い得るものならば、ＦＥＴはこのほ
かの構造のものでも良い。
【００２０】
【発明の効果】以上の通り本発明の半導体装置の製造方
法によれば、表面を紫外光の照射で酸化し高純度の水の
超音波洗浄した後、絶縁膜を形成するため、素子の劣化
が少なく、故障率の低いうえに特性変動の少ない半導体
装置を得ることができる。
法によれば、表面を紫外光の照射で酸化し高純度の水の
超音波洗浄した後、絶縁膜を形成するため、素子の劣化
が少なく、故障率の低いうえに特性変動の少ない半導体
装置を得ることができる。
【図１】紫外光照射による表面酸化，超音波洗浄，Ｓｉ
Ｏ2 膜形成についての工程を示した図。
Ｏ2 膜形成についての工程を示した図。
【図２】実験例のＦＥＴの構成図。
【図３】バーンイン試験のバイアス条件を示す図。
１１０…基板、１２０…酸化膜、１３０…ＳｉＯ2 膜、
１５０…紫外線ランプ。
１５０…紫外線ランプ。
Claims (2)
- 【請求項１】 ＧａＡｓ基板に素子を形成するとともに
前記素子が形成された前記基板の表面に絶縁膜を形成し
てなされる半導体装置の製造方法であって、 前記表面を酸化雰囲気で紫外光の照射により酸化し、高
純度の水で超音波洗浄をした後に、 前記絶縁膜としてＳｉＯ2 膜を熱ＣＶＤ法で形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 ＧａＡｓ基板に素子を形成するとともに
前記素子が形成された前記基板の表面に絶縁膜を形成し
てなる半導体装置であって、 前記絶縁膜はＳｉＯ2 膜で形成され、前記表面上の前記
絶縁膜との間にＧａ2Ｏ3 を有することを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215593A JPH06252178A (ja) | 1993-02-22 | 1993-02-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215593A JPH06252178A (ja) | 1993-02-22 | 1993-02-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252178A true JPH06252178A (ja) | 1994-09-09 |
Family
ID=12351038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3215593A Pending JPH06252178A (ja) | 1993-02-22 | 1993-02-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252178A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737904A (ja) * | 1993-07-20 | 1995-02-07 | Fujitsu Ltd | 半導体装置、その製造方法、及びその製造装置 |
| KR100406523B1 (ko) * | 2001-04-18 | 2003-11-20 | 한국전자통신연구원 | 갈륨-비소 능동층 형성 방법 |
-
1993
- 1993-02-22 JP JP3215593A patent/JPH06252178A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737904A (ja) * | 1993-07-20 | 1995-02-07 | Fujitsu Ltd | 半導体装置、その製造方法、及びその製造装置 |
| KR100406523B1 (ko) * | 2001-04-18 | 2003-11-20 | 한국전자통신연구원 | 갈륨-비소 능동층 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08125195A (ja) | 薄膜半導体装置の作製方法 | |
| EP0013342A1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| US6008078A (en) | Method for manufacturing a semiconductor device | |
| JP3120756B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH06252178A (ja) | 半導体装置及びその製造方法 | |
| JPH0653241A (ja) | 電界効果トランジスタの製造方法 | |
| JPH023308B2 (ja) | ||
| JPS6247170A (ja) | 高逆方向抵抗形ダイオ−ド装置 | |
| JPS62502643A (ja) | 気相エツチングを含む半導体デバイスの製作プロセス | |
| JPH0351095B2 (ja) | ||
| JP2002016017A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| JPS60111474A (ja) | 半導体装置の製造方法 | |
| JPH04102375A (ja) | 薄膜トランジスタ | |
| JP2863851B2 (ja) | 半導体装置の作製方法 | |
| JP3211786B2 (ja) | 半導体装置の製造方法 | |
| JPH0353787B2 (ja) | ||
| JPH047843A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07169709A (ja) | 半導体装置の製造方法 | |
| JPH09289325A (ja) | 半導体装置およびその作製方法 | |
| KR970006256B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH05299656A (ja) | 半導体装置の製造方法 | |
| JPS61154177A (ja) | 半導体装置の製造方法 | |
| JPH0955366A (ja) | 三族窒化物半導体の製造方法 | |
| JPH01253277A (ja) | ラインセンサの製造方法 |