JPS62502643A - 気相エツチングを含む半導体デバイスの製作プロセス - Google Patents

気相エツチングを含む半導体デバイスの製作プロセス

Info

Publication number
JPS62502643A
JPS62502643A JP61502020A JP50202086A JPS62502643A JP S62502643 A JPS62502643 A JP S62502643A JP 61502020 A JP61502020 A JP 61502020A JP 50202086 A JP50202086 A JP 50202086A JP S62502643 A JPS62502643 A JP S62502643A
Authority
JP
Japan
Prior art keywords
semiconductor
gas
iii
semiconductor device
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61502020A
Other languages
English (en)
Other versions
JPH07105382B2 (ja
Inventor
イブボトソン,デール エドワード
ツー,チヤールズ ウオツチング
Original Assignee
エイ・ティ・アンド・ティ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エイ・ティ・アンド・ティ・コーポレーション filed Critical エイ・ティ・アンド・ティ・コーポレーション
Publication of JPS62502643A publication Critical patent/JPS62502643A/ja
Publication of JPH07105382B2 publication Critical patent/JPH07105382B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 気相エツチングを含む半導体デバイスの製作プロセス 技術分野 本発明は半導体デバイスの製作プロセスとそのようなプロセスにより作られたデ バイスに係る。
発明の背景 新しい材料、新しい製作技術及び新しい半導体デバイス構造のいずれの方面でも 、最近数年で半導体技術は著しい進展をみた。たとえば、幾何学的形状はより小 さくなり、充てん密度は高くなり、製作技術は改善された。
このことは■−■半導体化合物デバイスの分野で、特に正しい。そのようなデバ イスは増幅回路の帯域がより大きくなるとともに、メモリ及び論理回路のような 電子回路における速度が一層速くなることを約束している。また、m−v半導体 化合物は光検出器、発光ダイオード及びレーザのような光デバイスにも使われて いる。
そのように進展しつつある技術に対して特に有用なことは、小さな寸法をもつ幾 何学的形状馨生じるようある種の材料に特定され、高度に制御されfc客種の製 作プロセスである。事実、多(の用途において、小さな寸法と高い充てん密度は 特に望ましい。
なぜならば、チップ面積の単位当りのより多(の機能馨生みだしく大メモリ、論 理回路等)、これらの望ましい形状は正確で精密な製作技術を必要とするからで ある。
適切な具体例はI−V半導体化合物馨有するデバイスの製作に用いられるエツチ ング技術である。ここで、他の化合物の存在下でエッチすべき一化合物を高度に 選択的にエッチすることとともに、均一なエツチングが望ましい。m−v半導体 化合物用の典型的なプラズマエツチングについては、1983年8月9日ブイ・ エム・ドネリ(V、 M、 Donnelly )らに承認された米国特許第4 ,397.711号に述べられて℃・る。
プラズマ7用いない気体エツチングは、多(の用途、特に半導体デバイスに特に 有利である。これらの利点のいくつかは、表面の損傷が最小であること、選択性 が良いこと、実施が簡単であること及び多数のデバイス乞同時にエッチできる可 能性馨もつことである。これらの利点のいくつかについては、1985年2月1 2日ジュイ・エム・クック(J。
M、 Cook )に承認された米国特許第4,498,953号で議論されて いる。
発明の要約 本発明は外部励起なしに、少(とも一つのI−V化合物半導体乞エッチするため に、臭素又は塩素ガスが用いられる工ないし複数の■−■半導体化合物ヲ含ムデ バイスを製作するためのプロセスに係る。
エツチングは一般に減圧下で行われ、0.0133ないし2.67 Pa CO ,1ないし20ミリメートル(mTorr))が好ましく、0.133ないし1 .33PaC110mTorr)が最も好ましい。温度は広範囲で変えてよい。
しばしば温度は製作プロセスで便利なエッチ速度を生じるよう調整される。高温 の限界はしばしば製作しているデバイスへの損傷が避けられるように、あるいは 製作プロセスに用いられている材料(たとえばフォトレジスト)への損傷が避け られるように設定される。しばしばプロセスは同じプロセスでやはり露出されて いる別のm−v半導体化合物乞エツチングすることなく、ある■−■半導体化合 物をエツチングするように行われる。典型的な例はGaAJAsの存在下でGa As Yエツチングするか、InGaAs又はInGaAsの存在下でInP  ’f(エツチングすることである。臭素又は塩素の存在下で、気体酸化剤を加え ると、しばしば高い選択性が得られる。典型的な気体酸化剤は、酸素、水蒸気及 び露出した表面を酸化できる他の成分である。このプロセスは選択的にドープさ れたベテロ接合トランジスタ(SDHT)、他のへテロ構造デバイス、各種電界 効果型デバイス(FET)及び量子井戸光デバイスを含む多数のデバイスの製作 に有用である。このプロセスは簡単で、気体臭素又は塩素に露出することだけ乞 必要とし、試料?プラズマ又は水溶液に露出する必要はな(、通常の光学的又は 干渉的なプロセスを用いて同時にモニターすることが容易である。
図面の簡単な説明 第1図は半導体構造、すなわち選択的にドープされたベテロ構造トランジスタの 側面図、第2図は半導体構造すなわち相補トランジスタ構造の側面図である。
詳細な記述 本発明は気体塩素又は臭素は特に低圧において、多数のm−v半導体化合物(た とえばGaAs )に対する特に均一なエッチャントとなるということ馨発見し たことに基く。気体臭素又は塩素は広い面積(たとえば50龍又はそれ以上の直 径馨もつウェハ全体に渡り)均一なエッチングンする。また、塩素と臭素の混合 したもの′も、エッチャントガスに含ま選択性のあるエッチングンする。その場 合、それは闇じ条件に露出された別のI −V化合物半導体を損一般に、臭素ガ スはより制御性のあるエツチングとなめらかな表面7生じるため、好ましい。一 般に、高い選択エツチングは(臭素に加え)酸化ガスの存在乞必要とする。典型 的な酸化ガスは、酸素、水蒸気等である。典型的な条件下で、気体臭素又は塩素 はガリウム・アルミニウムひ素の存在下で、ガリウムひ素乞エッチする。一般に エツチングの選択性7示すためには、ガリウム・アルミニウムひ素中に少(とも 約5モルパーセントのアルミニウムが必要である。しかし、はとんどの実際的な 興味は、約10モルパーセント以上のアルミニウム含有量、たとえばA7!0. 3Ga O,−t Asにある。ここで、減圧した気体臭素及び酸化ガス7用い ると、きわめて高いエッチ選択性が可能である。
興味ある他の系は、AlInAsの存在下でのInPのエツチング又はGaIn Asの存在下でのInPのエツチングである。やはり、興味は一般に、アルミニ ウム又はインジウムの含有量が三元化合物中で約5モルパーセント以上あること であるが、はとんどの関心はInPに格子整合した組成(たとえばGa InO ,470,53 As又はkl In As )に集まっている。
0.47 0.53 温度は広範囲に変えてよいが、一般に温度は便利なエッチ速度を生じ、デバイス の形状とフォトレジストのような製作用材料の安定性?確実にするよう調整され る。一般に、好ましい温度範囲は6〇−20CICで、通常のフォトレジスト材 料が用いられる6O−140Cが好ましい。他の型の材料乞マスクとして用いて フォトレジストが耐えられる場合にはより高い温度を用いてもよい。最適な条件 、特にガリウムひ素のエツチングが含まれる条件は、100−110tl:’の 温度範囲である。
臭素又は塩素圧及び酸化ガス圧の最適条件は、しばしばエッチされているm−v 化合物半導体及び選択性が必要か否かに依存する。
一般に、臭素又は塩素圧は約0.0133 Pa (0,1mTorr)ないし 約13.33 Pa (100mTorr )まで変えてもよいo 13.33  Pa (100mTorr )以上では、エツチングは起るが均一性は下る。
もし均一性が厳密でな(、エツチング速度が重要であるならば、しばしば13. 33 Pa (100mTorr )以上の圧力が用いられる。約0.0133  Pa (0,1mTorr)以下の圧力では、エツチング速度はしばしば多く の用途には不適当なほど遅い。0.133ないし1.33Pa (1ないし10  mTorr )の圧力範囲は、通常エツチング速度とエツチングの均−性乞最 もよ(両立させる。
エツチングの選択性が基本的な関心事である場合には、酸化ガスが用いられる。
気体H20は特に便利な酸化ガスである。ガリウム・アルミニウムひ素の存在下 でガリウムひ素をエツチングする場合0.133ないし1.33Pa (110 mTorr )の臭素圧及び0.0133及び0.267 Pa (0,1ない し2 m Torr )の水蒸気圧が好ましい。より好ましいのは、0.133 Pa (1mTorr ) 50パーセントの臭素圧及び0.067 Pa ( 0,5mTorr )−50パーセントの水蒸気圧である。しばしば不活性キャ リヤガス(たとえば、ヘリウム、アルゴン等)が用いられ、従って上の圧力は不 活性キャリヤガス中の分圧である。事実、水蒸気はその正しい蒸気圧が生じるよ うな条件下の温度及び条件で、水中乞バブルさせて通したキャリヤガス7用いて 、エツチング室中に導入すると便利である。
多くの用途で、エッチされる層は非常に薄くしばしば500 nm以下、あるい はnmにもなるほどであることに注意すべきである。以下は臭素ガスエツチング プロセスの多くの用途である。
第1図は本発明のプロセスに従って有用に作られた選択的にドープされたヘテロ 構造(10)の側面図である。この図は完成したデバイス?示す。それは通常同 じウェハ上に多くの同様のデバイスを有するウェハの一部に作られる。デバイス は基板の最上部上に多数の層ン成長させた半絶縁性ガリウムひ素基板(11)上 に作られる。これらの層は約1μmの厚さを−もつアンドープ・ガリウムひ素( 12)、厚さ約2−8 nmのAJIIGaAs (典型的な組成は”0.3  Ga0.7As )のアンドープ層(13)、典型的な場合約30−50面の厚 さ馨もつ +AβGaAsの高濃度ドープ層(14)及びn+GaAsの高濃度 ドープ層(15)である。n +Ajl!GaAs層(14)及びn+GaAs 層(15)の両方ともシリコンがドープされ、前者は通常1−2×1018cr n−3のドーピング濃度、後者は約2X1018、−3のドーピング濃度である 。
この型の構造の特別の利点は、ガリウムひ素エピタキシャル層のアンドープ部分 中に、二次元電子ガスが存在することである。これは第1図中の点線(18)に より示されている。
臭素及び酸化ガスでのエツチング工程の前に、ソース電極(16)及びトレイン 電極(17)が置かれる。n+GaAs層(15)がウェハ全体乞横切って延び 、n” A/1GaAs層上に置くべきゲート電極を形成するため、エッチすべ きn+GaAsの領域7描く目的で、フォトリソグラフィ技術が用いられる。
エツチングに先たち、表面は典型的な場合に1:1のHC6水溶液中に30秒入 れ(基本的にはそれ自身の酸化物乞除去するため)浄化し、脱イオン水中で洗浄 し、窒素ガスZふきつけ乾燥する。次に試料はガス供給前の基本圧が< 0.0 67 Pa (0,5mTorr)になるよう排気された反応容器中に置かれた 。この最初にポンプで引くことにより、試料は電極と熱的に平衡になった。酸化 剤Z除く条件の場合・残留H20’l排除するため、Br2 ’f:導入する数 分前に、反応容器中にB(J3(0,2670,67Pa(25mTorr )  ) ’?:加えた。ここで望ましいようなエッチ停止条件の場合、酸化剤(0 2又はHz O) Y B r 2の導入前、少くとも2分間流した。反応の終 りに、逆の順序で流れン止め、反応容器は0.133Pa(lynTorr ) 以下に排気され1分離され1次に試料の移動のため101325Pa(1気圧) までN2で圧力を加えた。
レーザ干渉法はへテロ構造に対して行う低圧ガスエツチングのエッチ深さと終点 ヶモニターするための便利なその場観察技術である。GaAs及びAJ xGa  1− xAsは632.8nmのHe/ Neレーザプローブに部分的に透明 で、従って最上部層の厚さと表面及びGaAs/ Aji Gal −xAs界 面間の干渉の変化により、強度変調が起る。更に、層の屈折率n(Xl)間の違 いにより、層が除去された時、終点は容易に検出される。
屈折率は波長(ここでは一定)及びMのモル分率Xの関数である。
エツチングプロセスは100ないし110Cの温度、約0.133Pa (1m  Torr )の臭素圧及び約0.067Pa (0,5mTorr )の水蒸 気圧で行われる。
一般に、水蒸気を運ぶためとエッチャントガスを確実に急速に置換するため、不 活性ガスが用いられる。
エツチングプロセスは上で述べたレーザ干渉計でモニターされる。
ゲート窓?作るためガリウムひ素乞エツチング除去した後、ゲート電極(19) が通常の技術により形成される。
第2図は上で述べたエッチプロセスが製作プロセスに有用に用いられる別の例? 示す。構造は相補トランジスタ構造で、p−チャネル変調ドープFET(p−M ODFET ’)とともにローチャネルME S FET(金属−半導体電界効 果トランジスタ)を有し、電子はn−pヘテロ接合障壁(n −HB MESF ET)により閉じ込められる。第2図に示された構造(20)は本質的に2つの 部分、すなわちHB MESFETとp−チャネルMODFETに別けられる。
これらの多数の相補回路が、1枚のウェハの上(1つのチップの上にすら)含ま れる。最初ウェハは半絶縁性GaAs基板(21)で作られ、順次以下の層が形 成される。アンドープガリウムひ素のバッファ層(22)(約1 pmの厚さ) 、アンドープ・アルミニウム・ガリウムひ素のスペーサ層(23)(約8 nm の厚さ)、p −Alo、 6 Gao、 4Asの層(24)(約2X10  crnのドーピング濃度にBe Yドープし、厚さ約48 nm)及び340  nmの厚さの場合約lXl0 cm の濃度、約60 nmの厚さの場合、約2  X 1018cm−3の濃度にシリコンをドープしたn −GaAsの最上部 層(25)である。最初全ウェハがこれらの層で被覆される。
Aj?GaAs層に影響を与えることなく、ガリウムひ素馨除去することにより 、p−チャネルMODFET中にエツチング窓乞あけることから、製作が始めら れる。これは上で述べたように、酸化ガスとともに臭素ガスエツチビ用いて行わ れる。
窓の製作に続き、n−チャネル及びp−チャネルFETの両方のためのメサが単 一マスクでパターン形成され、化学エツチングにより規定される。次に、AuB e ’(基礎としたp−形オーム性接触金属部(27)が堆積され、450Cで 2分間合金化される。これにAuGe Y基礎としたn形接触層(28)の堆積 が続き、それは420Cで15秒間合金化される。次に、p−MODFET用の ゲート(29)がパターン形成され、2:10:100 H2O2:H2PO, :H20溶液ン用いて化学的にくぼみがつけられる。Ti/Auゲ−ト金属部が 用いられる。最後に同じプロセスにより、n−HB MESFETゲート(30 )が形成される。通常の光接触リソグラフィが、プロセス7通して用いられ、す べての金属形状は直接リフトオフで規定される。FET中のゲート長及びソース −トレイン間隔は、それぞれ2ないし5μmである。ゲート幅はIOないし10 0μmの範囲である。
別の応用はMESFETの製作である。特に有利なのは、半導体構造の電気的特 性のその場モニターである。たとえば、ソース−ドレイン電流はデバイスの閾値 電圧乞調整するためのエツチング中モニターされる。
FIG、1 国際調査報告 −−1^、、に鮨−細・PCT/ljs 86100642ANNEX To  THE !NTERNATIONAL 5EARCHREPORT ON

Claims (1)

  1. 【特許請求の範囲】 1.エツチヤントガスにより少くとも1つのIII−V半導体化合物をエツチン グすることを含む特に選択ドープヘテロ構造又は電界効果トランジスタの製作に 有用な少くとも1つのIII−V半導体化合物を含む半導体デバイス製作のプロ セスにおいて、該エツチヤントガスは0.0133ないし13.33Pa(0. 1ないし100ミリメートル)の間の圧力をもつ塩素ガス及び臭素ガスから選択 された少くとも1つのガスを含むことを特徴とする半導体デバイスの製作プロセ ス 2.請求の範囲第1項に記載されたプロセスにおいて、エツチヤントガス圧は0 .133ないし1.33Pa(1ないし10ミリメートル)間であることを特徴 とする半導体デバイスの製作プロセス3.請求の範囲第1項に記載されたプロセ スにおいて、エツチングされる表面の温度は60ないし200℃で、好ましくは 60ないし140℃であることを特徴とする半導体デバイスの製作プロセス4. 請求の範囲第3項に記載されたプロセスにおいて、該温度範囲は100ないし1 10℃であることを特徴とする半導体デバイスの製作プロセス5.請求の範囲第 1項に記載されたプロセスにおいて、第1のIII−V半導体化合物が1ないし 複数の第2のIII−V半導体化合物の存在下でエツチされる時、該エツチヤン トは更に酸化ガスを含むことを特徴とする半導体デバイスの製作プロセス6.請 求の範囲第5項に記載されたプロセスにおいて、該酸化ガスは酸素及び水蒸気か ら選択されることを特徴とする半導体デバイスの製作プロセス7.請求の範囲第 6項に記載されたプロセスにおいて、該エツチヤンガスは臭素であり該酸化ガス は水蒸気で、臭素ガスの圧力は0.133ないし1.33Pa(1ないし10m Torr)の間で、水蒸気の圧力は0.0133ないし0.67Pa(0.1な いし2mTorr)の間であることを特徴とする半導体デバイスの製作プロセス 8.請求の範囲第7項に記載されたプロセスにおいて、該第1III−V半導体 化合物はガリウムひ素で、該第2III−V半導体化合物は少くとも10モルパ ーセントのアルミニウムを有するガリウム・アルミニウムひ素を含むことを特徴 とする半導体デバイスの製作プロセス 9.請求の範囲第7項に記載されたプロセスにおいて、該第1III−V半導体 化合物はインジウムひ素で、該第2III−V半導体化合物はアルミニウム・イ ンジウムひ案文はガリウム・インジウムひ素を含むことを特徴とする半導体デバ イスの製作プロセス 10.請求の範囲第1項に記載されたプロセスにおいて、該エツチヤントガスは 本質的に臭素から成ることを特徴とする半導体デバイスの製作プロセス11.請 求の範囲前記各項のいずれかに記載されたプロセスにおいて、該デバイスは選択 ドープヘテロ構造であることを特徴とする半導体デバイスの製作プロセス 12.請求の範囲前記各項のいずれかに記載されたプロセスにおいて、該デバイ スは電界効果トランジスタであることを特徴とする半導体デバイスの製作プロセ ス 13.請求の範囲第13項に記載されたデバイスにおいて、該デバイスは金属一 半導体電界効果トランジスタ又は変調ドープ電界効果トランジスタであることを 特徴とするデバイス
JP61502020A 1985-04-26 1986-03-27 気相エツチングを含む半導体デバイスの製作プロセス Expired - Lifetime JPH07105382B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/727,669 US4689115A (en) 1985-04-26 1985-04-26 Gaseous etching process
US727669 1985-04-26
PCT/US1986/000642 WO1986006546A1 (en) 1985-04-26 1986-03-27 Process for making semiconductor devices which involve gaseous etching

Publications (2)

Publication Number Publication Date
JPS62502643A true JPS62502643A (ja) 1987-10-08
JPH07105382B2 JPH07105382B2 (ja) 1995-11-13

Family

ID=24923542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61502020A Expired - Lifetime JPH07105382B2 (ja) 1985-04-26 1986-03-27 気相エツチングを含む半導体デバイスの製作プロセス

Country Status (7)

Country Link
US (1) US4689115A (ja)
EP (1) EP0221103B1 (ja)
JP (1) JPH07105382B2 (ja)
KR (1) KR920010128B1 (ja)
CA (1) CA1274154A (ja)
DE (1) DE3671811D1 (ja)
WO (1) WO1986006546A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192701A (en) * 1988-03-17 1993-03-09 Kabushiki Kaisha Toshiba Method of manufacturing field effect transistors having different threshold voltages
GB8905988D0 (en) * 1989-03-15 1989-04-26 Secr Defence Iii-v integrated circuits
JP2924239B2 (ja) * 1991-03-26 1999-07-26 三菱電機株式会社 電界効果トランジスタ
US5329137A (en) * 1991-07-17 1994-07-12 The United States Of America As Represented By The Secretary Of The Air Force Integrated total internal reflection optical switch utilizing charge storage in a quantum well
JPH06232099A (ja) 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法,半導体装置の製造装置,半導体レーザの製造方法,量子細線構造の製造方法,及び結晶成長方法
US5486235A (en) * 1993-08-09 1996-01-23 Applied Materials, Inc. Plasma dry cleaning of semiconductor processing chambers
KR100307986B1 (ko) * 1997-08-28 2002-05-09 가네꼬 히사시 반도체장치의제조방법
US7863197B2 (en) * 2006-01-09 2011-01-04 International Business Machines Corporation Method of forming a cross-section hourglass shaped channel region for charge carrier mobility modification
CN111106004A (zh) * 2018-10-29 2020-05-05 东泰高科装备科技有限公司 一种砷化镓刻蚀方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1041164B (de) * 1955-07-11 1958-10-16 Licentia Gmbh Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen mit einem Halbleiterkristall
JPS539712B2 (ja) * 1972-05-18 1978-04-07
US4285763A (en) * 1980-01-29 1981-08-25 Bell Telephone Laboratories, Incorporated Reactive ion etching of III-V semiconductor compounds
US4397711A (en) * 1982-10-01 1983-08-09 Bell Telephone Laboratories, Incorporated Crystallographic etching of III-V semiconductor materials
US4498953A (en) * 1983-07-27 1985-02-12 At&T Bell Laboratories Etching techniques

Also Published As

Publication number Publication date
EP0221103B1 (en) 1990-06-06
CA1274154A (en) 1990-09-18
WO1986006546A1 (en) 1986-11-06
US4689115A (en) 1987-08-25
JPH07105382B2 (ja) 1995-11-13
DE3671811D1 (de) 1990-07-12
KR880700454A (ko) 1988-03-15
KR920010128B1 (ko) 1992-11-16
EP0221103A1 (en) 1987-05-13

Similar Documents

Publication Publication Date Title
JPS62502643A (ja) 気相エツチングを含む半導体デバイスの製作プロセス
JP2001247399A (ja) 高抵抗GaN結晶層の製造方法
Shimoyama et al. A new selective MOVPE regrowth process utilizing in-situ vapor phase etching for optoelectronic integrated circuits
Grudowski et al. An InAlAs/InGaAs metal‐oxide‐semiconductor field effect transistor using the native oxide of InAlAs as a gate insulation layer
US5828087A (en) AlInAs semiconductor device contaning Si and P
JPH06120163A (ja) 半導体装置の電極形成方法
JP2003282543A (ja) 窒化ガリウム系化合物半導体のドライエッチング方法
JP3464629B2 (ja) p型コンタクト電極装置および発光装置
JP2000232094A (ja) 化合物半導体のドライエッチング方法および化合物半導体素子
JP3127863B2 (ja) 半導体装置及びその製造方法
Burton et al. Self‐aligned native‐oxide ridge‐geometry Al x Ga1− x As‐GaAs quantum well heterostructure laser arrays
JP2776825B2 (ja) 半導体装置
JP3036600B2 (ja) J―fet型トランジスタ装置
JP3520625B2 (ja) 半導体装置の製造方法
CA2187354C (en) Semiconductor devices and methods
Cheng et al. Silicon Oxide enhanced Schottky gate In 0.53 Ga 0.47 As FET's with a self-aligned recessed gate structure
JPH08274413A (ja) 半導体デバイス及びその製造方法
JPH0233941A (ja) 半導体装置
JPH1187363A (ja) ヘテロ接合バイポーラトランジスタ
JPS63237565A (ja) 半導体素子の製造方法
JPH04127542A (ja) 半導体装置
JPH0818034A (ja) 半導体装置及びその製造方法
JP2003068770A (ja) ヘテロ接合電界効果トランジスタおよびその製造方法
JP2002134525A (ja) ヘテロ接合バイポーラトランジスタとその製造方法
JPS59220927A (ja) 半導体装置の製造方法