JPH047843A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH047843A JPH047843A JP2109197A JP10919790A JPH047843A JP H047843 A JPH047843 A JP H047843A JP 2109197 A JP2109197 A JP 2109197A JP 10919790 A JP10919790 A JP 10919790A JP H047843 A JPH047843 A JP H047843A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- gate insulating
- film transistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010408 film Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000001257 hydrogen Substances 0.000 claims abstract description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 239000000370 acceptor Substances 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QQHSIRTYSFLSRM-UHFFFAOYSA-N alumanylidynechromium Chemical compound [Al].[Cr] QQHSIRTYSFLSRM-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜トランジスタの製造方法に関する。
絶縁基板上に形成した、従来の一般的な薄膜トランジス
タの構造を第３図に示す。まず、絶縁基板３０１上に、
ソース・ドレイン領域として高濃度不純物を添加した半
導体薄膜層３０２を形成し、バターニングした後、能動
領域として不純物を含まない真性半導体層３０３を積層
・バターニングし、その後ゲート絶縁膜３０４とゲート
電極３０５、層間絶縁膜３０６を積層し、コンタクトホ
ール３０７を開口した後、ソース電極端子３０８、ドレ
イン電極端子３０９を形成して薄膜トランジスタが完成
する。
タの構造を第３図に示す。まず、絶縁基板３０１上に、
ソース・ドレイン領域として高濃度不純物を添加した半
導体薄膜層３０２を形成し、バターニングした後、能動
領域として不純物を含まない真性半導体層３０３を積層
・バターニングし、その後ゲート絶縁膜３０４とゲート
電極３０５、層間絶縁膜３０６を積層し、コンタクトホ
ール３０７を開口した後、ソース電極端子３０８、ドレ
イン電極端子３０９を形成して薄膜トランジスタが完成
する。
しかし、前述の従来の技術では、ゲート絶縁膜を形成す
る方法として、常圧ＣＶＤ法、減圧ＣＶＤ法、プラズ７
ＣＶＤ法、ＥＣＲブラズ７ＣＶＤ法、光ＣＶＤ法などの
気相成長法が用いられてきたが、上記の方法では、形成
された絶縁膜の界面を清浄に保つことが難しく、そのた
め界面準位が大きくなり、動作特性の優れた薄膜トラン
ジスタの形成及びその信頼性を確保することが困難であ
った。
る方法として、常圧ＣＶＤ法、減圧ＣＶＤ法、プラズ７
ＣＶＤ法、ＥＣＲブラズ７ＣＶＤ法、光ＣＶＤ法などの
気相成長法が用いられてきたが、上記の方法では、形成
された絶縁膜の界面を清浄に保つことが難しく、そのた
め界面準位が大きくなり、動作特性の優れた薄膜トラン
ジスタの形成及びその信頼性を確保することが困難であ
った。
本発明は、この様な従来の薄膜トランジスタの問題点を
解決するもので、その目的とするところは、より界面準
位が小さく信頼性の高い薄膜トランジスタの製造方法を
提供するところにある。
解決するもので、その目的とするところは、より界面準
位が小さく信頼性の高い薄膜トランジスタの製造方法を
提供するところにある。
本発明は、絶縁基板上にドナーあるいはアクセプターと
なる不純物を含んだ半導体よりなる、ソース及びドレイ
ン領域を形成する工程と、能動領域としての真性半導体
層を形成する工程と、ゲート絶縁膜を形成する工程と、
ゲート電極を形成する工程とを含む薄膜トランジスタの
製造方法において、水素プラズマ照射、酸素プラズマ照
射、前記ゲート絶縁膜形成を連続で行なう工程を特徴と
する。
なる不純物を含んだ半導体よりなる、ソース及びドレイ
ン領域を形成する工程と、能動領域としての真性半導体
層を形成する工程と、ゲート絶縁膜を形成する工程と、
ゲート電極を形成する工程とを含む薄膜トランジスタの
製造方法において、水素プラズマ照射、酸素プラズマ照
射、前記ゲート絶縁膜形成を連続で行なう工程を特徴と
する。
本発明の上記の方法によれば、ゲート絶縁膜を形成する
際、水素プラズマ照射、酸素プラズマ照射、絶縁膜形成
を、連続して行なうことにより、ゲート絶縁膜と真性半
導体層との界面を清浄にすることができ、界面準位が小
さく、信頼性の高い薄膜トランジスタを構成できる。
際、水素プラズマ照射、酸素プラズマ照射、絶縁膜形成
を、連続して行なうことにより、ゲート絶縁膜と真性半
導体層との界面を清浄にすることができ、界面準位が小
さく、信頼性の高い薄膜トランジスタを構成できる。
第１図は、本発明の実施例を、工程順に示す図である。
まず第１図（ａ）に示すように、石英、ガラスなどの絶
縁基板１０１の表面全体にドナーあるいはアクセプター
となる不純物を添加した半導体薄膜層を積層、パターニ
ングしソース、ドレイン領域１０２とする。前記不純物
を含む半導体層の形成には、直接ホスフィンまたはジシ
ランとシランを混合したガスでの減圧ＣＶＤ法や、イオ
ン打ち込み法などが使用され、Ｎ型またはＰ型シリコン
層が形成される。次に不純物を含まない、非晶質シリコ
ン・多結晶シリコン等の真性半導体層１０３を、シラン
の熱分解などによって積層、バターニングする。この時
の前記真性半導体薄膜層の膜厚は、１００〜１００ＯＡ
であることが望ましい。この状態が第１図（ｂ）である
。ついで、減圧下において、全面に水素プラズマを照射
する。
縁基板１０１の表面全体にドナーあるいはアクセプター
となる不純物を添加した半導体薄膜層を積層、パターニ
ングしソース、ドレイン領域１０２とする。前記不純物
を含む半導体層の形成には、直接ホスフィンまたはジシ
ランとシランを混合したガスでの減圧ＣＶＤ法や、イオ
ン打ち込み法などが使用され、Ｎ型またはＰ型シリコン
層が形成される。次に不純物を含まない、非晶質シリコ
ン・多結晶シリコン等の真性半導体層１０３を、シラン
の熱分解などによって積層、バターニングする。この時
の前記真性半導体薄膜層の膜厚は、１００〜１００ＯＡ
であることが望ましい。この状態が第１図（ｂ）である
。ついで、減圧下において、全面に水素プラズマを照射
する。
これが第１図（Ｃ）である。続いて、真空を破らずに酸
素プラズマ処理を施す。この状態が第１図（ｄ）である
。その後、雰囲気空気にさらすことなく連続して全面に
ゲート絶縁膜１０４を、約１５００堆積度の厚さに積層
し、第１図（ｅ）とする。前記水素プラズマの照射及び
前記酸素プラズマの照射には、様々なプラズマ装置が用
いられるが、その照射条件は、ＥＣＲプラズマ装置を用
いた場合、マイクロ波のパワーは５００〜２０００ワツ
ト、ガスの流量は５０〜１５０Ｓｃｃｍ、照射時間は１
０分以下、基板の温度は２００〜３００℃以下、チャン
バーの圧力は１〜ｌ ＱｍＴｏ ｒｒとする事が望まし
い。また磁場を形成するコイル電流は、ＥＣＲ条件を満
たしていれば良い。しかしプラズマの状態は、チャンバ
ーの大きさなどの装置の違いにより異なるので、他の装
置の場合はこの条件に限定できない。また前記ゲート絶
縁膜１０４には、二酸化珪素膜や窒化珪素膜などが、常
圧ＣＶＤ法、減圧ＣＶＤ法、ブラズｖＣＶＤ法、ＥＣＲ
プラズマＣＶＤ法、光ＣＶＤ法、またはこれらの組合わ
せにより、形成され、使用される。
素プラズマ処理を施す。この状態が第１図（ｄ）である
。その後、雰囲気空気にさらすことなく連続して全面に
ゲート絶縁膜１０４を、約１５００堆積度の厚さに積層
し、第１図（ｅ）とする。前記水素プラズマの照射及び
前記酸素プラズマの照射には、様々なプラズマ装置が用
いられるが、その照射条件は、ＥＣＲプラズマ装置を用
いた場合、マイクロ波のパワーは５００〜２０００ワツ
ト、ガスの流量は５０〜１５０Ｓｃｃｍ、照射時間は１
０分以下、基板の温度は２００〜３００℃以下、チャン
バーの圧力は１〜ｌ ＱｍＴｏ ｒｒとする事が望まし
い。また磁場を形成するコイル電流は、ＥＣＲ条件を満
たしていれば良い。しかしプラズマの状態は、チャンバ
ーの大きさなどの装置の違いにより異なるので、他の装
置の場合はこの条件に限定できない。また前記ゲート絶
縁膜１０４には、二酸化珪素膜や窒化珪素膜などが、常
圧ＣＶＤ法、減圧ＣＶＤ法、ブラズｖＣＶＤ法、ＥＣＲ
プラズマＣＶＤ法、光ＣＶＤ法、またはこれらの組合わ
せにより、形成され、使用される。
ついでゲート電極となる導体薄膜層をスパッタ法などに
より形成した後、ゲート電極１０５となる部分を除きエ
ツチングして、第１図（ｆ）を得る。
より形成した後、ゲート電極１０５となる部分を除きエ
ツチングして、第１図（ｆ）を得る。
前記ゲート電極には、Ａｌ−Ｃｒ等の金属や、多結晶シ
リコン等が使用される。次に、層間絶縁膜１０６を積層
、ついで、ソース・ドレイン電極を形成する部分の前記
ゲート絶縁膜１０４と前記層間絶縁膜１０６を除去し、
コンタクトホール１０７としその部分にソース電極１０
８、ドレイン電極１０９を形成し、第１図（ｇ）となる
。前記層間絶縁膜１０６には、前記ゲート絶縁膜１０４
と同じ方法で形成された絶縁膜の他に、ポリイミド等の
有機物が使用されることもある。
リコン等が使用される。次に、層間絶縁膜１０６を積層
、ついで、ソース・ドレイン電極を形成する部分の前記
ゲート絶縁膜１０４と前記層間絶縁膜１０６を除去し、
コンタクトホール１０７としその部分にソース電極１０
８、ドレイン電極１０９を形成し、第１図（ｇ）となる
。前記層間絶縁膜１０６には、前記ゲート絶縁膜１０４
と同じ方法で形成された絶縁膜の他に、ポリイミド等の
有機物が使用されることもある。
第２図は、本発明の実施例で作成した薄膜トランジスタ
のゲート電圧−ソース電流特性を示したものである。Ａ
の実線は、ゲート絶縁膜形成前に水素プラズマ・酸素プ
ラズマのどちらも照射しないものであり、Ｂの破線はゲ
ート絶縁膜形成前に水素プラズマと酸素プラズマを連続
して照射したものである。第２図より、ゲート絶縁膜形
成前の水素プラズマと酸素プラズマとの連続の照射によ
って、薄膜トランジスタの特性が向上していることがわ
かる。
のゲート電圧−ソース電流特性を示したものである。Ａ
の実線は、ゲート絶縁膜形成前に水素プラズマ・酸素プ
ラズマのどちらも照射しないものであり、Ｂの破線はゲ
ート絶縁膜形成前に水素プラズマと酸素プラズマを連続
して照射したものである。第２図より、ゲート絶縁膜形
成前の水素プラズマと酸素プラズマとの連続の照射によ
って、薄膜トランジスタの特性が向上していることがわ
かる。
これらは、ゲート絶縁膜形成前に、水素プラズマを照射
することによって、能動領域である不純物を含まない真
性半導体層の汚れた表面をエツチングして清浄な表面を
露出させ１．さらに連続して酸素プラズマを照射するこ
とによって前記真性半導体層の表面を酸化させ、界面を
前記真性半導体層の内部に形成することができるためで
ある。
することによって、能動領域である不純物を含まない真
性半導体層の汚れた表面をエツチングして清浄な表面を
露出させ１．さらに連続して酸素プラズマを照射するこ
とによって前記真性半導体層の表面を酸化させ、界面を
前記真性半導体層の内部に形成することができるためで
ある。
以上のような製造工程を経て、できあがった薄膜トラン
ジスタは、従来の薄膜Ｉ・ランジスタに比べて清浄な界
面を持ち、従っＣ界面準位が小さく、信頼性を高めるこ
とが出来た。
ジスタは、従来の薄膜Ｉ・ランジスタに比べて清浄な界
面を持ち、従っＣ界面準位が小さく、信頼性を高めるこ
とが出来た。
以上述べｔ＝本発明の薄膜トランジスタの製造方法によ
れば、ゲート絶縁膜を形成する際、能動領域となる不純
物を含まない真性半導体層に、水素プラズマを照射、真
空を破ることなく酸素プラズマ処理を施した後、雰囲気
空気にさらす事なく連続して絶縁膜を形成することによ
り、以下の効果が得られる。
れば、ゲート絶縁膜を形成する際、能動領域となる不純
物を含まない真性半導体層に、水素プラズマを照射、真
空を破ることなく酸素プラズマ処理を施した後、雰囲気
空気にさらす事なく連続して絶縁膜を形成することによ
り、以下の効果が得られる。
１）水素プラズマと酸素プラズマとの連続照射によって
、能動領域である真性半導体層の内部に、清浄な界面を
形成することができる。
、能動領域である真性半導体層の内部に、清浄な界面を
形成することができる。
２）界面準位を小さくすることができ、３）信頼性の高
い薄膜トランジスタを提供できる。
い薄膜トランジスタを提供できる。
この様な薄膜トランジスタは、その製造工程に、６００
℃以上の高温プロセスを含まないため、絶縁基板として
、ガラス基板などを使用した液晶表示装置の各画素の駆
動回路などの応用に非常に有効である。
℃以上の高温プロセスを含まないため、絶縁基板として
、ガラス基板などを使用した液晶表示装置の各画素の駆
動回路などの応用に非常に有効である。
第１図（ａ）〜（ｇ）は、本発明の実施例を示す薄膜ト
ランジスタの製造工程ごとの素子断面図。 第２図は絶縁膜形成前に、水素プラズマと酸素プラズマ
の連続照射を施した場合と、施さない場合の薄膜トラン
ジスタの特性を比較した、比較図。 第３図は従来の薄膜トランジスタの素子断面図。 １０１． １０２． １０３． １０４、 ＩＯ２， １０６， １０７， １０８， １０９， ３０１・ ３０２ ・ ３０３ ・ ３０４・ ３０５・ ３０６・ ３０７・ ３０８・ ３０９・ 絶縁基板 ソース・ドレイン領域 真性半導体 ゲート絶縁膜 ゲート電極 層間絶縁膜 コンタクトホール ソース電極 ドレイン電極 （ａ） ’ｆ−１２プラズマ 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜王部（他１名）１ｏ２
ｔｏ＋５ （ｅ） 第１図 ○２プラズマ （ｄ） （ｅ） 第２図 １０７コンタクトホール （ｇ） 第１図 第３図
ランジスタの製造工程ごとの素子断面図。 第２図は絶縁膜形成前に、水素プラズマと酸素プラズマ
の連続照射を施した場合と、施さない場合の薄膜トラン
ジスタの特性を比較した、比較図。 第３図は従来の薄膜トランジスタの素子断面図。 １０１． １０２． １０３． １０４、 ＩＯ２， １０６， １０７， １０８， １０９， ３０１・ ３０２ ・ ３０３ ・ ３０４・ ３０５・ ３０６・ ３０７・ ３０８・ ３０９・ 絶縁基板 ソース・ドレイン領域 真性半導体 ゲート絶縁膜 ゲート電極 層間絶縁膜 コンタクトホール ソース電極 ドレイン電極 （ａ） ’ｆ−１２プラズマ 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜王部（他１名）１ｏ２
ｔｏ＋５ （ｅ） 第１図 ○２プラズマ （ｄ） （ｅ） 第２図 １０７コンタクトホール （ｇ） 第１図 第３図
Claims (1)
- 絶縁基板上にドナーあるいはアクセプターとなる不純
物を含んだ半導体よりなる、ソース及びドレイン領域を
形成する工程と、能動領域としての真性半導体層を形成
する工程と、ゲート絶縁膜を形成する工程と、ゲート電
極を形成する工程とを含む薄膜トランジスタの製造方法
において、水素プラズマ照射、酸素プラズマ照射、前記
ゲート絶縁膜形成を連続で行なう工程を特徴とする、薄
膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10919790A JP2864658B2 (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10919790A JP2864658B2 (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH047843A true JPH047843A (ja) | 1992-01-13 |
| JP2864658B2 JP2864658B2 (ja) | 1999-03-03 |
Family
ID=14504081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10919790A Expired - Fee Related JP2864658B2 (ja) | 1990-04-25 | 1990-04-25 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864658B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196503A (ja) * | 1992-09-29 | 1994-07-15 | Hyundai Electron Ind Co Ltd | 薄膜トランジスタの製造方法 |
| WO1995034916A1 (fr) * | 1994-06-15 | 1995-12-21 | Seiko Epson Corporation | Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique |
| US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| US6759283B2 (en) * | 2001-05-16 | 2004-07-06 | Nec Lcd Technologies, Ltd. | Thin film transistor and method of fabricating the same |
-
1990
- 1990-04-25 JP JP10919790A patent/JP2864658B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196503A (ja) * | 1992-09-29 | 1994-07-15 | Hyundai Electron Ind Co Ltd | 薄膜トランジスタの製造方法 |
| WO1995034916A1 (fr) * | 1994-06-15 | 1995-12-21 | Seiko Epson Corporation | Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique |
| US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| US5858819A (en) * | 1994-06-15 | 1999-01-12 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US6017779A (en) * | 1994-06-15 | 2000-01-25 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US6335542B2 (en) | 1994-06-15 | 2002-01-01 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US6972433B2 (en) | 1994-06-15 | 2005-12-06 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US6759283B2 (en) * | 2001-05-16 | 2004-07-06 | Nec Lcd Technologies, Ltd. | Thin film transistor and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2864658B2 (ja) | 1999-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228728B1 (en) | Method of fabricating semiconductor device | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5950564A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001036078A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0243739A (ja) | 薄膜トランジスタ | |
| JPS6331168A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07321106A (ja) | 酸化シリコン薄膜の改質方法および薄膜トランジスタの製造方法 | |
| JP2635086B2 (ja) | 半導体装置の製造方法 | |
| JPH07273342A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPS639156A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03292773A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05136414A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPH10177956A (ja) | 半導体の製造方法及び半導体装置 | |
| JPH03102875A (ja) | 半導体装置およびその製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61231765A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |