JPH04369840A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04369840A JPH04369840A JP14617491A JP14617491A JPH04369840A JP H04369840 A JPH04369840 A JP H04369840A JP 14617491 A JP14617491 A JP 14617491A JP 14617491 A JP14617491 A JP 14617491A JP H04369840 A JPH04369840 A JP H04369840A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- layer
- thickness
- oxide layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 13
- 229910005230 Ga2 O3 Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 8
- 238000000137 annealing Methods 0.000 abstract description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 150000001793 charged compounds Chemical class 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910004016 SiF2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- MGNHOGAVECORPT-UHFFFAOYSA-N difluorosilicon Chemical compound F[Si]F MGNHOGAVECORPT-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は高濃度薄層化された活性
層を備える半導体装置の製造方法に関するものである。
層を備える半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、ＦＥＴの性能を向上させるため、
チャネルが形成される活性層に高濃度に不純物を添加さ
せ、かつ、この活性層を薄層化させることが行われてい
る。ＭＥＳＦＥＴ（ショットキ型電界効果トランジスタ
）の活性層をこのように高濃度薄層化させる製造方法と
しては、従来、主として次の３つの方法がある。
チャネルが形成される活性層に高濃度に不純物を添加さ
せ、かつ、この活性層を薄層化させることが行われてい
る。ＭＥＳＦＥＴ（ショットキ型電界効果トランジスタ
）の活性層をこのように高濃度薄層化させる製造方法と
しては、従来、主として次の３つの方法がある。
【０００３】第１に、絶縁膜を通して半導体基板に不純
物イオンをスルー注入し、基板表面に高濃度薄層化した
活性層を形成する方法である。この方法の詳細は次の文
献の１８０８ページから１８１３ページに示されている
。
物イオンをスルー注入し、基板表面に高濃度薄層化した
活性層を形成する方法である。この方法の詳細は次の文
献の１８０８ページから１８１３ページに示されている
。
【０００４】ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ Ｏ
Ｎ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，ＶＯＬ．ＥＤ
−３１，ＮＯ．１２ ＤＥＣＥＭＢＥＲ １９８４，「
Ａ Ｈｉｇｈ−Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ｓ
ｅｌｆ−Ａｌｉｇｎｅｄ ＧａＡｓ ＭＥＳＦＥＴ Ｆ
ａｂｒｉｃａｔｅｄ ｂｙ Ｔｈｒｏｕｇｈ−ＡＩＮ
Ｉｍｐｌａｎｔａｔｉｏｎ 」第２に、ＳｉＦ２ ＋
といった重い分子イオン種を半導体基板に注入し、基板
表面に高濃度薄層化層した活性層を形成する方法である
。この方法の詳細は次の文献の７６３ ページから７６
６ ページに示されている。
Ｎ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，ＶＯＬ．ＥＤ
−３１，ＮＯ．１２ ＤＥＣＥＭＢＥＲ １９８４，「
Ａ Ｈｉｇｈ−Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ Ｓ
ｅｌｆ−Ａｌｉｇｎｅｄ ＧａＡｓ ＭＥＳＦＥＴ Ｆ
ａｂｒｉｃａｔｅｄ ｂｙ Ｔｈｒｏｕｇｈ−ＡＩＮ
Ｉｍｐｌａｎｔａｔｉｏｎ 」第２に、ＳｉＦ２ ＋
といった重い分子イオン種を半導体基板に注入し、基板
表面に高濃度薄層化層した活性層を形成する方法である
。この方法の詳細は次の文献の７６３ ページから７６
６ ページに示されている。
【０００５】ＩＥＥＥ ＩＥＤＭ Ｖｏｌ．３２．５，
１９８６，「ＨＩＧＨ ＰＥＲＦＯＲＭＡＮＣＥ ＬＤ
Ｄ ＧａＡｓ ＭＥＳＦＥＴｓ ＷＩＴＨＳｉＦ２ ＋
−ＩＭＰＬＡＮＴＥＤ ＥＸＴＲＥＭＥＬＹ ＳＨＡ
ＬＬＯＷ ＣＨＡＮＮＥＬＳ 」第３に、イオン注入装
置の加速電圧を下げ、イオンの注入エネルギを落として
半導体基板表面に高濃度薄層化した活性層を形成する方
法である。この方法の詳細は次の文献の４３ページから
４９ページに示されている。
１９８６，「ＨＩＧＨ ＰＥＲＦＯＲＭＡＮＣＥ ＬＤ
Ｄ ＧａＡｓ ＭＥＳＦＥＴｓ ＷＩＴＨＳｉＦ２ ＋
−ＩＭＰＬＡＮＴＥＤ ＥＸＴＲＥＭＥＬＹ ＳＨＡ
ＬＬＯＷ ＣＨＡＮＮＥＬＳ 」第３に、イオン注入装
置の加速電圧を下げ、イオンの注入エネルギを落として
半導体基板表面に高濃度薄層化した活性層を形成する方
法である。この方法の詳細は次の文献の４３ページから
４９ページに示されている。
【０００６】電子情報通信学会 ＥＤ８６ Ｖｏｌ．
１１０，１９８６ 「高濃度薄層形成とＧａＡｓＭＥＳ
ＦＥＴへの適用」
１１０，１９８６ 「高濃度薄層形成とＧａＡｓＭＥＳ
ＦＥＴへの適用」
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の各製造方法には次のような課題があった。
来の各製造方法には次のような課題があった。
【０００８】絶縁膜を介してスルー注入する上記従来の
第１の製造方法においては、絶縁膜形成時にその膜の厚
さを制御しきれない。この絶縁膜の膜厚は、これにスル
ー注入して形成される活性層の厚さに直接影響を与える
。このため、上記従来の第１の製造方法にあっては、絶
縁膜形成の制御性の悪さに起因して活性層の厚さの制御
性も良くなかった。また、重い分子イオン種を注入する
上記従来の第２の製造方法においては、製造後の活性層
に多量のフッ素が不純物として残ってまう。このため、
残留したフッ素は形成されるＦＥＴの電気特性に悪影響
を与えた。また、イオン注入の加速電圧を下げる上記従
来の第３の製造方法においては、基板表面が注入イオン
によって帯電するチャージアップ現象が発生し、イオン
の注入軌道はこの帯電現象によって変化した。この結果
、活性層中に分布する不純物イオンの濃度は均一でなく
なり、面内の均一性は低下した。このため、ＦＥＴの電
気特性にバラツキを生じた。
第１の製造方法においては、絶縁膜形成時にその膜の厚
さを制御しきれない。この絶縁膜の膜厚は、これにスル
ー注入して形成される活性層の厚さに直接影響を与える
。このため、上記従来の第１の製造方法にあっては、絶
縁膜形成の制御性の悪さに起因して活性層の厚さの制御
性も良くなかった。また、重い分子イオン種を注入する
上記従来の第２の製造方法においては、製造後の活性層
に多量のフッ素が不純物として残ってまう。このため、
残留したフッ素は形成されるＦＥＴの電気特性に悪影響
を与えた。また、イオン注入の加速電圧を下げる上記従
来の第３の製造方法においては、基板表面が注入イオン
によって帯電するチャージアップ現象が発生し、イオン
の注入軌道はこの帯電現象によって変化した。この結果
、活性層中に分布する不純物イオンの濃度は均一でなく
なり、面内の均一性は低下した。このため、ＦＥＴの電
気特性にバラツキを生じた。
【０００９】
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、化合物半導体基板表
面に活性層を形成する第１の工程と、この活性層表面を
酸化させて所定の厚さの酸化層を形成する第２の工程と
、この酸化層を除去して上記活性層の厚さをこの酸化層
の厚さだけ薄層化させる第３の工程とを備えたものであ
る。
を解消するためになされたもので、化合物半導体基板表
面に活性層を形成する第１の工程と、この活性層表面を
酸化させて所定の厚さの酸化層を形成する第２の工程と
、この酸化層を除去して上記活性層の厚さをこの酸化層
の厚さだけ薄層化させる第３の工程とを備えたものであ
る。
【００１０】
【作用】活性層の厚さは、この活性層表面に制御性良く
かつ均一に形成される酸化層の厚さを調整することによ
って決定される。
かつ均一に形成される酸化層の厚さを調整することによ
って決定される。
【００１１】
【実施例】図１は本発明の一実施例によるＭＥＳＦＥＴ
の製造方法を示す工程断面図である。
の製造方法を示す工程断面図である。
【００１２】まず、イオン注入装置を使用し、ノンドー
プのＧａＡｓ半導体基板１表面に代表的なｎ型不純物で
あるＳｉイオンを選択的に注入して活性層２を形成する
（図１（ａ）参照）。次に、バレルタイプのＯ２ プラ
ズマ発生装置を使用し、ガス圧１ｔｏｒｒ，温度３００
℃以下のもとで、パワー４００Ｗ，１３．５６ＭＨｚの
高周波発信器によってプラズマを励起し、流量５０ｓｃ
ｃｍ、３０分間のＯ２ プラズマを半導体基板１に施す
。この際、基板表面のＧａＡｓ材料中のＡｓは、Ｏ２
プラズマもしくは酸素ラジカルによって半導体基板１か
ら飛散し、基板表面のＧａＡｓはＧａ２ Ｏ３ に変質
する。この結果、基板表面には厚さ５０オングストロー
ムの酸化層３が制御性良くしかも均一に形成される（同
図（ｂ）参照）。次に、フッ酸と水との比が１対２であ
るＨＦ溶液中に、半導体基板１を３分間浸す。その後、
半導体基板１を水に浸し、スピンドライ法によって乾燥
させる。この結果、半導体基板１の表面に形成された酸
化層３は完全に除去される。従って、この酸化層３の除
去により、活性層２の厚さは当初の厚さから酸化層３の
厚さの分５０オングストロームだけ薄層化する（同図（
ｃ）参照）。
プのＧａＡｓ半導体基板１表面に代表的なｎ型不純物で
あるＳｉイオンを選択的に注入して活性層２を形成する
（図１（ａ）参照）。次に、バレルタイプのＯ２ プラ
ズマ発生装置を使用し、ガス圧１ｔｏｒｒ，温度３００
℃以下のもとで、パワー４００Ｗ，１３．５６ＭＨｚの
高周波発信器によってプラズマを励起し、流量５０ｓｃ
ｃｍ、３０分間のＯ２ プラズマを半導体基板１に施す
。この際、基板表面のＧａＡｓ材料中のＡｓは、Ｏ２
プラズマもしくは酸素ラジカルによって半導体基板１か
ら飛散し、基板表面のＧａＡｓはＧａ２ Ｏ３ に変質
する。この結果、基板表面には厚さ５０オングストロー
ムの酸化層３が制御性良くしかも均一に形成される（同
図（ｂ）参照）。次に、フッ酸と水との比が１対２であ
るＨＦ溶液中に、半導体基板１を３分間浸す。その後、
半導体基板１を水に浸し、スピンドライ法によって乾燥
させる。この結果、半導体基板１の表面に形成された酸
化層３は完全に除去される。従って、この酸化層３の除
去により、活性層２の厚さは当初の厚さから酸化層３の
厚さの分５０オングストロームだけ薄層化する（同図（
ｃ）参照）。
【００１３】次に、高濃度薄層化した活性層２の両端部
に不純物を高濃度にイオン注入し、オーミック領域４，
５を形成する。その後、基板表面に絶縁膜６を形成し、
アニール処理を施して活性層２およびオーミック領域４
，５に注入された不純物イオンを活性化させる（同図（
ｄ）参照）。次に、オーミック電極形成領域にある絶縁
膜６を選択的に除去し、露出したオーミック領域４，５
に接触してドレイン電極７，ソース電極８を形成する。 そして、同様に、ゲート電極形成領域にある絶縁膜６を
選択的に除去し、露出した活性層２にショットキ接触し
たゲート電極９を形成する（同図（ｅ）参照）。この結
果、ＧａＡｓＭＥＳＦＥＴが完成される。
に不純物を高濃度にイオン注入し、オーミック領域４，
５を形成する。その後、基板表面に絶縁膜６を形成し、
アニール処理を施して活性層２およびオーミック領域４
，５に注入された不純物イオンを活性化させる（同図（
ｄ）参照）。次に、オーミック電極形成領域にある絶縁
膜６を選択的に除去し、露出したオーミック領域４，５
に接触してドレイン電極７，ソース電極８を形成する。 そして、同様に、ゲート電極形成領域にある絶縁膜６を
選択的に除去し、露出した活性層２にショットキ接触し
たゲート電極９を形成する（同図（ｅ）参照）。この結
果、ＧａＡｓＭＥＳＦＥＴが完成される。
【００１４】図２は図１（ｂ）に示される工程において
Ｏ２ プラズマを半導体基板１に施して酸化層３を形成
した後に、半導体基板１の表面をμ−Ａｕｇｅｒ（オー
ジェ）分析により分析した結果を示すグラフである。同
グラフの縦軸はアトミックパーセント［Ａ．Ｃ．％］、
横軸はスパッタ時間［ＭＩＮ．（分）］を示しており、
この横軸は基板表面からバルク中への深さにも相当して
いる。また、曲線２１，２２，２３，２４はそれぞれＧ
ａ原子，Ａｓ原子，Ｏ原子，Ｃ原子の組成を示している
。 同グラフから、酸化層３に相当する基板表面ではＡｓが
抜け、Ｇａ２ Ｏ３ が組成されていることが理解され
る。
Ｏ２ プラズマを半導体基板１に施して酸化層３を形成
した後に、半導体基板１の表面をμ−Ａｕｇｅｒ（オー
ジェ）分析により分析した結果を示すグラフである。同
グラフの縦軸はアトミックパーセント［Ａ．Ｃ．％］、
横軸はスパッタ時間［ＭＩＮ．（分）］を示しており、
この横軸は基板表面からバルク中への深さにも相当して
いる。また、曲線２１，２２，２３，２４はそれぞれＧ
ａ原子，Ａｓ原子，Ｏ原子，Ｃ原子の組成を示している
。 同グラフから、酸化層３に相当する基板表面ではＡｓが
抜け、Ｇａ２ Ｏ３ が組成されていることが理解され
る。
【００１５】図３は図１（ｃ）に示される工程において
基板表面をＨＦ溶液で洗浄して酸化層３を除去した後の
基板表面をオージェ分析により分析した結果を示すグラ
フである。同グラフの縦軸もＡ．Ｃ．％を示し、横軸も
スパッタ時間、つまり、基板表面からの深さを示してい
る。また、曲線３１，３２，３３，３４はそれぞれＧａ
原子，Ａｓ原子，Ｏ原子，Ｃ原子の組成を示している。 同グラフから、基板表面ではＧａ２ Ｏ３ 、つまり、
酸化層３が除去されていることが理解される。
基板表面をＨＦ溶液で洗浄して酸化層３を除去した後の
基板表面をオージェ分析により分析した結果を示すグラ
フである。同グラフの縦軸もＡ．Ｃ．％を示し、横軸も
スパッタ時間、つまり、基板表面からの深さを示してい
る。また、曲線３１，３２，３３，３４はそれぞれＧａ
原子，Ａｓ原子，Ｏ原子，Ｃ原子の組成を示している。 同グラフから、基板表面ではＧａ２ Ｏ３ 、つまり、
酸化層３が除去されていることが理解される。
【００１６】このように本実施例によれば、半導体基板
１の表面に酸化層３は制御性良く、かつ、均一に形成さ
れる。しかも、ＨＦ溶液によってこの酸化層３は完全に
除去される。従って、活性層２の厚さは酸化層３の厚さ
を調整することによって制御性良く所望の値に選択する
ことが可能である。このため、活性層２を容易に高濃度
薄層化することが可能になる。また、ＦＥＴの電流駆動
能力を指標する相互コンダクタンスｇｍ は次式に表さ
れる。
１の表面に酸化層３は制御性良く、かつ、均一に形成さ
れる。しかも、ＨＦ溶液によってこの酸化層３は完全に
除去される。従って、活性層２の厚さは酸化層３の厚さ
を調整することによって制御性良く所望の値に選択する
ことが可能である。このため、活性層２を容易に高濃度
薄層化することが可能になる。また、ＦＥＴの電流駆動
能力を指標する相互コンダクタンスｇｍ は次式に表さ
れる。
【００１７】ｇｍ ＝（εμＷｇ ／ｄＬｇ ）（Ｖｇ
ｓ−Ｖｔｈ） ただし、ε；誘電率、 μ；電子移動度 Ｗｇ ；ゲート幅 ｄ；活性層２の厚さ Ｌｇ ；ゲート長 Ｖｇｓ；ゲート・ソース間電圧 Ｖｔｈ；しきい値電圧 従って、活性層２の厚さｄを薄くすることにより、相互
コンダクタンスｇｍの値は大きくなる。本実施例によれ
ば上記のように活性層２の厚さｄを薄くすることが可能
なため、相互コンダクタンスｇｍ の値は大きくなり、
ＦＥＴの電流駆動能力は向上する。本実施例により製造
されたＭＥＳＦＥＴの相互コンダクタンスｇｍ を実測
したところ、ｇｍ の値は３８０ｍｓ／ｍｍとなり、従
来の通常の製法により製造されたＭＥＳＦＥＴのｇｍ
の値３００ｍｓ／ｍｍに比較して２０〜２５％電流駆動
能力は向上した。
ｓ−Ｖｔｈ） ただし、ε；誘電率、 μ；電子移動度 Ｗｇ ；ゲート幅 ｄ；活性層２の厚さ Ｌｇ ；ゲート長 Ｖｇｓ；ゲート・ソース間電圧 Ｖｔｈ；しきい値電圧 従って、活性層２の厚さｄを薄くすることにより、相互
コンダクタンスｇｍの値は大きくなる。本実施例によれ
ば上記のように活性層２の厚さｄを薄くすることが可能
なため、相互コンダクタンスｇｍ の値は大きくなり、
ＦＥＴの電流駆動能力は向上する。本実施例により製造
されたＭＥＳＦＥＴの相互コンダクタンスｇｍ を実測
したところ、ｇｍ の値は３８０ｍｓ／ｍｍとなり、従
来の通常の製法により製造されたＭＥＳＦＥＴのｇｍ
の値３００ｍｓ／ｍｍに比較して２０〜２５％電流駆動
能力は向上した。
【００１８】また、重い分子イオン種を注入して活性層
を高濃度薄層化する従来の製法においては製造後に活性
層中に多量のフッ素が不純物として残り、ＦＥＴの電気
特性に悪影響を与えたが、本実施例によればそのような
不都合は生じない。
を高濃度薄層化する従来の製法においては製造後に活性
層中に多量のフッ素が不純物として残り、ＦＥＴの電気
特性に悪影響を与えたが、本実施例によればそのような
不都合は生じない。
【００１９】なお、上記実施例の説明においては、活性
層２をイオン注入法によって形成したが、分子線エピタ
キシー（ＭＢＥ）法によって形成してもよい。また、酸
化層３をＯ２ プラズマによって形成したが、マイクロ
波（ＥＣＲ）プラズマを用い、酸素プラズマや酸素ラジ
カルによってＧａ２ Ｏ３ を形成してもよい。また、
酸化層３の除去はＨＦ溶液によって行ったが、これ以外
の酸またはアルカリ系溶液によって除去してもよい。い
ずれの場合においても、上記実施例と同様な効果を奏す
る。
層２をイオン注入法によって形成したが、分子線エピタ
キシー（ＭＢＥ）法によって形成してもよい。また、酸
化層３をＯ２ プラズマによって形成したが、マイクロ
波（ＥＣＲ）プラズマを用い、酸素プラズマや酸素ラジ
カルによってＧａ２ Ｏ３ を形成してもよい。また、
酸化層３の除去はＨＦ溶液によって行ったが、これ以外
の酸またはアルカリ系溶液によって除去してもよい。い
ずれの場合においても、上記実施例と同様な効果を奏す
る。
【００２０】
【発明の効果】以上説明したように本発明によれば、活
性層の厚さは、この活性層表面に制御性良くかつ均一に
形成される酸化層の厚さを調整することによって決定さ
れる。このため、活性層を制御性良くかつ均一に高濃度
薄層化することが可能になる。従って、従来の種々の問
題は解決され、電気特性の優れた半導体装置を製造する
ことが可能になる。
性層の厚さは、この活性層表面に制御性良くかつ均一に
形成される酸化層の厚さを調整することによって決定さ
れる。このため、活性層を制御性良くかつ均一に高濃度
薄層化することが可能になる。従って、従来の種々の問
題は解決され、電気特性の優れた半導体装置を製造する
ことが可能になる。
【図１】本発明の一実施例による半導体装置の製造方法
を示す工程断面図である。
を示す工程断面図である。
【図２】本実施例における酸化層形成工程終了後の半導
体装置のプロファイルを示すグラフである。
体装置のプロファイルを示すグラフである。
【図３】本実施例における酸化層除去工程終了後の半導
体装置のプロファイルを示すグラフである。
体装置のプロファイルを示すグラフである。
１…ＧａＡｓ半導体基板
２…活性層
３…酸化層
４，５…オーミック領域
６…絶縁膜
７…ドレイン電極
８…ソース電極
９…ゲート電極
Claims (3)
- 【請求項１】 化合物半導体基板表面に活性層を形成
する第１の工程と、この活性層表面を酸化させて所定の
厚さの酸化層を形成する第２の工程と、この酸化層を除
去して前記活性層の厚さを前記酸化層の厚さだけ薄層化
させる第３の工程とを備えたことを特徴とする半導体装
置の製造方法。 - 【請求項２】 プラズマ酸化法を用いて活性層を酸化
させることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 化合物半導体基板はＧａＡｓ半導体材
料からなり、この半導体基板表面に形成された活性層を
酸化させてＧａ２ Ｏ３ からなる酸化層を形成するこ
とを特徴とする請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14617491A JPH04369840A (ja) | 1991-06-18 | 1991-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14617491A JPH04369840A (ja) | 1991-06-18 | 1991-06-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04369840A true JPH04369840A (ja) | 1992-12-22 |
Family
ID=15401813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14617491A Pending JPH04369840A (ja) | 1991-06-18 | 1991-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04369840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406523B1 (ko) * | 2001-04-18 | 2003-11-20 | 한국전자통신연구원 | 갈륨-비소 능동층 형성 방법 |
-
1991
- 1991-06-18 JP JP14617491A patent/JPH04369840A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406523B1 (ko) * | 2001-04-18 | 2003-11-20 | 한국전자통신연구원 | 갈륨-비소 능동층 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214575A (en) | Method of manufacturing gaas semiconductor device | |
| US6310378B1 (en) | High voltage thin film transistor with improved on-state characteristics and method for making same | |
| US3997367A (en) | Method for making transistors | |
| US6548363B1 (en) | Method to reduce the gate induced drain leakage current in CMOS devices | |
| JPH0260063B2 (ja) | ||
| JPH04369840A (ja) | 半導体装置の製造方法 | |
| JPS6366969A (ja) | 高耐圧多結晶シリコン薄膜トランジスタ | |
| JPH05166841A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| CN103839829A (zh) | 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法 | |
| JPH11121737A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2792948B2 (ja) | 半導体装置の製造方法 | |
| JPS616871A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01251665A (ja) | ３−５族化合物半導体電界効果トランジスタの製造方法 | |
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| JPS6318677A (ja) | ３−５族半導体装置 | |
| JPS61295670A (ja) | ＧａＡｓ半導体装置の製造方法 | |
| JPS6318676A (ja) | ３−５族半導体装置 | |
| JPS6142963A (ja) | 半導体装置の製造方法 | |
| TW444354B (en) | Method of fabricating MOS transistor | |
| JP2867422B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH08124939A (ja) | 半導体装置の製造方法 | |
| JPH05136172A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPH0373542A (ja) | Ｇａ―Ａｓ電界効果トランジスタの製造方法 | |
| JPH1197452A (ja) | 半導体装置 | |
| JPS62132369A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタ |