JPH08279474A - 化合物半導体における能動層の形成方法 - Google Patents
化合物半導体における能動層の形成方法Info
- Publication number
- JPH08279474A JPH08279474A JP10465695A JP10465695A JPH08279474A JP H08279474 A JPH08279474 A JP H08279474A JP 10465695 A JP10465695 A JP 10465695A JP 10465695 A JP10465695 A JP 10465695A JP H08279474 A JPH08279474 A JP H08279474A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- crystal substrate
- annealing
- substrate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【構成】 ＧａＡｓ化合物半導体結晶基板１にＳｉイオ
ンを注入した後、６規定の塩酸に浸漬し、水洗した。つ
いで当該結晶基板１を窒素ガス等の不活性なガス雰囲気
中で８０〜３５０℃でベーキングした後、当該結晶基板
１に前記Ｓｉイオンを活性化させるための熱処理を施
し、能動層２を形成した。 【効果】 能動層のキャリア濃度を大きくし、能動層の
活性化率を高めることができた。
ンを注入した後、６規定の塩酸に浸漬し、水洗した。つ
いで当該結晶基板１を窒素ガス等の不活性なガス雰囲気
中で８０〜３５０℃でベーキングした後、当該結晶基板
１に前記Ｓｉイオンを活性化させるための熱処理を施
し、能動層２を形成した。 【効果】 能動層のキャリア濃度を大きくし、能動層の
活性化率を高めることができた。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体における能
動層の形成方法に関し、特に、ＧａＡｓ結晶基板にＳｉ
イオンを注入して能動層を形成するための方法に関す
る。
動層の形成方法に関し、特に、ＧａＡｓ結晶基板にＳｉ
イオンを注入して能動層を形成するための方法に関す
る。
【０００２】
【背景技術】ＧａＡｓ・ＩＣ用の電界効果型トランジス
タ（以下、ＦＥＴと記す）を作製する場合には、一般
に、ＧａＡｓ結晶基板に不純物をイオン注入することに
よって能動層（動作層）を形成する。しかし、イオン注
入は、イオン化した不純物を高電界で加速してＧａＡｓ
結晶基板中に叩き込むものであるから、Ｇａ原子やＡｓ
原子が各格子点からずれて欠陥となる。また、注入され
た不純物がＧａＡｓ中でドナーやアクセプタとして働く
には、注入された不純物がＧａＡｓ結晶基板中のいずれ
かの格子位置を占有して置換原子となる必要がある（例
えば、Ｓｉがドナーとして働くためには、Ｇａ格子点を
占めなければならない）。このためＦＥＴの能動層を形
成する場合、イオン注入で乱された格子を元に戻し、不
純物を電気的に活性化させるために、イオン注入後のア
ニール（熱処理）工程は不可欠であり、注入不純物の活
性化率を向上させることはＦＥＴの特性向上のために重
要である。
タ（以下、ＦＥＴと記す）を作製する場合には、一般
に、ＧａＡｓ結晶基板に不純物をイオン注入することに
よって能動層（動作層）を形成する。しかし、イオン注
入は、イオン化した不純物を高電界で加速してＧａＡｓ
結晶基板中に叩き込むものであるから、Ｇａ原子やＡｓ
原子が各格子点からずれて欠陥となる。また、注入され
た不純物がＧａＡｓ中でドナーやアクセプタとして働く
には、注入された不純物がＧａＡｓ結晶基板中のいずれ
かの格子位置を占有して置換原子となる必要がある（例
えば、Ｓｉがドナーとして働くためには、Ｇａ格子点を
占めなければならない）。このためＦＥＴの能動層を形
成する場合、イオン注入で乱された格子を元に戻し、不
純物を電気的に活性化させるために、イオン注入後のア
ニール（熱処理）工程は不可欠であり、注入不純物の活
性化率を向上させることはＦＥＴの特性向上のために重
要である。
【０００３】従来、ＧａＡｓＦＥＴのｎ型能動層を形成
するには、Ｓｉ等の不純物をＧａＡｓ結晶基板にイオン
注入した後、プラズマＣＶＤ法によってＧａＡｓ結晶基
板上にＳｉＯx、ＳｉＯＮ、ＳｉＮx膜等の保護膜を堆積
させ、窒素雰囲気中において８００℃で数１０分間アニ
ール（キャップアニール）することにより、注入不純物
を活性化させていた。
するには、Ｓｉ等の不純物をＧａＡｓ結晶基板にイオン
注入した後、プラズマＣＶＤ法によってＧａＡｓ結晶基
板上にＳｉＯx、ＳｉＯＮ、ＳｉＮx膜等の保護膜を堆積
させ、窒素雰囲気中において８００℃で数１０分間アニ
ール（キャップアニール）することにより、注入不純物
を活性化させていた。
【０００４】
【発明が解決しようとする課題】しかしながら、近年で
はＧａＡｓＦＥＴに対する高性能化の要請がますます強
まっており、この要請に応えるためには、高キャリア濃
度で厚さの薄い能動層をロット間のばらつきが少ないよ
うに形成することが要求される。この要求を実現するた
めには、イオン注入エネルギーの低減とともに高い活性
化率の能動層を安定して得る必要がある。
はＧａＡｓＦＥＴに対する高性能化の要請がますます強
まっており、この要請に応えるためには、高キャリア濃
度で厚さの薄い能動層をロット間のばらつきが少ないよ
うに形成することが要求される。この要求を実現するた
めには、イオン注入エネルギーの低減とともに高い活性
化率の能動層を安定して得る必要がある。
【０００５】しかしながら、Toshiro Hiramoto et. a
l., Japanese Jounal of Applied Physics, Vol.24 No.
12 pp.L921-L924(1985)等の論文によれば、イオン注入
された注入不純物を活性化させるためのアニール工程
で、その熱処理のために異種原子の格子位置を占める原
子が結晶基板表面に形成され、これにより能動層の活性
化率の低下を引き起こすことが報告されており、問題と
なっている。例えば、ＧａＡｓ結晶基板にＳｉをイオン
注入する場合を考えると、ＧａＡｓ基板に注入されたＳ
ｉイオンはＧａ原子と置換し、Ｇａ格子位置を占めるの
で、Ａｓ原子で余剰となった電子がキャリアとして放出
され、ｎ型能動層が形成される。しかし、アニール時の
熱処理によりＡｓ格子位置を占めるＧａ、すなわちＧａ
As（antisiteＧａ）がＧａＡｓ結晶基板の表面に形成さ
れると、Ａｓ原子から放出されたキャリア電子はＧａAs
に捕獲され、キャリア濃度が低下する。さらに、このＧ
ａAsの生成ばらつきによってキャリア濃度、すなわち能
動層の活性化率のばらつきが発生する。
l., Japanese Jounal of Applied Physics, Vol.24 No.
12 pp.L921-L924(1985)等の論文によれば、イオン注入
された注入不純物を活性化させるためのアニール工程
で、その熱処理のために異種原子の格子位置を占める原
子が結晶基板表面に形成され、これにより能動層の活性
化率の低下を引き起こすことが報告されており、問題と
なっている。例えば、ＧａＡｓ結晶基板にＳｉをイオン
注入する場合を考えると、ＧａＡｓ基板に注入されたＳ
ｉイオンはＧａ原子と置換し、Ｇａ格子位置を占めるの
で、Ａｓ原子で余剰となった電子がキャリアとして放出
され、ｎ型能動層が形成される。しかし、アニール時の
熱処理によりＡｓ格子位置を占めるＧａ、すなわちＧａ
As（antisiteＧａ）がＧａＡｓ結晶基板の表面に形成さ
れると、Ａｓ原子から放出されたキャリア電子はＧａAs
に捕獲され、キャリア濃度が低下する。さらに、このＧ
ａAsの生成ばらつきによってキャリア濃度、すなわち能
動層の活性化率のばらつきが発生する。
【０００６】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、アニール時
に異種格子位置を占有する結晶原子を低減させることに
より、高キャリア濃度で、かつ厚さの薄い能動層をばら
つきが少なく形成することができる化合物半導体におけ
る能動層の形成方法を提供することにある。
れたものであり、その目的とするところは、アニール時
に異種格子位置を占有する結晶原子を低減させることに
より、高キャリア濃度で、かつ厚さの薄い能動層をばら
つきが少なく形成することができる化合物半導体におけ
る能動層の形成方法を提供することにある。
【０００７】
【発明の開示】本発明による化合物半導体における能動
層の形成方法は、化合物半導体結晶基板に不純物をイオ
ン注入した後、注入不純物を活性化させるための熱処理
を施して当該結晶基板に能動層を形成する方法におい
て、不純物を注入された結晶基板を窒素ガス等の不活性
なガス雰囲気中でベーキング処理した後、不純物を活性
化させるための前記熱処理を当該結晶基板に施して能動
層を形成することを特徴としている。
層の形成方法は、化合物半導体結晶基板に不純物をイオ
ン注入した後、注入不純物を活性化させるための熱処理
を施して当該結晶基板に能動層を形成する方法におい
て、不純物を注入された結晶基板を窒素ガス等の不活性
なガス雰囲気中でベーキング処理した後、不純物を活性
化させるための前記熱処理を当該結晶基板に施して能動
層を形成することを特徴としている。
【０００８】本発明にあっては、イオン注入後、アニー
ル工程の熱処理前に結晶基板を不活性雰囲気中でベーキ
ング処理したところ、能動層の活性化率を高めることが
できた。この結果、高キャリア濃度で、かつ、厚さの薄
い能動層を小さなばらつきで形成することができた。
ル工程の熱処理前に結晶基板を不活性雰囲気中でベーキ
ング処理したところ、能動層の活性化率を高めることが
できた。この結果、高キャリア濃度で、かつ、厚さの薄
い能動層を小さなばらつきで形成することができた。
【０００９】また、前記ベーキング処理は、８０℃以上
３５０℃以下で行なうことが好ましい。ここで、前処理
温度を８０℃未満の温度にすると、効果が得られず、３
５０℃以上になると化合物半導体中の元素（Ａｓ等）が
蒸発するという問題が生じる。
３５０℃以下で行なうことが好ましい。ここで、前処理
温度を８０℃未満の温度にすると、効果が得られず、３
５０℃以上になると化合物半導体中の元素（Ａｓ等）が
蒸発するという問題が生じる。
【００１０】
【実施例】図１は本発明の一実施例によりＧａＡｓ結晶
基板に不純物としてＳｉイオンを注入することにより、
ｎ型能動層を形成する場合を説明する。
基板に不純物としてＳｉイオンを注入することにより、
ｎ型能動層を形成する場合を説明する。
【００１１】（実施例サンプルの作製）まず、図１
（ａ）に示すように、イオン注入装置によりＧａＡｓ結
晶基板（ウエハ）１の表面（図１では全面にイオン注入
しているが、実際には、能動層形成領域）に29Ｓｉ+を
注入エネルギー１５０ｋｅＶ、ドーズ量５×１０12ｃｍ
-2で注入し、能動層２を形成した。この結晶基板１を５
分間、６規定の塩酸（６Ｎ−ＨＣｌ）に浸漬した後に水
洗した。
（ａ）に示すように、イオン注入装置によりＧａＡｓ結
晶基板（ウエハ）１の表面（図１では全面にイオン注入
しているが、実際には、能動層形成領域）に29Ｓｉ+を
注入エネルギー１５０ｋｅＶ、ドーズ量５×１０12ｃｍ
-2で注入し、能動層２を形成した。この結晶基板１を５
分間、６規定の塩酸（６Ｎ−ＨＣｌ）に浸漬した後に水
洗した。
【００１２】ついで、図１（ｂ）に示すように、結晶基
板１をベーク炉内に納め、窒素ガス等の不活性なガス雰
囲気中で結晶基板１を１５０℃で１０分間ベーキングを
行なった。
板１をベーク炉内に納め、窒素ガス等の不活性なガス雰
囲気中で結晶基板１を１５０℃で１０分間ベーキングを
行なった。
【００１３】この後直ちに、図１（ｃ）に示すように、
プラズマＣＶＤ法によって結晶基板１の表面にＳｉＮ
x、ＳｉＯＮ、ＳｉＯx等を堆積させることにより、アニ
ール時にＡｓの蒸発を抑えるための保護膜３を約１,０
００Åの厚さに成膜した。
プラズマＣＶＤ法によって結晶基板１の表面にＳｉＮ
x、ＳｉＯＮ、ＳｉＯx等を堆積させることにより、アニ
ール時にＡｓの蒸発を抑えるための保護膜３を約１,０
００Åの厚さに成膜した。
【００１４】この後、保護膜３を形成された結晶基板１
をランプアニール等のアニール装置に入れ、窒素ガス雰
囲気中において８００℃のアニール温度で２０分間キャ
ップアニールを行なった。こうして能動層２の活性化処
理を行なった後、図１（ｄ）に示すように、フッ酸等の
エッチング液で保護膜３を剥離させた。
をランプアニール等のアニール装置に入れ、窒素ガス雰
囲気中において８００℃のアニール温度で２０分間キャ
ップアニールを行なった。こうして能動層２の活性化処
理を行なった後、図１（ｄ）に示すように、フッ酸等の
エッチング液で保護膜３を剥離させた。
【００１５】（比較例サンプルの作製）また、比較のた
めのサンプルとして、アニール前のベーキング処理を行
なわず、その他の工程については上記実施例サンプルと
全く同様にして比較例サンプルを作製した。
めのサンプルとして、アニール前のベーキング処理を行
なわず、その他の工程については上記実施例サンプルと
全く同様にして比較例サンプルを作製した。
【００１６】（実施例サンプルと比較例サンプルの最大
キャリア濃度の比較）上記のようにして作製された実施
例サンプルと比較例サンプルとについて、結晶基板表面
からの深さｄとキャリア濃度ｃとの関係を検査した結果
を図２に示す。この図２から明らかなように、ベーキン
グ処理を行なった実施例サンプルでは、ベーキング処理
を行なわない比較例サンプルよりも大きなキャリア濃度
が確認された。特に、比較例サンプルの最大キャリア濃
度（ピークキャリア濃度）は、２.２×１０17ｃｍ-3で
あるのに対し、実施例サンプルの最大キャリア濃度は、
２.７×１０17ｃｍ-3であった。また、サンプル間の最
大キャリア濃度のばらつきも、ベーキング処理を行なわ
ない比較例サンプルでは１０％以上あったのに対し、ベ
ーキング処理を行なった実施例サンプルでは、５％以下
であった。
キャリア濃度の比較）上記のようにして作製された実施
例サンプルと比較例サンプルとについて、結晶基板表面
からの深さｄとキャリア濃度ｃとの関係を検査した結果
を図２に示す。この図２から明らかなように、ベーキン
グ処理を行なった実施例サンプルでは、ベーキング処理
を行なわない比較例サンプルよりも大きなキャリア濃度
が確認された。特に、比較例サンプルの最大キャリア濃
度（ピークキャリア濃度）は、２.２×１０17ｃｍ-3で
あるのに対し、実施例サンプルの最大キャリア濃度は、
２.７×１０17ｃｍ-3であった。また、サンプル間の最
大キャリア濃度のばらつきも、ベーキング処理を行なわ
ない比較例サンプルでは１０％以上あったのに対し、ベ
ーキング処理を行なった実施例サンプルでは、５％以下
であった。
【００１７】従って、Ｓｉイオン注入後にベーキング処
理を行なってからアニール処理すると、Ｓｉイオンの活
性化率が高くなって能動層のキャリア濃度が大きくな
り、ロット間におけるキャリア濃度のばらつきも小さく
できることが分かる。また、Ｓｉイオンの活性化率が高
くなるので、同じキャリア濃度を得るためには従来より
もイオン注入エネルギーを小さくすることができ、それ
に伴って能動層の厚みも薄くすることができる。
理を行なってからアニール処理すると、Ｓｉイオンの活
性化率が高くなって能動層のキャリア濃度が大きくな
り、ロット間におけるキャリア濃度のばらつきも小さく
できることが分かる。また、Ｓｉイオンの活性化率が高
くなるので、同じキャリア濃度を得るためには従来より
もイオン注入エネルギーを小さくすることができ、それ
に伴って能動層の厚みも薄くすることができる。
【００１８】（フォトルミネセンス測定）このようにベ
ーキング処理を行なうと、Ｓｉイオンの活性化率が高く
なってキャリア濃度が大きくなると共にロット毎の活性
化率のばらつきを小さくできるのは、ＧａAsが減少する
ためであると考えられる。これを確認するために行なっ
たフォトルミネセンス（ＰＬ）測定による表面検査結果
を図３に示す。図３において波長λが８,４５０〜８,５
００Å付近に表われているフォトルミネセンス強度のピ
ークはＧａAsに関するものであり、ベーキング処理を行
なった実施例サンプルでは、ベーキング処理を行なわな
い比較例サンプルよりも、このＧａAsに関するピークは
小さくなっている。従って、Ｓｉイオン注入後にベーキ
ング処理を行なうことにより、ＧａAsを減少させてＳｉ
イオンの活性化率を高めることができ、その結果キャリ
ア濃度を大きくし、そのばらつきを小さくできることが
裏付けられる。
ーキング処理を行なうと、Ｓｉイオンの活性化率が高く
なってキャリア濃度が大きくなると共にロット毎の活性
化率のばらつきを小さくできるのは、ＧａAsが減少する
ためであると考えられる。これを確認するために行なっ
たフォトルミネセンス（ＰＬ）測定による表面検査結果
を図３に示す。図３において波長λが８,４５０〜８,５
００Å付近に表われているフォトルミネセンス強度のピ
ークはＧａAsに関するものであり、ベーキング処理を行
なった実施例サンプルでは、ベーキング処理を行なわな
い比較例サンプルよりも、このＧａAsに関するピークは
小さくなっている。従って、Ｓｉイオン注入後にベーキ
ング処理を行なうことにより、ＧａAsを減少させてＳｉ
イオンの活性化率を高めることができ、その結果キャリ
ア濃度を大きくし、そのばらつきを小さくできることが
裏付けられる。
【００１９】また、図４に示すものは本発明のさらに別
な実施例におけるベーキング工程を示す図であって、ア
ルミニウム等の金属でできた基板ホルダー４に設けられ
た凹部５内に複数枚の結晶基板１を載せ、基板ホルダー
４及び結晶基板１の表面にアニール用の保護膜３を形成
した状態で、結晶基板１を載せた基板ホルダー４ごとベ
ーキングする。この後、直ちに基板ホルダー１ごと結晶
基板１をアニール処理する。
な実施例におけるベーキング工程を示す図であって、ア
ルミニウム等の金属でできた基板ホルダー４に設けられ
た凹部５内に複数枚の結晶基板１を載せ、基板ホルダー
４及び結晶基板１の表面にアニール用の保護膜３を形成
した状態で、結晶基板１を載せた基板ホルダー４ごとベ
ーキングする。この後、直ちに基板ホルダー１ごと結晶
基板１をアニール処理する。
【００２０】アニール処理により能動層の活性化率が低
下する原因は水分が関係していると推測することができ
る。すなわち、アニール処理前にベーキングすると、結
晶基板に付着している水分が蒸発するので、能動層の活
性層の低下が抑制されると考えられる。従って、基板ホ
ルダー毎アニールすることにより、基板ホルダーに付着
している水分もアニール前に除去することができ、一層
能動層の活性化率を向上させることができる。
下する原因は水分が関係していると推測することができ
る。すなわち、アニール処理前にベーキングすると、結
晶基板に付着している水分が蒸発するので、能動層の活
性層の低下が抑制されると考えられる。従って、基板ホ
ルダー毎アニールすることにより、基板ホルダーに付着
している水分もアニール前に除去することができ、一層
能動層の活性化率を向上させることができる。
【００２１】なお、ベーキング温度は上記のごとく１５
０℃に限定されるものでなく、フォトルミネセンスでＧ
ａAsに関する波長８,４５０〜８,５００Å付近のピーク
を減少させることができる条件であればよい。また、ベ
ーキング雰囲気も窒素ガス雰囲気に限らず、ＧａＡｓと
反応しない不活性雰囲気であればよい。
０℃に限定されるものでなく、フォトルミネセンスでＧ
ａAsに関する波長８,４５０〜８,５００Å付近のピーク
を減少させることができる条件であればよい。また、ベ
ーキング雰囲気も窒素ガス雰囲気に限らず、ＧａＡｓと
反応しない不活性雰囲気であればよい。
【００２２】また、アニール方法として、キャップレス
アニールを行なえば、保護膜によって結晶基板表面に与
えるストレスを低減できるので、さらに活性化率を向上
させることができる。
アニールを行なえば、保護膜によって結晶基板表面に与
えるストレスを低減できるので、さらに活性化率を向上
させることができる。
【００２３】
【発明の効果】本発明によれば、半導体基板の表面で異
種格子位置に置換するＧａAsのような結晶原子を抑制す
ることができるので、高い活性化率の能動層を小さなば
らつきで形成することができる。従って、能動層のキャ
リア濃度、特に表面付近のキャリア濃度（最大キャリア
濃度）を減少させないで、キャリア濃度のばらつきが小
さくて厚みの薄い能動層を形成することができる。この
結果、ＧａＡｓＦＥＴのような化合物半導体装置をより
高性能化することができる。
種格子位置に置換するＧａAsのような結晶原子を抑制す
ることができるので、高い活性化率の能動層を小さなば
らつきで形成することができる。従って、能動層のキャ
リア濃度、特に表面付近のキャリア濃度（最大キャリア
濃度）を減少させないで、キャリア濃度のばらつきが小
さくて厚みの薄い能動層を形成することができる。この
結果、ＧａＡｓＦＥＴのような化合物半導体装置をより
高性能化することができる。
【図１】実施例サンプルを作製する各工程を示す図であ
って、（ａ）はイオン注入の工程、（ｂ）はベーキング
処理の工程、（ｃ）は保護膜を形成する工程、（ｄ）は
保護膜を除去する工程を示す。
って、（ａ）はイオン注入の工程、（ｂ）はベーキング
処理の工程、（ｃ）は保護膜を形成する工程、（ｄ）は
保護膜を除去する工程を示す。
【図２】ベーキング処理を行なった実施例サンプルと、
ベーキング処理を行なわない比較例サンプルの各キャリ
ア濃度プロファイルを示す図である。
ベーキング処理を行なわない比較例サンプルの各キャリ
ア濃度プロファイルを示す図である。
【図３】実施例サンプルと比較例サンプルのフォトルミ
ネセンス測定の結果を示す図である。
ネセンス測定の結果を示す図である。
【図４】本発明の別な実施例によるベーキング工程を示
す概略正面図である。
す概略正面図である。
１ ＧａＡｓ結晶基板（ウエハ） ２ 能動層 ３ 保護膜 ４ 基板ホルダー
Claims (2)
- 【請求項１】 化合物半導体結晶基板に不純物をイオン
注入した後、注入不純物を活性化させるための熱処理を
施して当該結晶基板に能動層を形成する方法において、 不純物を注入された結晶基板を窒素ガス等の不活性なガ
ス雰囲気中でベーキング処理した後、不純物を活性化さ
せるための前記熱処理を当該結晶基板に施して能動層を
形成することを特徴とする化合物半導体における能動層
の形成方法。 - 【請求項２】 前記ベーキング処理を、８０℃以上３５
０℃以下で行なうことを特徴とする、請求項１に記載の
化合物半導体における能動層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10465695A JPH08279474A (ja) | 1995-04-04 | 1995-04-04 | 化合物半導体における能動層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10465695A JPH08279474A (ja) | 1995-04-04 | 1995-04-04 | 化合物半導体における能動層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279474A true JPH08279474A (ja) | 1996-10-22 |
Family
ID=14386514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10465695A Pending JPH08279474A (ja) | 1995-04-04 | 1995-04-04 | 化合物半導体における能動層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279474A (ja) |
-
1995
- 1995-04-04 JP JP10465695A patent/JPH08279474A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0844653A2 (en) | Method for reducing surface layer defects in semiconductor materials having a volatile species | |
| US5543336A (en) | Removing damage caused by plasma etching and high energy implantation using hydrogen | |
| US7294561B2 (en) | Internal gettering in SIMOX SOI silicon substrates | |
| JP2003249497A (ja) | 半導体装置の製造方法 | |
| JP2770544B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| US4945065A (en) | Method of passivating crystalline substrates | |
| JPH08279475A (ja) | 化合物半導体における能動層の形成方法 | |
| JPH08279474A (ja) | 化合物半導体における能動層の形成方法 | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| US20020098664A1 (en) | Method of producing SOI materials | |
| JPH039612B2 (ja) | ||
| JPH1041241A (ja) | 半導体装置の製造方法 | |
| JP3384352B2 (ja) | 半導体装置の製造方法および不純物注入活性化処理装置 | |
| JPH05251378A (ja) | 半導体装置の製造方法 | |
| US11862477B2 (en) | Method for manufacturing semiconductor device having gallium oxide-based semiconductor layer | |
| KR920010123B1 (ko) | 금속 배선막 형성방법 | |
| JP3098289B2 (ja) | ＧａＡｓ基板の熱処理方法 | |
| JP2528660B2 (ja) | 化合物半導体導電層の形成方法 | |
| JP2006108404A (ja) | Ｓｏｉウェーハの製造方法 | |
| Banholzer et al. | Chlorine levels in SiO2 formed using TCA and LPCVD at low temperatures | |
| JPH04107918A (ja) | 半導体装置の製造方法 | |
| JPH04293241A (ja) | 半導体基板の製造方法 | |
| TW202433533A (zh) | 處理半導體基底的方法、摻雜基底的方法及束線離子植入系統 | |
| CN117476543A (zh) | 碳化硅半导体结构及其制备方法、碳化硅半导体器件 |