JPH06244381A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06244381A JPH06244381A JP5031038A JP3103893A JPH06244381A JP H06244381 A JPH06244381 A JP H06244381A JP 5031038 A JP5031038 A JP 5031038A JP 3103893 A JP3103893 A JP 3103893A JP H06244381 A JPH06244381 A JP H06244381A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- nitride
- electrode
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 47
- 150000002500 ions Chemical class 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 74
- 239000010410 layer Substances 0.000 claims description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 239000010409 thin film Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- -1 silicon nitride nitride Chemical class 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 4
- 125000004429 atom Chemical group 0.000 claims 1
- 239000003990 capacitor Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 12
- 238000007254 oxidation reaction Methods 0.000 abstract description 12
- 239000000126 substance Substances 0.000 abstract description 4
- 230000003064 anti-oxidating effect Effects 0.000 abstract 1
- 230000001629 suppression Effects 0.000 abstract 1
- 238000004140 cleaning Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】容量下部電極としての低抵抗多結晶Ｓｉ層上に
容量絶縁膜を形成するまでの一連の工程で自然酸化膜の
成長および巻き込み酸化を抑制する。 【構成】低抵抗多結晶Ｓｉ電極とその上に形成した薄膜
との界面、またはこの電極表面、あるいはこの電極の結
晶内部にＮ+ イオンを注入し活性化熱処理を行って窒化
Ｓｉ層を形成する。そしての窒化Ｓｉ層をエッチバック
して極薄い膜としその上に絶縁膜を形成して容量絶縁膜
を設ける。
容量絶縁膜を形成するまでの一連の工程で自然酸化膜の
成長および巻き込み酸化を抑制する。 【構成】低抵抗多結晶Ｓｉ電極とその上に形成した薄膜
との界面、またはこの電極表面、あるいはこの電極の結
晶内部にＮ+ イオンを注入し活性化熱処理を行って窒化
Ｓｉ層を形成する。そしての窒化Ｓｉ層をエッチバック
して極薄い膜としその上に絶縁膜を形成して容量絶縁膜
を設ける。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。
関する。
【０００２】
【従来の技術】例えばＳｉＤＲＡＭの容量誘電体膜すな
わち容量絶縁膜には現在、低抵抗多結晶Ｓｉ電極上に窒
化Ｓｉ膜を表面酸化した酸化窒化膜が適用されている。
低抵抗多結晶Ｓｉ電極上に窒化Ｓｉ膜を形成する方法と
しては、通常は低圧化学気相成長法が用いられる。また
はその前工程として急速熱窒化が行われている。低抵抗
多結晶Ｓｉ電極に対する窒化膜形成の前洗浄工程として
は、酸化前洗浄と類似の酸洗浄が施されるのが一般的で
ある。酸化前洗浄の一例としては、前田和夫著、１９８
３年（株）工業調査会初版発行、「最新ＬＳＩプロセス
技術」、第１１９頁に記載されているように、硫酸と過
酸化水素水の混合液、希弗酸、硝酸と塩酸の混合液の順
で洗浄する方法が知られている。
わち容量絶縁膜には現在、低抵抗多結晶Ｓｉ電極上に窒
化Ｓｉ膜を表面酸化した酸化窒化膜が適用されている。
低抵抗多結晶Ｓｉ電極上に窒化Ｓｉ膜を形成する方法と
しては、通常は低圧化学気相成長法が用いられる。また
はその前工程として急速熱窒化が行われている。低抵抗
多結晶Ｓｉ電極に対する窒化膜形成の前洗浄工程として
は、酸化前洗浄と類似の酸洗浄が施されるのが一般的で
ある。酸化前洗浄の一例としては、前田和夫著、１９８
３年（株）工業調査会初版発行、「最新ＬＳＩプロセス
技術」、第１１９頁に記載されているように、硫酸と過
酸化水素水の混合液、希弗酸、硝酸と塩酸の混合液の順
で洗浄する方法が知られている。
【０００３】
【発明が解決しようとする課題】以上述べた様な洗浄方
法と類似の酸洗浄では低抵抗多結晶Ｓｉ表面に薄い自然
酸化膜が形成される。また、低圧化学気相成長法で窒化
Ｓｉ膜を成膜する際にも、基板を気相成長炉に入炉する
ときに巻き込み酸化が起こり、基板表面に熱酸化膜が形
成される。石谷明彦、小関史朗、安藤公一共著、１９９
１年、「応用物理」、第６０巻、第１１号、第１１３１
頁から第１１３５頁に記載の「極薄シリコン窒化膜形成
技術」によれば、そのような薄い酸化Ｓｉ膜上に窒化Ｓ
ｉ膜を低圧化学気相成長した場合には、容量絶縁膜の構
造は下から順に多結晶Ｓｉ、酸化Ｓｉ膜、Ｓｉ過剰な窒
化Ｓｉ膜（遷移層）、バルク窒化Ｓｉ膜の各層からなっ
ている。気相成長で形成される窒化Ｓｉ膜厚を薄くして
いたときに観測される大幅なリーク電流密度の増大は、
この遷移層と酸化Ｓｉ膜層に起因するものと考えられて
いる。工藤修著、１９９１年、「ＮＥＣ技術」、第４４
巻、第１１号、第９頁から第１５頁に記載の「超ＬＳＩ
プロセス技術」によれば、低圧化学気相成長法で窒化Ｓ
ｉ膜を成膜する前工程として急速熱窒化工程を施すこと
によって低圧化学気相成長の初期から化学量論的な組成
に高い窒化Ｓｉ膜を成長することが可能となったため
に、酸化Ｓｉ膜換算膜圧で４．５ｎｍまでの実用化が可
能になったとされている。現在では低抵抗多結晶Ｓｉ電
極上の自然酸化膜の完全除去が課題となっている。
法と類似の酸洗浄では低抵抗多結晶Ｓｉ表面に薄い自然
酸化膜が形成される。また、低圧化学気相成長法で窒化
Ｓｉ膜を成膜する際にも、基板を気相成長炉に入炉する
ときに巻き込み酸化が起こり、基板表面に熱酸化膜が形
成される。石谷明彦、小関史朗、安藤公一共著、１９９
１年、「応用物理」、第６０巻、第１１号、第１１３１
頁から第１１３５頁に記載の「極薄シリコン窒化膜形成
技術」によれば、そのような薄い酸化Ｓｉ膜上に窒化Ｓ
ｉ膜を低圧化学気相成長した場合には、容量絶縁膜の構
造は下から順に多結晶Ｓｉ、酸化Ｓｉ膜、Ｓｉ過剰な窒
化Ｓｉ膜（遷移層）、バルク窒化Ｓｉ膜の各層からなっ
ている。気相成長で形成される窒化Ｓｉ膜厚を薄くして
いたときに観測される大幅なリーク電流密度の増大は、
この遷移層と酸化Ｓｉ膜層に起因するものと考えられて
いる。工藤修著、１９９１年、「ＮＥＣ技術」、第４４
巻、第１１号、第９頁から第１５頁に記載の「超ＬＳＩ
プロセス技術」によれば、低圧化学気相成長法で窒化Ｓ
ｉ膜を成膜する前工程として急速熱窒化工程を施すこと
によって低圧化学気相成長の初期から化学量論的な組成
に高い窒化Ｓｉ膜を成長することが可能となったため
に、酸化Ｓｉ膜換算膜圧で４．５ｎｍまでの実用化が可
能になったとされている。現在では低抵抗多結晶Ｓｉ電
極上の自然酸化膜の完全除去が課題となっている。
【０００４】本発明の目的は、低抵抗多結晶Ｓｉ電極上
に容量誘電体膜である容量絶縁膜を形成する一連の工程
で、低抵抗多結晶Ｓｉ電極上の自然酸化膜の成長および
巻き込み酸化を抑制することにある。
に容量誘電体膜である容量絶縁膜を形成する一連の工程
で、低抵抗多結晶Ｓｉ電極上の自然酸化膜の成長および
巻き込み酸化を抑制することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法では、下部電極としての低抵抗多結晶Ｓｉ層上に
薄膜を形成する工程と、該薄膜と前記低抵抗多結晶Ｓｉ
層との界面にＮ+ イオンを注入する工程と、注入された
Ｎ原子を活性化する熱処理工程と、該薄膜を除去する工
程と、Ｎ+ イオン注入によって生成した窒化Ｓｉ層をエ
ッチバックして極薄窒化Ｓｉ層を残す工程と、該極薄窒
化Ｓｉ層上に絶縁膜を形成することによって容量絶縁膜
を設けることを特徴とする。
造方法では、下部電極としての低抵抗多結晶Ｓｉ層上に
薄膜を形成する工程と、該薄膜と前記低抵抗多結晶Ｓｉ
層との界面にＮ+ イオンを注入する工程と、注入された
Ｎ原子を活性化する熱処理工程と、該薄膜を除去する工
程と、Ｎ+ イオン注入によって生成した窒化Ｓｉ層をエ
ッチバックして極薄窒化Ｓｉ層を残す工程と、該極薄窒
化Ｓｉ層上に絶縁膜を形成することによって容量絶縁膜
を設けることを特徴とする。
【０００６】また本発明の半導体装置の製造方法では、
下部電極としての低抵抗多結晶Ｓｉ層の表面にＮ+ イオ
ンを注入する工程と、注入されたＮ原子を活性化する熱
処理工程と、Ｎ+ イオン注入によって生成した窒化Ｓｉ
層をエッチバックして極薄窒化Ｓｉ層を残す工程と、該
極薄窒化Ｓｉ層上に絶縁膜を形成することによって容量
絶縁膜を設けることを特徴とする。
下部電極としての低抵抗多結晶Ｓｉ層の表面にＮ+ イオ
ンを注入する工程と、注入されたＮ原子を活性化する熱
処理工程と、Ｎ+ イオン注入によって生成した窒化Ｓｉ
層をエッチバックして極薄窒化Ｓｉ層を残す工程と、該
極薄窒化Ｓｉ層上に絶縁膜を形成することによって容量
絶縁膜を設けることを特徴とする。
【０００７】さらにまた本発明の製造方法では、下部電
極としての低抵抗多結晶Ｓｉ層の結晶内部にＮ+ イオン
を注入する工程と、注入されたＮ原子を活性化する熱処
理工程と、多結晶Ｓｉ層の表層部分を除去する工程と、
該工程によって表面に露出するＮ+ イオン注入によって
生成された窒化Ｓｉ層をエッチバックして極薄窒化Ｓｉ
層を残す工程と、該極薄窒化Ｓｉ層上に絶縁膜を形成す
ることによって容量絶縁膜を設けることを特徴とする。
極としての低抵抗多結晶Ｓｉ層の結晶内部にＮ+ イオン
を注入する工程と、注入されたＮ原子を活性化する熱処
理工程と、多結晶Ｓｉ層の表層部分を除去する工程と、
該工程によって表面に露出するＮ+ イオン注入によって
生成された窒化Ｓｉ層をエッチバックして極薄窒化Ｓｉ
層を残す工程と、該極薄窒化Ｓｉ層上に絶縁膜を形成す
ることによって容量絶縁膜を設けることを特徴とする。
【０００８】従来の窒化Ｓｉ膜を形成する前処理とし
て、多結晶Ｓｉ電極を酸洗浄するためにその表面に自然
酸化膜が形成される。この自然酸化膜は希弗酸処理で除
去できるが、水洗、大気中保管の際に再成長するため、
多結晶Ｓｉ電極との間に自然酸化膜層のない窒化Ｓｉ膜
を形成するのは困難であった。
て、多結晶Ｓｉ電極を酸洗浄するためにその表面に自然
酸化膜が形成される。この自然酸化膜は希弗酸処理で除
去できるが、水洗、大気中保管の際に再成長するため、
多結晶Ｓｉ電極との間に自然酸化膜層のない窒化Ｓｉ膜
を形成するのは困難であった。
【０００９】本発明では多結晶Ｓｉ電極の表層に自然酸
化膜が存在するか否かに関わらず、多結晶Ｓｉ電極とそ
の上に形成する薄膜との界面近傍、または、多結晶Ｓｉ
電極の表層、または多結晶Ｓｉ電極の結晶内部にＮ+ イ
オン注入を利用して窒化Ｓｉ層を形成することで、窒化
Ｓｉ層とその下地の低抵抗多結晶Ｓｉ電極間に自然酸化
膜のない構造を実現することができる。エッチバック工
程によって最終的に残す極薄窒化Ｓｉ層は耐酸化性に優
れ、自然酸化成長または巻き込み酸化の抑止層として作
用する。
化膜が存在するか否かに関わらず、多結晶Ｓｉ電極とそ
の上に形成する薄膜との界面近傍、または、多結晶Ｓｉ
電極の表層、または多結晶Ｓｉ電極の結晶内部にＮ+ イ
オン注入を利用して窒化Ｓｉ層を形成することで、窒化
Ｓｉ層とその下地の低抵抗多結晶Ｓｉ電極間に自然酸化
膜のない構造を実現することができる。エッチバック工
程によって最終的に残す極薄窒化Ｓｉ層は耐酸化性に優
れ、自然酸化成長または巻き込み酸化の抑止層として作
用する。
【００１０】
【実施例】次に図面を参照して本発明を説明する。
【００１１】図３は本発明の実施例で製造される容量素
子を示す断面図であり、半導体基板１０上のフィールド
絶縁層のような厚い絶縁層２０上に、低抵抗多結晶Ｓｉ
層の下部電極と容量誘電体膜すなわち容量絶縁膜４０と
低抵抗多結晶Ｓｉの上部電極５０とが積層されたＭＯＳ
型容量素子が設けられている。
子を示す断面図であり、半導体基板１０上のフィールド
絶縁層のような厚い絶縁層２０上に、低抵抗多結晶Ｓｉ
層の下部電極と容量誘電体膜すなわち容量絶縁膜４０と
低抵抗多結晶Ｓｉの上部電極５０とが積層されたＭＯＳ
型容量素子が設けられている。
【００１２】本発明は容量絶縁膜４０の形成、とくにそ
の前処理に関する。
の前処理に関する。
【００１３】まず図１の断面図および図２のフローチャ
ートにより第１の実施例を説明する。
ートにより第１の実施例を説明する。
【００１４】まず低抵抗多結晶Ｓｉ電極３０を形成し
（図１（Ａ）および図２の工程１）、続いて酸化Ｓｉ膜
（薄膜）１１を形成する（図１（Ｂ）および図２の工程
２）。本実施例ではこの工程をＳｉＣｌ4 とＮＯとＨ2
の混合ガスを用いた化学気相成長法で行ない、膜厚１０
０ｎｍの酸化Ｓｉ膜を形成する。この形成は熱酸化法に
よっても可能である。また、酸化Ｓｉ膜に代えて窒化Ｓ
ｉ膜等の絶縁膜、多結晶Ｓｉ膜等の半導体薄膜、Ａｌ等
の金属薄膜でもよい。次にＮ+ イオン（窒素イオン）１
２をイオン注入する工程を行う（図１（Ｃ）および図２
の工程３）。ここで低抵抗多結晶Ｓｉ電極３０と酸化Ｓ
ｉ膜１１の界面近傍にＮ+ イオンを注入する。イオンエ
ネルギーを４５ｋｅＶ、ドーズ量を１０18ｉｏｎｓ／ｃ
ｍ2 とする。次に熱処理工程を行う。窒素中で８００
℃、２０ｍｉｎのアニールを行う。これによって注入さ
れたＮ原子は活性化され、界面近傍に窒化Ｓｉの絶縁層
１３が形成される（図１（Ｄ）および図２の工程４）。
次に酸化Ｓｉ膜１１を除去する工程を行う（図１（Ｅ）
および図２の工程５）。本実施例では希弗酸で除去す
る。他に例えばＣＦ4 とＨ2 の混合ガスを用いた反応性
イオンエッチングによって除去することも容易である。
次に窒化Ｓｉ層１３をエッチバックする工程を行う。こ
の工程はＣＦ4 ガスを用いた反応性イオンエッチングを
行う。これによって窒化Ｓｉ層を膜厚１ｎｍ以下、例え
ば０．５ｎｍの極薄窒化Ｓｉ層１３′として残す（図１
（Ｆ）および図２の工程６）。次に気相化学成長工程で
膜厚４〜６ｎｍの窒化Ｓｉ膜１４を容量絶縁膜として形
成する。この場合、残存する極薄窒化Ｓｉ層１３′も容
量絶縁膜としての作用を行うから、容量絶縁膜４０は窒
化Ｓｉ膜１４と極薄窒化Ｓｉ層１３′とから構成され
る。
（図１（Ａ）および図２の工程１）、続いて酸化Ｓｉ膜
（薄膜）１１を形成する（図１（Ｂ）および図２の工程
２）。本実施例ではこの工程をＳｉＣｌ4 とＮＯとＨ2
の混合ガスを用いた化学気相成長法で行ない、膜厚１０
０ｎｍの酸化Ｓｉ膜を形成する。この形成は熱酸化法に
よっても可能である。また、酸化Ｓｉ膜に代えて窒化Ｓ
ｉ膜等の絶縁膜、多結晶Ｓｉ膜等の半導体薄膜、Ａｌ等
の金属薄膜でもよい。次にＮ+ イオン（窒素イオン）１
２をイオン注入する工程を行う（図１（Ｃ）および図２
の工程３）。ここで低抵抗多結晶Ｓｉ電極３０と酸化Ｓ
ｉ膜１１の界面近傍にＮ+ イオンを注入する。イオンエ
ネルギーを４５ｋｅＶ、ドーズ量を１０18ｉｏｎｓ／ｃ
ｍ2 とする。次に熱処理工程を行う。窒素中で８００
℃、２０ｍｉｎのアニールを行う。これによって注入さ
れたＮ原子は活性化され、界面近傍に窒化Ｓｉの絶縁層
１３が形成される（図１（Ｄ）および図２の工程４）。
次に酸化Ｓｉ膜１１を除去する工程を行う（図１（Ｅ）
および図２の工程５）。本実施例では希弗酸で除去す
る。他に例えばＣＦ4 とＨ2 の混合ガスを用いた反応性
イオンエッチングによって除去することも容易である。
次に窒化Ｓｉ層１３をエッチバックする工程を行う。こ
の工程はＣＦ4 ガスを用いた反応性イオンエッチングを
行う。これによって窒化Ｓｉ層を膜厚１ｎｍ以下、例え
ば０．５ｎｍの極薄窒化Ｓｉ層１３′として残す（図１
（Ｆ）および図２の工程６）。次に気相化学成長工程で
膜厚４〜６ｎｍの窒化Ｓｉ膜１４を容量絶縁膜として形
成する。この場合、残存する極薄窒化Ｓｉ層１３′も容
量絶縁膜としての作用を行うから、容量絶縁膜４０は窒
化Ｓｉ膜１４と極薄窒化Ｓｉ層１３′とから構成され
る。
【００１５】本発明の第２の実施例は薄膜形成工程（図
１の（Ｂ）および図２の工程２）を省略して、低抵抗多
結晶Ｓｉ下部電極３０の表層にＮ+ イオン注入を行う。
すなわち、低抵抗多結晶Ｓｉ電極を形成する工程１に続
いてＮ+ イオン注入工程３を行う。この工程では低抵抗
多結晶Ｓｉ電極表面近傍にＮ+ イオンを注入する。イオ
ンエネルギーを１０ｋｅＶ、ドーズ量を１０18ｉｏｎｓ
／ｃｍ2 とする。次に熱処理工程４を行う。窒素中で８
００℃、２０ｍｉｎのアニールを行う。これによって注
入されたＮ原子は活性化され、表面近傍に窒化Ｓｉ層が
形成される。次に窒化Ｓｉ層１３をエッチバックする工
程６を行う。これによって窒化Ｓｉ層を膜厚１ｎｍ以下
に極薄化する。この工程はＣＦ4 ガスを用いた反応性イ
オンエッチングで行う。次に、極薄窒化Ｓｉ層１３′上
に第１の実施例と同様に膜厚４〜６ｎｍの窒化Ｓｉ膜１
４の気相化学成長と形成する。
１の（Ｂ）および図２の工程２）を省略して、低抵抗多
結晶Ｓｉ下部電極３０の表層にＮ+ イオン注入を行う。
すなわち、低抵抗多結晶Ｓｉ電極を形成する工程１に続
いてＮ+ イオン注入工程３を行う。この工程では低抵抗
多結晶Ｓｉ電極表面近傍にＮ+ イオンを注入する。イオ
ンエネルギーを１０ｋｅＶ、ドーズ量を１０18ｉｏｎｓ
／ｃｍ2 とする。次に熱処理工程４を行う。窒素中で８
００℃、２０ｍｉｎのアニールを行う。これによって注
入されたＮ原子は活性化され、表面近傍に窒化Ｓｉ層が
形成される。次に窒化Ｓｉ層１３をエッチバックする工
程６を行う。これによって窒化Ｓｉ層を膜厚１ｎｍ以下
に極薄化する。この工程はＣＦ4 ガスを用いた反応性イ
オンエッチングで行う。次に、極薄窒化Ｓｉ層１３′上
に第１の実施例と同様に膜厚４〜６ｎｍの窒化Ｓｉ膜１
４の気相化学成長と形成する。
【００１６】次に本発明の第３の実施例を説明する。第
２の実施例と同様に、低抵抗多結晶Ｓｉ電極を形成する
工程１に続いてＮ+ イオン注入工程３を行う。この工程
では低抵抗多結晶Ｓｉ電極の結晶内部にＮ+ イオン注入
する。イオンエネルギーを１００ｋｅＶ、ドーズ量を１
０18ｉｏｎｓ／ｃｍ2 とする。次に熱処理工程４を行
う。窒素中で８００℃、２０ｍｉｎのアニールを行う。
これによって注入されたＮ原子は活性化され、結晶内部
に窒化Ｓｉ層が形成される。次に低抵抗多結晶Ｓｉ層を
エッチバックする工程と窒化Ｓｉ層をエッチバックする
工程６を行う。この工程はＣＦ4 ガスを用いた反応性イ
オンエッチングで行う。これによって窒化Ｓｉ層を極薄
化する。以後の工程は先の実施例と同様に窒化Ｓｉ膜の
気相化学成長工程を行う。
２の実施例と同様に、低抵抗多結晶Ｓｉ電極を形成する
工程１に続いてＮ+ イオン注入工程３を行う。この工程
では低抵抗多結晶Ｓｉ電極の結晶内部にＮ+ イオン注入
する。イオンエネルギーを１００ｋｅＶ、ドーズ量を１
０18ｉｏｎｓ／ｃｍ2 とする。次に熱処理工程４を行
う。窒素中で８００℃、２０ｍｉｎのアニールを行う。
これによって注入されたＮ原子は活性化され、結晶内部
に窒化Ｓｉ層が形成される。次に低抵抗多結晶Ｓｉ層を
エッチバックする工程と窒化Ｓｉ層をエッチバックする
工程６を行う。この工程はＣＦ4 ガスを用いた反応性イ
オンエッチングで行う。これによって窒化Ｓｉ層を極薄
化する。以後の工程は先の実施例と同様に窒化Ｓｉ膜の
気相化学成長工程を行う。
【００１７】
【発明の効果】本発明によれば、低抵抗多結晶Ｓｉ電極
上に容量絶縁膜を形成するまでの一連の工程で自然酸化
膜の成長および巻き込み酸化を抑性できるため、窒化Ｓ
ｉ絶縁膜の信頼性の改善に効果を有する。
上に容量絶縁膜を形成するまでの一連の工程で自然酸化
膜の成長および巻き込み酸化を抑性できるため、窒化Ｓ
ｉ絶縁膜の信頼性の改善に効果を有する。
【図１】本発明の実施例を製造工程順に示した断面図で
ある。
ある。
【図２】本発明の実施例の製造工程の概要を示す図であ
る。
る。
【図３】本発明の実施例が対象とする容量素子の概要を
示す断面図である。
示す断面図である。
１ 低抵抗多結晶Ｓｉ層の下部電極形成工程 ２ 薄膜形成工程 ３ Ｎ+ イオン注入工程 ４ 熱処理工程 ５ 薄膜除去工程 ６ エッチバック工程 １０ 半導体基板 １１ 酸化Ｓｉ膜（薄膜） １２ Ｎ+ イオン １３ 窒化Ｓｉ層 １３′ 極薄窒化Ｓｉ層 １４ 窒化Ｓｉ膜 ２０ 厚い絶縁層 ３０ 低抵抗多結晶Ｓｉ層の下部電極 ４０ 容量絶縁膜（容量誘電体膜） ５０ 低抵抗多結晶Ｓｉ層の上部電極
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ａ 7352−4Ｍ 27/04 Ｃ 8427−4Ｍ 8617−4Ｍ Ｈ０１Ｌ 21/265 Ａ
Claims (3)
- 【請求項１】 下部電極としての低抵抗多結晶Ｓｉ層上
に薄膜を形成する工程と、前記薄膜と前記低抵抗多結晶
Ｓｉ層との界面にＮ+ イオンを注入する工程と、注入さ
れたＮ原子を活性化する熱処理工程と、前記薄膜を除去
する工程と、Ｎ+ イオン注入によって生成した窒化Ｓｉ
層をエッチバックして極薄窒化Ｓｉ層を残す工程と、前
記極薄窒化Ｓｉ層上に絶縁膜を形成することによって容
量絶縁膜を設けることを特徴とする半導体装置の製造方
法。 - 【請求項２】 下部電極としての低抵抗多結晶Ｓｉ層の
表面にＮ+ イオンを注入する工程と、注入されたＮ原子
を活性化する熱処理工程と、Ｎ+ イオン注入によって生
成した窒化Ｓｉ層をエッチバックして極薄窒化Ｓｉ層を
残す工程と、前記極薄窒化Ｓｉ層上に絶縁膜を形成する
ことによって容量絶縁膜を設けることを特徴とする半導
体装置の製造方法。 - 【請求項３】 下部電極としての低抵抗多結晶Ｓｉ層の
結晶内部にＮ+ イオンを注入する工程と、注入されたＮ
原子を活性化する熱処理工程と、多結晶Ｓｉ層の表層部
分を除去する工程と、前記工程によって表面に露出する
Ｎ+ イオン注入によって生成された窒化Ｓｉ層をエッチ
バックして極薄窒化Ｓｉ層を残す工程と、前記極薄窒化
Ｓｉ層上に絶縁膜を形成することによって容量絶縁膜を
設けることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031038A JPH0773113B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031038A JPH0773113B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244381A true JPH06244381A (ja) | 1994-09-02 |
| JPH0773113B2 JPH0773113B2 (ja) | 1995-08-02 |
Family
ID=12320326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5031038A Expired - Lifetime JPH0773113B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773113B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026442A (ja) * | 2003-07-02 | 2005-01-27 | Renesas Technology Corp | 半導体装置の製造方法 |
-
1993
- 1993-02-22 JP JP5031038A patent/JPH0773113B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026442A (ja) * | 2003-07-02 | 2005-01-27 | Renesas Technology Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0773113B2 (ja) | 1995-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100207467B1 (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR970030474A (ko) | 반도체 소자의 앝은 접합 형성방법 | |
| CN102629559B (zh) | 叠栅SiC-MIS电容的制作方法 | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| TW200418185A (en) | A method for making a semiconductor device having an ultra-thin high-k gate dielectric | |
| US7947571B2 (en) | Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density | |
| TW479281B (en) | A silicon-germanium transistor and associated methods | |
| JPH098023A (ja) | 半導体素子の分離方法 | |
| JPH06244381A (ja) | 半導体装置の製造方法 | |
| EP0189795A2 (en) | Oxygen-impervious pad structure on a semiconductor substrate | |
| WO2007010921A1 (ja) | 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法 | |
| JP3660469B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0575184B2 (ja) | ||
| JP3034327B2 (ja) | キャパシタ電極の形成方法 | |
| JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
| US5021358A (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| JP4609026B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JPS6063962A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP3417298B2 (ja) | 半導体素子のフィールド酸化膜製造方法 | |
| TW469569B (en) | Method for manufacturing low-resistance polysilicon/metal gate structure | |
| WO2003079456A1 (fr) | Procede de production d'un substrat et d'un dispositif semi-conducteur par traitement au plasma | |
| JP3139835B2 (ja) | 半導体装置の製造方法 | |
| JPH01238144A (ja) | 半導体装置の製造方法 | |
| JP3415739B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960123 |