JP3034327B2 - キャパシタ電極の形成方法 - Google Patents
キャパシタ電極の形成方法Info
- Publication number
- JP3034327B2 JP3034327B2 JP3082845A JP8284591A JP3034327B2 JP 3034327 B2 JP3034327 B2 JP 3034327B2 JP 3082845 A JP3082845 A JP 3082845A JP 8284591 A JP8284591 A JP 8284591A JP 3034327 B2 JP3034327 B2 JP 3034327B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- polysilicon film
- polysilicon
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title description 28
- 238000000034 method Methods 0.000 title description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 44
- 229920005591 polysilicon Polymers 0.000 description 44
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 230000005012 migration Effects 0.000 description 15
- 238000013508 migration Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＤＲＡＭのキャパシ
タ下部電極製造方法などとして利用されるキャパシタの
下部電極形成方法に関するものである。
タ下部電極製造方法などとして利用されるキャパシタの
下部電極形成方法に関するものである。
【０００２】
【従来の技術】「ＩＥＤＭ９０ PP６５９〜６６２」の
文献に開示されるように、表面に凹凸を有する粗面ポリ
シリコン膜をＤＲＡＭのキャパシタ下部電極に使用する
ことにより、キャパシタ表面積が増加し、通常のポリシ
リコン膜を使用した時に比較し約２．５倍の容量が得ら
れる。この技術を利用することにより、６４MbＤＲＡＭ
のキャパシタ容量が確保できる。
文献に開示されるように、表面に凹凸を有する粗面ポリ
シリコン膜をＤＲＡＭのキャパシタ下部電極に使用する
ことにより、キャパシタ表面積が増加し、通常のポリシ
リコン膜を使用した時に比較し約２．５倍の容量が得ら
れる。この技術を利用することにより、６４MbＤＲＡＭ
のキャパシタ容量が確保できる。
【０００３】
【発明が解決しようとする課題】しかしながら、表面に
凹凸を有する粗面ポリシリコン膜は結晶粒が結合して形
成される膜の為、膜としてすきまのある粗な膜である。
よって、粗面ポリシリコン膜を成膜後、後洗浄としてＨ
Ｆ洗浄を行う場合、すきまからＨＦが侵入し、粗面ポリ
シリコン膜の下地酸化膜がエッチングされ、粗面ポリシ
リコン膜がはがれてしまうという問題点があった。
凹凸を有する粗面ポリシリコン膜は結晶粒が結合して形
成される膜の為、膜としてすきまのある粗な膜である。
よって、粗面ポリシリコン膜を成膜後、後洗浄としてＨ
Ｆ洗浄を行う場合、すきまからＨＦが侵入し、粗面ポリ
シリコン膜の下地酸化膜がエッチングされ、粗面ポリシ
リコン膜がはがれてしまうという問題点があった。
【０００４】この対策として、減圧ＣＶＤ法にて同一チ
ャンバー内で連続的に、膜としてすきまのないアモルフ
ァスシリコン膜あるいはポリシリコン膜を成膜後、粗面
ポリシリコン膜を成膜することが提案されている。しか
し、この方法は、上層膜にあたる粗面ポリシリコン膜
が、下層膜にあたるアモルファスシリコン膜あるいはポ
リシリコン膜の結晶性の影響を受け、十分に凹凸のある
粗面ポリシリコン膜が成膜できない。よって、キャパシ
タ容量確保が十分に行えないという結果になり、技術的
に満足できるものが得られなかった。
ャンバー内で連続的に、膜としてすきまのないアモルフ
ァスシリコン膜あるいはポリシリコン膜を成膜後、粗面
ポリシリコン膜を成膜することが提案されている。しか
し、この方法は、上層膜にあたる粗面ポリシリコン膜
が、下層膜にあたるアモルファスシリコン膜あるいはポ
リシリコン膜の結晶性の影響を受け、十分に凹凸のある
粗面ポリシリコン膜が成膜できない。よって、キャパシ
タ容量確保が十分に行えないという結果になり、技術的
に満足できるものが得られなかった。
【０００５】この発明は上記の点に鑑みなされたもの
で、ＨＦ洗浄による膜はがれがなく、かつ表面積の大き
なキャパシタ下部電極を形成することができるキャパシ
タの下部電極形成方法を提供することを目的とする。
で、ＨＦ洗浄による膜はがれがなく、かつ表面積の大き
なキャパシタ下部電極を形成することができるキャパシ
タの下部電極形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明はキャパシタ電
極の形成方法において、下地上にＣＶＤ法により第１の
シリコン膜を形成する工程と、前記第１のシリコン膜上
に自然酸化膜を形成する工程と、前記自然酸化膜上にＣ
ＶＤ法により第２のシリコン膜を形成する工程と、熱処
理により前記第２のシリコン膜を凹凸を有する粗面シリ
コン膜とする工程とを有することを特徴とする。
極の形成方法において、下地上にＣＶＤ法により第１の
シリコン膜を形成する工程と、前記第１のシリコン膜上
に自然酸化膜を形成する工程と、前記自然酸化膜上にＣ
ＶＤ法により第２のシリコン膜を形成する工程と、熱処
理により前記第２のシリコン膜を凹凸を有する粗面シリ
コン膜とする工程とを有することを特徴とする。
【０００７】
【作用】上層膜としてのアモルファスシリコン膜を形成
した後、熱処理すると、該アモルファスシリコン膜に表
面からマイグレーションが起り、結晶粒が形成されるこ
とによって、該アモルファスシリコン膜は、膜表面が凹
凸な粗面ポリシリコン膜となる。この時、マイグレーシ
ョンは、キャパシタ下部電極下層膜としてのポリシリコ
ン膜あるいはアモルファスシリコン膜の表面の自然酸化
膜で止まり、キャパシタ下部電極の下層膜としてのポリ
シリコン膜またはアモルファスシリコン膜には及ばな
い。したがって、上記２層膜でキャパシタ下部電極を形
成すれば、ＨＦ洗浄時、下層膜の、膜としてすきまのな
いポリシリコン膜またはアモルファスシリコン膜で下地
膜がエッチングされることがないので、膜はがれがなく
なるし、上層ポリシリコン膜の凹凸によりキャパシタ下
部電極の表面積を大きくとることができ、充分なキャパ
シタ容量を確保できる。しかも、上記この発明の方法に
おいては、熱処理により、マイグレーションを利用し
て、下層膜に影響されずに上層膜を上述のように充分な
凹凸粗面とし得るものであり、充分なキャパシタ容量を
得られる。なお、通常、キャパシタ下部電極膜には、導
電性を与えるために不純物がイオン注入されるが、イオ
ン注入時に自然酸化膜が破壊され、以後、この自然酸化
膜が下部電極膜の導電性に悪影響を与えることはない。
した後、熱処理すると、該アモルファスシリコン膜に表
面からマイグレーションが起り、結晶粒が形成されるこ
とによって、該アモルファスシリコン膜は、膜表面が凹
凸な粗面ポリシリコン膜となる。この時、マイグレーシ
ョンは、キャパシタ下部電極下層膜としてのポリシリコ
ン膜あるいはアモルファスシリコン膜の表面の自然酸化
膜で止まり、キャパシタ下部電極の下層膜としてのポリ
シリコン膜またはアモルファスシリコン膜には及ばな
い。したがって、上記２層膜でキャパシタ下部電極を形
成すれば、ＨＦ洗浄時、下層膜の、膜としてすきまのな
いポリシリコン膜またはアモルファスシリコン膜で下地
膜がエッチングされることがないので、膜はがれがなく
なるし、上層ポリシリコン膜の凹凸によりキャパシタ下
部電極の表面積を大きくとることができ、充分なキャパ
シタ容量を確保できる。しかも、上記この発明の方法に
おいては、熱処理により、マイグレーションを利用し
て、下層膜に影響されずに上層膜を上述のように充分な
凹凸粗面とし得るものであり、充分なキャパシタ容量を
得られる。なお、通常、キャパシタ下部電極膜には、導
電性を与えるために不純物がイオン注入されるが、イオ
ン注入時に自然酸化膜が破壊され、以後、この自然酸化
膜が下部電極膜の導電性に悪影響を与えることはない。
【０００８】
【実施例】以下この発明の一実施例を図１を参照して説
明する。まず図１（ａ）に示すように、シリコン基板１
を９５０℃，ウェットＯ2 で酸化し、表面に厚さ１００
０Åの酸化膜２を形成する。次にその上に、SiH4ガスを
用いた減圧ＣＶＤ法にて、反応温度６２０℃，反応圧力
０．２Torrで、膜としてすきまのないポリシリコン膜３
を１０００Å堆積させる。しかる後、ポリシリコン膜
３、酸化膜２、シリコン基板１の構造体を一度、ＣＶＤ
のチャンバーから取出す。これによりポリシリコン膜３
が大気に触れて、該ポリシリコン膜３の表面に厚さ数Å
の自然酸化膜４が形成される。また、チャンバーから取
出すと、冷却されるので、ポリシリコン膜３の結晶性の
安定化が図られる。
明する。まず図１（ａ）に示すように、シリコン基板１
を９５０℃，ウェットＯ2 で酸化し、表面に厚さ１００
０Åの酸化膜２を形成する。次にその上に、SiH4ガスを
用いた減圧ＣＶＤ法にて、反応温度６２０℃，反応圧力
０．２Torrで、膜としてすきまのないポリシリコン膜３
を１０００Å堆積させる。しかる後、ポリシリコン膜
３、酸化膜２、シリコン基板１の構造体を一度、ＣＶＤ
のチャンバーから取出す。これによりポリシリコン膜３
が大気に触れて、該ポリシリコン膜３の表面に厚さ数Å
の自然酸化膜４が形成される。また、チャンバーから取
出すと、冷却されるので、ポリシリコン膜３の結晶性の
安定化が図られる。
【０００９】しかる後、自然酸化膜４を挾んでポリシリ
コン膜３上に、同じくSiH4を用いた減圧ＣＶＤ法にて、
反応温度５７０℃，反応圧力０．２Torrでアモルファス
シリコン膜５を１０００Å堆積させる。続いて、堆積後
のSiH4ガスパージにあたる真空引きを利用して、熱処理
温度５７０℃、熱処理雰囲気は真空、熱処理時間２０分
の熱処理を行う。この熱処理により、アモルファスシリ
コン膜５は表面からマイグレーションが起り、結晶粒が
形成されることによって、図１（ｂ）に示すように表面
が凹凸な粗面ポリシリコン膜６となる。この時、マイグ
レーションは、ポリシリコン膜３表面の自然酸化膜４で
止まり、ポリシリコン膜３には及ばない。なお、マイグ
レーションはアモルファスシリコン膜５の表面から起る
から、熱処理時間を制御することによりポリシリコン膜
３にマイグレーションが発生しないようにすることもで
きる。さらに、ポリシリコン膜３は、該ポリシリコン膜
３の堆積後一度チャンバーから取出して冷却することに
より結晶の安定化が図られているので、この点からもマ
イグレーションが発生することが低減される。しかし、
上記のようにポリシリコン膜３の表面に自然酸化膜４を
形成し、この自然酸化膜４でマイグレーションを止める
方法は、マイグレーションの発生の有無の境を容易に正
確にでき、非常に有効な方法である。
コン膜３上に、同じくSiH4を用いた減圧ＣＶＤ法にて、
反応温度５７０℃，反応圧力０．２Torrでアモルファス
シリコン膜５を１０００Å堆積させる。続いて、堆積後
のSiH4ガスパージにあたる真空引きを利用して、熱処理
温度５７０℃、熱処理雰囲気は真空、熱処理時間２０分
の熱処理を行う。この熱処理により、アモルファスシリ
コン膜５は表面からマイグレーションが起り、結晶粒が
形成されることによって、図１（ｂ）に示すように表面
が凹凸な粗面ポリシリコン膜６となる。この時、マイグ
レーションは、ポリシリコン膜３表面の自然酸化膜４で
止まり、ポリシリコン膜３には及ばない。なお、マイグ
レーションはアモルファスシリコン膜５の表面から起る
から、熱処理時間を制御することによりポリシリコン膜
３にマイグレーションが発生しないようにすることもで
きる。さらに、ポリシリコン膜３は、該ポリシリコン膜
３の堆積後一度チャンバーから取出して冷却することに
より結晶の安定化が図られているので、この点からもマ
イグレーションが発生することが低減される。しかし、
上記のようにポリシリコン膜３の表面に自然酸化膜４を
形成し、この自然酸化膜４でマイグレーションを止める
方法は、マイグレーションの発生の有無の境を容易に正
確にでき、非常に有効な方法である。
【００１０】しかる後、Ａｓを加速電圧４０keV で８×
１０15コ／cm3 ポリシリコン膜３，６にイオン注入し、
さらにその全体に８５０℃，ドライＮ2 雰囲気での熱処
理により拡散させる。その後、ポリシリコン膜３，６を
通常の方法でパターニングし、キャパシタの２層構造の
下部電極７を形成する。この下部電極７は、上層のポリ
シリコン膜６の凹凸により表面積を大きくとることがで
きる。また、下層の、膜としてすきまのないポリシリコ
ン膜３によって、２５％ＨＦで１分以上の充分な耐ＨＦ
性が得られる。なお、前記のイオン注入時、ポリシリコ
ン膜３の表面の自然酸化膜４は破壊される。したがっ
て、以後、この自然酸化膜４がキャパシタの下部電極７
の導電性に悪影響を与えることはない。
１０15コ／cm3 ポリシリコン膜３，６にイオン注入し、
さらにその全体に８５０℃，ドライＮ2 雰囲気での熱処
理により拡散させる。その後、ポリシリコン膜３，６を
通常の方法でパターニングし、キャパシタの２層構造の
下部電極７を形成する。この下部電極７は、上層のポリ
シリコン膜６の凹凸により表面積を大きくとることがで
きる。また、下層の、膜としてすきまのないポリシリコ
ン膜３によって、２５％ＨＦで１分以上の充分な耐ＨＦ
性が得られる。なお、前記のイオン注入時、ポリシリコ
ン膜３の表面の自然酸化膜４は破壊される。したがっ
て、以後、この自然酸化膜４がキャパシタの下部電極７
の導電性に悪影響を与えることはない。
【００１１】次に、キャパシタの下部電極７の表面を含
む全面に図１（Ｃ）に示すようにキャパシタ絶縁膜とし
て、SiH2Cl2 ガスとNH3 を用いた減圧ＣＶＤ法にて、反
応温度６５０℃，反応圧力０．１５Torrで窒化シリコン
膜８を厚さ５０Å堆積させる。さらにその表面に図示し
ないが酸化膜をキャパシタ絶縁膜の特性向上として、８
５０℃，ウェットＯ2 で酸化形成する。その後、キャパ
シタ絶縁膜上の全面に、キャパシタ上部電極膜として、
SiH4ガスを用いた減圧ＣＶＤ法にて、反応温度６２０
℃，反応圧力０．２Torrでポリシリコン膜９を厚さ１０
００Å形成し、８５０℃でリン拡散を行い、通常の方法
でパターニングすることによりキャパシタ上部電極を形
成する。
む全面に図１（Ｃ）に示すようにキャパシタ絶縁膜とし
て、SiH2Cl2 ガスとNH3 を用いた減圧ＣＶＤ法にて、反
応温度６５０℃，反応圧力０．１５Torrで窒化シリコン
膜８を厚さ５０Å堆積させる。さらにその表面に図示し
ないが酸化膜をキャパシタ絶縁膜の特性向上として、８
５０℃，ウェットＯ2 で酸化形成する。その後、キャパ
シタ絶縁膜上の全面に、キャパシタ上部電極膜として、
SiH4ガスを用いた減圧ＣＶＤ法にて、反応温度６２０
℃，反応圧力０．２Torrでポリシリコン膜９を厚さ１０
００Å形成し、８５０℃でリン拡散を行い、通常の方法
でパターニングすることによりキャパシタ上部電極を形
成する。
【００１２】なお、上記一実施例では、キャパシタの下
部電極７の下層膜として、膜としてすきまのないポリシ
リコン膜３を形成したが、膜としてすきまのないアモル
ファスシリコン膜を形成することもできる。その場合
も、表面に自然酸化膜を形成することにより、上層膜と
してのアモルファスシリコン膜５に熱処理によりマイグ
レーションを発生させる際、下層膜の前記アモルファス
シリコン膜にマイグレーションが及ばないようにするこ
とができる。
部電極７の下層膜として、膜としてすきまのないポリシ
リコン膜３を形成したが、膜としてすきまのないアモル
ファスシリコン膜を形成することもできる。その場合
も、表面に自然酸化膜を形成することにより、上層膜と
してのアモルファスシリコン膜５に熱処理によりマイグ
レーションを発生させる際、下層膜の前記アモルファス
シリコン膜にマイグレーションが及ばないようにするこ
とができる。
【００１３】
【発明の効果】以上詳細に説明したようにこの発明によ
れば、キャパシタ下部電極の下層膜として、すきまのな
いポリシリコン膜あるいはアモルファスシリコン膜を形
成し、上層膜として膜表面の凹凸の大きい粗面ポリシリ
コン膜を形成したので、ＨＦ洗浄による下部電極の膜は
がれを防止でき、かつ下部電極の表面積を大きくして容
量の増大を図ることができる。しかもこの発明によれ
ば、上層膜としてまずアモルファスシリコン膜を形成
し、このアモルファスシリコン膜を熱処理によりマイグ
レーションを利用して粗面ポリシリコン膜としたので、
下層膜に影響されずに上層膜の表面を充分な凹凸粗面と
し得、充分な容量増大を図ることができる。さらに、上
層のアモルファスシリコン膜をマイグレーションによっ
て粗面ポリシリコン膜とする際、下層膜としてのポリシ
リコン膜あるいはアモルファスシリコン膜の表面に自然
酸化膜を形成しておくことにより、該自然酸化膜でマイ
グレーションを容易に正確に止めて、該マイグレーショ
ンが下層膜に及ぶのを確実に防止できる。したがって、
下層膜による耐ＨＦ性を希望通り確保することができ
る。
れば、キャパシタ下部電極の下層膜として、すきまのな
いポリシリコン膜あるいはアモルファスシリコン膜を形
成し、上層膜として膜表面の凹凸の大きい粗面ポリシリ
コン膜を形成したので、ＨＦ洗浄による下部電極の膜は
がれを防止でき、かつ下部電極の表面積を大きくして容
量の増大を図ることができる。しかもこの発明によれ
ば、上層膜としてまずアモルファスシリコン膜を形成
し、このアモルファスシリコン膜を熱処理によりマイグ
レーションを利用して粗面ポリシリコン膜としたので、
下層膜に影響されずに上層膜の表面を充分な凹凸粗面と
し得、充分な容量増大を図ることができる。さらに、上
層のアモルファスシリコン膜をマイグレーションによっ
て粗面ポリシリコン膜とする際、下層膜としてのポリシ
リコン膜あるいはアモルファスシリコン膜の表面に自然
酸化膜を形成しておくことにより、該自然酸化膜でマイ
グレーションを容易に正確に止めて、該マイグレーショ
ンが下層膜に及ぶのを確実に防止できる。したがって、
下層膜による耐ＨＦ性を希望通り確保することができ
る。
【図１】この発明のキャパシタの下部電極形成方法の一
実施例を示す工程断面図である。
実施例を示す工程断面図である。
１ シリコン基板 ２ 酸化膜 ３ ポリシリコン膜 ４ 自然酸化膜 ５ アモルファスシリコン膜 ６ 粗面ポリシリコン膜 ７ 下部電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8229 H01L 21/8239 - 21/8247 H01L 27/10 - 27/115
Claims (1)
- 【請求項１】 下地上にＣＶＤ法により第１のシリコン
膜を形成する工程と、 前記第１のシリコン膜上に自然酸化膜を形成する工程
と、 前記自然酸化膜上にＣＶＤ法により第２のシリコン膜を
形成する工程と、 熱処理により前記第２のシリコン膜を凹凸を有する粗面
シリコン膜とする工程とを有することを特徴とするキャ
パシタ電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082845A JP3034327B2 (ja) | 1991-03-25 | 1991-03-25 | キャパシタ電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082845A JP3034327B2 (ja) | 1991-03-25 | 1991-03-25 | キャパシタ電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110023A JPH05110023A (ja) | 1993-04-30 |
| JP3034327B2 true JP3034327B2 (ja) | 2000-04-17 |
Family
ID=13785724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082845A Expired - Fee Related JP3034327B2 (ja) | 1991-03-25 | 1991-03-25 | キャパシタ電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3034327B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587614A (en) * | 1995-03-01 | 1996-12-24 | Texas Instruments Incorporated | Microplanarization of rough electrodes by thin amorphous layers |
| JP2795313B2 (ja) * | 1996-05-08 | 1998-09-10 | 日本電気株式会社 | 容量素子及びその製造方法 |
| JP2795316B2 (ja) * | 1996-05-21 | 1998-09-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH1168061A (ja) * | 1997-08-11 | 1999-03-09 | Mitsubishi Electric Corp | 粗面化導電性膜の形成方法及び半導体装置 |
| TW385544B (en) * | 1998-03-02 | 2000-03-21 | Samsung Electronics Co Ltd | Apparatus for manufacturing semiconductor device, and method of manufacturing capacitor of semiconductor device thereby |
| JP2001203334A (ja) | 1999-11-10 | 2001-07-27 | Mitsubishi Electric Corp | キャパシタを有する半導体装置およびその製造方法 |
-
1991
- 1991-03-25 JP JP3082845A patent/JP3034327B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05110023A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2994128B2 (ja) | 半導体装置の製造方法 | |
| JP2820930B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP3071302B2 (ja) | 半導体素子の製造方法 | |
| JP3034327B2 (ja) | キャパシタ電極の形成方法 | |
| JP3071284B2 (ja) | 半導体素子の製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JP3192673B2 (ja) | 半導体素子の製造方法 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JP2867799B2 (ja) | 半導体装置の製造方法 | |
| JP2503621B2 (ja) | 半導体装置の製造方法 | |
| JP3014014B2 (ja) | 半導体装置およびその製造方法 | |
| JP3316848B2 (ja) | 酸化タンタル膜を用いたキャパシタ構造の製造方法 | |
| JP3451930B2 (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| JP3140224B2 (ja) | 半導体装置の製造方法 | |
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| JP3420098B2 (ja) | 半導体装置の製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3128904B2 (ja) | 多結晶シリコンパターンの形成方法 | |
| JP3104262B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPH0616537B2 (ja) | 半導体基体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |