JP3451930B2 - 半導体素子の素子分離絶縁膜形成方法 - Google Patents
半導体素子の素子分離絶縁膜形成方法Info
- Publication number
- JP3451930B2 JP3451930B2 JP13429698A JP13429698A JP3451930B2 JP 3451930 B2 JP3451930 B2 JP 3451930B2 JP 13429698 A JP13429698 A JP 13429698A JP 13429698 A JP13429698 A JP 13429698A JP 3451930 B2 JP3451930 B2 JP 3451930B2
- Authority
- JP
- Japan
- Prior art keywords
- stack
- film
- forming
- insulating film
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【０００１】
【発明の属する技術分野及び従来の技術】本発明は半導
体素子の素子分離絶縁膜形成方法に関し、特にＰ．Ｂ．
Ｌ（Poly−Buffered LOCOS、以下PBL という）構造の多
結晶シリコンの代りにスタック−多結晶シリコンを用い
る技術に関する。
体素子の素子分離絶縁膜形成方法に関し、特にＰ．Ｂ．
Ｌ（Poly−Buffered LOCOS、以下PBL という）構造の多
結晶シリコンの代りにスタック−多結晶シリコンを用い
る技術に関する。
【０００２】一般に、高集積化の視点で素子の集積度を
高めるためにはそれぞれの素子ディメンション（dimens
ion ）を縮小することと、素子間に存在する分離領域
（isolation region）の幅と面積を縮小することが必要
である。
高めるためにはそれぞれの素子ディメンション（dimens
ion ）を縮小することと、素子間に存在する分離領域
（isolation region）の幅と面積を縮小することが必要
である。
【０００３】このような縮小程度がセルの大きさを左右
するとの点で、素子分離技術がメモリセルサイズ（memo
ry cell size）を決定する技術といえる。
するとの点で、素子分離技術がメモリセルサイズ（memo
ry cell size）を決定する技術といえる。
【０００４】従来の素子分離絶縁膜の製造方法は、絶縁
物分離方式のロコス（LOCOS:LOCalOxidation of Silico
n、以下LOCOS という）方法と、半導体基板上部に酸化
膜、多結晶シリコン層、窒化膜積層構造を利用するPBL
方法、及び基板に溝を形成した後に絶縁物質で埋込むト
レンチ（trench）方法等がある。
物分離方式のロコス（LOCOS:LOCalOxidation of Silico
n、以下LOCOS という）方法と、半導体基板上部に酸化
膜、多結晶シリコン層、窒化膜積層構造を利用するPBL
方法、及び基板に溝を形成した後に絶縁物質で埋込むト
レンチ（trench）方法等がある。
【０００５】しかし、前記方法等の中で前記LOCOS 方法
は素子の高集積化に伴い素子分離絶縁膜酸化工程時に、
酸素の側面拡散によるバードビーク（bird's beak ）に
より活性領域が小さくなる現象、さらに狭い領域で酸化
膜成長がよくならない現象（field oxide ungrown ）、
そして素子分離絶縁膜のシーニング（field oxide thin
ing ）現象等のような欠点のため、望む厚さの絶縁膜を
形成させるのに根本的な難しさを持っている。
は素子の高集積化に伴い素子分離絶縁膜酸化工程時に、
酸素の側面拡散によるバードビーク（bird's beak ）に
より活性領域が小さくなる現象、さらに狭い領域で酸化
膜成長がよくならない現象（field oxide ungrown ）、
そして素子分離絶縁膜のシーニング（field oxide thin
ing ）現象等のような欠点のため、望む厚さの絶縁膜を
形成させるのに根本的な難しさを持っている。
【０００６】一方、前記従来のPBL 方法は多結晶シリコ
ン層を利用して LOCOS工程よりはバードビーク長さを短
くすることができるが、０. ３５μｍ以下のデザインル
ールに適用された場合は再びバードビーク問題に直面す
ることになる。従って、従来のPBL 方法は０．３５μｍ
以下の素子に適用するためにはバードビークをさらに短
く縮小する必要がある。近来には、前記LOCOS 方法やPB
L 方法の問題点を解決するためトレンチ方法やLOCOS 方
法を用いた。
ン層を利用して LOCOS工程よりはバードビーク長さを短
くすることができるが、０. ３５μｍ以下のデザインル
ールに適用された場合は再びバードビーク問題に直面す
ることになる。従って、従来のPBL 方法は０．３５μｍ
以下の素子に適用するためにはバードビークをさらに短
く縮小する必要がある。近来には、前記LOCOS 方法やPB
L 方法の問題点を解決するためトレンチ方法やLOCOS 方
法を用いた。
【０００７】しかし、前記トレンチ方法や変形したLOCO
S 方法は、工程が複雑で素子の生産性を低下させる。こ
のような視点で、図１乃至図４は従来の技術に基づく半
導体素子の素子分離絶縁膜形成方法を示す断面図であ
り、PBL 構造を利用する。
S 方法は、工程が複雑で素子の生産性を低下させる。こ
のような視点で、図１乃至図４は従来の技術に基づく半
導体素子の素子分離絶縁膜形成方法を示す断面図であ
り、PBL 構造を利用する。
【０００８】先ず、図１に示すように、半導体基板
（１）上部にパッド絶縁膜（２）、多結晶シリコン膜
（３）及び窒化膜（４）を順次形成する。この際、前記
多結晶シリコン膜（３）は前記窒化膜（４）の凝集力を
緩和させる緩和機能を行う。
（１）上部にパッド絶縁膜（２）、多結晶シリコン膜
（３）及び窒化膜（４）を順次形成する。この際、前記
多結晶シリコン膜（３）は前記窒化膜（４）の凝集力を
緩和させる緩和機能を行う。
【０００９】その次に、図２に示すように素子分離マス
ク（図示せず）を利用したエッチング工程で前記窒化膜
（４）をエッチングしてフィールド領域（field regio
n）（５）を形成する。この際、前記窒化膜（４）エッ
チング工程時に過度エッチングを伴い前記多結晶シリコ
ン膜（３）が一定厚さだけエッチングされる。
ク（図示せず）を利用したエッチング工程で前記窒化膜
（４）をエッチングしてフィールド領域（field regio
n）（５）を形成する。この際、前記窒化膜（４）エッ
チング工程時に過度エッチングを伴い前記多結晶シリコ
ン膜（３）が一定厚さだけエッチングされる。
【００１０】次いで、図３に示すように、前記フィール
ド領域（field region）（５）下部に露出した半導体基
板（１）の表面をフィールド酸化させてフィールド酸化
膜（６）を形成する。この際、前記窒化膜（４）は前記
フィールド酸化膜（６）の成長を抑制してバードビーク
の長さを減少させる機能を果す。
ド領域（field region）（５）下部に露出した半導体基
板（１）の表面をフィールド酸化させてフィールド酸化
膜（６）を形成する。この際、前記窒化膜（４）は前記
フィールド酸化膜（６）の成長を抑制してバードビーク
の長さを減少させる機能を果す。
【００１１】その次に、図４に示すように、前記窒化膜
（４）、多結晶シリコン膜（３）及びパッド酸化膜
（２）を除去して前記半導体基板（１）の上部に完全な
素子分離膜（７）を形成する。この際、前記フィールド
酸化膜（７）はLOCOS 方法より小さいバードビークを形
成する。さらに、図５は前記図４の平面図であり、０．
３μｍのデザインルールでなる素子分離絶縁膜（７）と
活性領域（８）を示す。
（４）、多結晶シリコン膜（３）及びパッド酸化膜
（２）を除去して前記半導体基板（１）の上部に完全な
素子分離膜（７）を形成する。この際、前記フィールド
酸化膜（７）はLOCOS 方法より小さいバードビークを形
成する。さらに、図５は前記図４の平面図であり、０．
３μｍのデザインルールでなる素子分離絶縁膜（７）と
活性領域（８）を示す。
【００１２】この際、前記図５の“Ａ”は設計上の素子
分離領域と活性領域境界面を示し、“ａ”は素子分離工
程後に素子分離領域と活性領域境界面を示し、
“ＬＡａ”は素子分離工程後発生したバードビークの長
さを示す。
分離領域と活性領域境界面を示し、“ａ”は素子分離工
程後に素子分離領域と活性領域境界面を示し、
“ＬＡａ”は素子分離工程後発生したバードビークの長
さを示す。
【００１３】この際、前記“ａ”は素子分離領域と活性
領域の界面が粗く形成されたことが分る。図６は前記図
５のように、前記“ａ”が粗く形成されたことを説明す
るため、前記多結晶シリコン膜（３）の構造を示す断面
図である。
領域の界面が粗く形成されたことが分る。図６は前記図
５のように、前記“ａ”が粗く形成されたことを説明す
るため、前記多結晶シリコン膜（３）の構造を示す断面
図である。
【００１４】前記多結晶シリコン膜（３）は、前記図１
の工程でのようにサイレン(SiH4)ガス又はダイサイレン
(Si2H6)ガスを利用して必要な厚さだけ形成する。この
際、前記多結晶シリコン膜（３）は結晶粒(grain)（３
ａ）と、結晶粒界（grain boundary）（３ｂ）で構成す
る。
の工程でのようにサイレン(SiH4)ガス又はダイサイレン
(Si2H6)ガスを利用して必要な厚さだけ形成する。この
際、前記多結晶シリコン膜（３）は結晶粒(grain)（３
ａ）と、結晶粒界（grain boundary）（３ｂ）で構成す
る。
【００１５】さらに、これらの酸化工程時に前記結晶粒
界（３ｂ）は前記結晶粒（３ａ）より酸化速度が早いた
め、前記結晶粒界（３ｂ）部位に形成される酸化膜の厚
さ（ｔ２０ｘ−ｇｄ）は結晶粒（３ａ）部位に形成され
る酸化膜の厚さ（ｔ２０ｘ−ｇ）より厚く形成される。
界（３ｂ）は前記結晶粒（３ａ）より酸化速度が早いた
め、前記結晶粒界（３ｂ）部位に形成される酸化膜の厚
さ（ｔ２０ｘ−ｇｄ）は結晶粒（３ａ）部位に形成され
る酸化膜の厚さ（ｔ２０ｘ−ｇ）より厚く形成される。
【００１６】これにより、前記図５のように素子分離膜
（７）の境界面が粗く形成されるのが分る。そして、従
来技術においては工程時間短縮のため素子分離工程時に
行われるフィールド酸化工程を湿式酸化方法で行うこと
によりフィールド酸化速度を増加させる。これにより、
前記多結晶シリコン膜の結晶粒界は前記結晶粒より早く
酸化するため、結果的に素子分離領域と活性領域の粗度
がさらに著しくなる。
（７）の境界面が粗く形成されるのが分る。そして、従
来技術においては工程時間短縮のため素子分離工程時に
行われるフィールド酸化工程を湿式酸化方法で行うこと
によりフィールド酸化速度を増加させる。これにより、
前記多結晶シリコン膜の結晶粒界は前記結晶粒より早く
酸化するため、結果的に素子分離領域と活性領域の粗度
がさらに著しくなる。
【００１７】尚、前記素子分離領域と活性領域の界面が
粗くなれば後続工程でなるゲート酸化膜の特性が低下す
る。そして、結晶粒界の酸化程度が多いものは、バード
ビークが大きく形成された結果を招く。
粗くなれば後続工程でなるゲート酸化膜の特性が低下す
る。そして、結晶粒界の酸化程度が多いものは、バード
ビークが大きく形成された結果を招く。
【００１８】
【発明が解決しようとする課題】前記したように、従来
技術に基づく半導体素子の素子分離膜形成方法において
は次のような問題点がある。
技術に基づく半導体素子の素子分離膜形成方法において
は次のような問題点がある。
【００１９】従来技術に基づく半導体素子の素子分離膜
形成方法においては、デザインルールが減少するに従い
界面での粗さが甚だしく増加される。
形成方法においては、デザインルールが減少するに従い
界面での粗さが甚だしく増加される。
【００２０】さらに、後続工程でなるゲート酸化膜の特
性を低下させ、バードビークを大きく形成することによ
り半導体素子の特性及び信頼性を低下させ、それに伴う
半導体素子の高集積化を困難にする問題点がある。
性を低下させ、バードビークを大きく形成することによ
り半導体素子の特性及び信頼性を低下させ、それに伴う
半導体素子の高集積化を困難にする問題点がある。
【００２１】ここに、本発明は前記従来技術の問題点を
解決するため考案したものであり、スタック−シリコン
膜を利用したPBL 方法で素子分離絶縁膜を形成して半導
体素子の特性及び信頼性を向上させ、それに伴う半導体
素子の高集積化を可能にする半導体素子の素子分離絶縁
膜形成方法を提供するのにその目的がある。
解決するため考案したものであり、スタック−シリコン
膜を利用したPBL 方法で素子分離絶縁膜を形成して半導
体素子の特性及び信頼性を向上させ、それに伴う半導体
素子の高集積化を可能にする半導体素子の素子分離絶縁
膜形成方法を提供するのにその目的がある。
【００２２】
【課題を解決するための手段】前記目的を達成するため
の本発明に基づく半導体素子の素子分離絶縁膜形成方法
の第１特徴は、半導体基板上部にパッド酸化膜、ｎ
（ｎ：２以上の定数）個のシリコン層が積層されている
スタック−シリコン膜及び窒化膜を順次形成する工程
と、素子分離マスクを利用したエッチング工程により前
記窒化膜を選択的にパターニングして素子分離領域を定
義する工程と、湿式酸化工程と乾式酸化工程を順次行っ
て前記半導体基板の素子分離領域をフィールド酸化させ
素子分離膜を形成する工程で構成される。
の本発明に基づく半導体素子の素子分離絶縁膜形成方法
の第１特徴は、半導体基板上部にパッド酸化膜、ｎ
（ｎ：２以上の定数）個のシリコン層が積層されている
スタック−シリコン膜及び窒化膜を順次形成する工程
と、素子分離マスクを利用したエッチング工程により前
記窒化膜を選択的にパターニングして素子分離領域を定
義する工程と、湿式酸化工程と乾式酸化工程を順次行っ
て前記半導体基板の素子分離領域をフィールド酸化させ
素子分離膜を形成する工程で構成される。
【００２３】本発明の第２特徴は、スタック−シリコン
膜は、スタック−非晶質シリコン膜である。
膜は、スタック−非晶質シリコン膜である。
【００２４】本発明の第３特徴は、スタック−シリコン
膜は、スタック−多結晶シリコン膜である。
膜は、スタック−多結晶シリコン膜である。
【００２５】一方、前記目的を達成するための本発明の
原理は、素子分離領域と活性領域の界面が粗くなるのを
防ぐため、多結晶シリコン膜の蒸着工程時ソースガスで
あるサイレンガス、又はダイサイレンガスのフローを一
定時間周期的に断絶して結晶粒と結晶粒界の大きさが大
きく減少されるようにする。
原理は、素子分離領域と活性領域の界面が粗くなるのを
防ぐため、多結晶シリコン膜の蒸着工程時ソースガスで
あるサイレンガス、又はダイサイレンガスのフローを一
定時間周期的に断絶して結晶粒と結晶粒界の大きさが大
きく減少されるようにする。
【００２６】さらに、結晶粒の成長を抑制する自然酸化
膜を前記サイレンガス、又はダイサイレンガスのフロー
断絶時に形成されるようにしてスタック−シリコン膜を
形成した後、乾式酸化方法を湿式酸化方法とともに用い
て結晶粒と結晶粒界の酸化量の差を最少化させることに
より、前記素子分離領域と活性領域の界面特性を向上さ
せる。
膜を前記サイレンガス、又はダイサイレンガスのフロー
断絶時に形成されるようにしてスタック−シリコン膜を
形成した後、乾式酸化方法を湿式酸化方法とともに用い
て結晶粒と結晶粒界の酸化量の差を最少化させることに
より、前記素子分離領域と活性領域の界面特性を向上さ
せる。
【００２７】結果的に、ゲート酸化膜の特性低下を防ぎ
バードビークの成長を抑制して活性領域を大きくするこ
とにより、複雑な工程の修正されたLOCOS 方法やトレン
チ方法を用いずに高集積化した半導体素子の素子分離絶
縁膜を形成するものである。
バードビークの成長を抑制して活性領域を大きくするこ
とにより、複雑な工程の修正されたLOCOS 方法やトレン
チ方法を用いずに高集積化した半導体素子の素子分離絶
縁膜を形成するものである。
【００２８】さらに、前記スタック−シリコン膜を低い
温度で蒸着して非晶質状態のスタック−シリコン膜を形
成し、後続工程のフィールド酸化工程の際に像変位させ
結晶粒と結晶粒界を有するスタック−多結晶シリコン膜
を形成した後、乾式酸化工程を行い素子分離絶縁膜を形
成することにより結晶粒と結晶粒界の酸化量差を最少化
させ、前記素子分離領域と活性領域の界面特性を向上さ
せるものである。
温度で蒸着して非晶質状態のスタック−シリコン膜を形
成し、後続工程のフィールド酸化工程の際に像変位させ
結晶粒と結晶粒界を有するスタック−多結晶シリコン膜
を形成した後、乾式酸化工程を行い素子分離絶縁膜を形
成することにより結晶粒と結晶粒界の酸化量差を最少化
させ、前記素子分離領域と活性領域の界面特性を向上さ
せるものである。
【００２９】
【発明の実施の形態】以下、本発明を添付の図を参照し
て詳しく説明することにする。
て詳しく説明することにする。
【００３０】図７乃至図１０は、本発明の実施例に基づ
く半導体素子の素子分離絶縁膜形成方法を示す断面図で
ある。先ず、図７に示すように、半導体基板（１１）上
部にパッド酸化膜（１３）を形成し、前記パッド酸化膜
（１３）上部にスタック−多結晶シリコン膜（１５）を
CVD 方法で形成する。この際、前記スタック−多結晶シ
リコン膜（１５）は各層の界面に自然酸化膜が形成され
た多層の多結晶シリコン膜で形成したものであり、下記
図１１及び図１２で詳しく説明することにする。
く半導体素子の素子分離絶縁膜形成方法を示す断面図で
ある。先ず、図７に示すように、半導体基板（１１）上
部にパッド酸化膜（１３）を形成し、前記パッド酸化膜
（１３）上部にスタック−多結晶シリコン膜（１５）を
CVD 方法で形成する。この際、前記スタック−多結晶シ
リコン膜（１５）は各層の界面に自然酸化膜が形成され
た多層の多結晶シリコン膜で形成したものであり、下記
図１１及び図１２で詳しく説明することにする。
【００３１】その次に、図８に示すように、前記スタッ
ク−多結晶シリコン膜（１５）上部に窒化膜（１７）を
形成してパッド酸化膜（１３）、スタック−多結晶シリ
コン膜（１５）及び窒化膜（１７）の積層構造にPBL 構
造を形成する。
ク−多結晶シリコン膜（１５）上部に窒化膜（１７）を
形成してパッド酸化膜（１３）、スタック−多結晶シリ
コン膜（１５）及び窒化膜（１７）の積層構造にPBL 構
造を形成する。
【００３２】次いで、素子分離マスク（図示せず）を利
用したエッチング工程で前記窒化膜（１７）をエッチン
グする。この際、前記窒化膜（１７）エッチング工程は
過度エッチング工程を伴い前記スタック−多結晶シリコ
ン膜（１５）を一定厚さだけエッチングする。
用したエッチング工程で前記窒化膜（１７）をエッチン
グする。この際、前記窒化膜（１７）エッチング工程は
過度エッチング工程を伴い前記スタック−多結晶シリコ
ン膜（１５）を一定厚さだけエッチングする。
【００３３】その次に、前記エッチングされたスタック
−多結晶シリコン膜（１５）の露出した部分にフィール
ド酸化工程でフィールド酸化膜（１９）を２５００〜３
５００Åほどの厚さに形成する。この際、前記フィール
ド酸化工程は前記窒化膜（１７）を酸化障壁として９０
０〜１２００℃ほどの温度下で行う。
−多結晶シリコン膜（１５）の露出した部分にフィール
ド酸化工程でフィールド酸化膜（１９）を２５００〜３
５００Åほどの厚さに形成する。この際、前記フィール
ド酸化工程は前記窒化膜（１７）を酸化障壁として９０
０〜１２００℃ほどの温度下で行う。
【００３４】ここで、前記フィールド酸化工程は湿式酸
化工程と乾式酸化工程を併行して行うことにより、湿式
酸化工程の際に発生する多結晶シリコンの結晶粒と結晶
粒界の酸化速度差を最少化させて素子分離領域と活性領
域の界面特性を向上させ、後続工程でゲート酸化膜の特
性低下を防ぎバードビークの長さを減少させる効果を有
する。
化工程と乾式酸化工程を併行して行うことにより、湿式
酸化工程の際に発生する多結晶シリコンの結晶粒と結晶
粒界の酸化速度差を最少化させて素子分離領域と活性領
域の界面特性を向上させ、後続工程でゲート酸化膜の特
性低下を防ぎバードビークの長さを減少させる効果を有
する。
【００３５】さらに、下記図１３、図１４及び図１５で
のように、前記フィールド酸化工程及びそれに伴う効果
を詳しく示す。
のように、前記フィールド酸化工程及びそれに伴う効果
を詳しく示す。
【００３６】図１１は、前記パッド酸化膜（１３）上部
に形成した前記スタック−多結晶シリコン膜（１５）の
断面図であり、図１２はスタック−多結晶シリコン膜
（１５）を示すものである。
に形成した前記スタック−多結晶シリコン膜（１５）の
断面図であり、図１２はスタック−多結晶シリコン膜
（１５）を示すものである。
【００３７】先ず、図１１に示すように、結晶粒（２
１）と結晶粒界（２３）を有する前記スタック−多結晶
シリコン膜（１５）の蒸着工程は、下記の蒸着条件下の
CVD方法で行う。
１）と結晶粒界（２３）を有する前記スタック−多結晶
シリコン膜（１５）の蒸着工程は、下記の蒸着条件下の
CVD方法で行う。
【００３８】前記蒸着条件は、蒸着圧力０．２〜０．６
Torr、ソースガスのSiH4ガス、又はSi2H6 ガスの流量を
７００〜１２００sccm程度にする。この際、ｂ−ｃ、ｄ
−ｅの区間では１〜７分程度の時間の間、前記SiH4ガス
又はSi2H6 ガスのフローを断絶し、ａ−ｂ、ｃ−ｄ、ｅ
−ｆの区間では前記SiH4ガス、又はSi2H6 ガスをフロー
させ望む厚さだけ蒸着することにより、スタック−多結
晶シリコン膜（１５）を形成する。
Torr、ソースガスのSiH4ガス、又はSi2H6 ガスの流量を
７００〜１２００sccm程度にする。この際、ｂ−ｃ、ｄ
−ｅの区間では１〜７分程度の時間の間、前記SiH4ガス
又はSi2H6 ガスのフローを断絶し、ａ−ｂ、ｃ−ｄ、ｅ
−ｆの区間では前記SiH4ガス、又はSi2H6 ガスをフロー
させ望む厚さだけ蒸着することにより、スタック−多結
晶シリコン膜（１５）を形成する。
【００３９】さらに、シリコンの蒸着温度を４５０〜６
００℃程度にして非晶質シリコンを形成するか、前記蒸
着温度を６００〜６５０℃程度にして多結晶シリコンを
形成する。
００℃程度にして非晶質シリコンを形成するか、前記蒸
着温度を６００〜６５０℃程度にして多結晶シリコンを
形成する。
【００４０】この際、前記蒸着工程時にソースガスのSi
H4ガス、又はSi2H6 ガスのフローを断絶する場合、前記
スタック−多結晶シリコン膜（１５）の反応チャンバ内
部に残存する酸素により自然酸化膜（２５）を形成す
る。
H4ガス、又はSi2H6 ガスのフローを断絶する場合、前記
スタック−多結晶シリコン膜（１５）の反応チャンバ内
部に残存する酸素により自然酸化膜（２５）を形成す
る。
【００４１】尚、前記自然酸化膜（２５）はｂ−ｃ、ｄ
−ｅの区間で窒素やアルゴンのような不活性気体を１０
〜３０slm 程度にフローさせて形成することもできる。
これにより、前記スタック−多結晶シリコン膜（１５）
は第１、２、３スタック−多結晶シリコン膜、即ちP1／
P2／P3の積層構造に形成され、前記P1、P2、P3の上部に
は自然酸化膜（２５）が形成される。
−ｅの区間で窒素やアルゴンのような不活性気体を１０
〜３０slm 程度にフローさせて形成することもできる。
これにより、前記スタック−多結晶シリコン膜（１５）
は第１、２、３スタック−多結晶シリコン膜、即ちP1／
P2／P3の積層構造に形成され、前記P1、P2、P3の上部に
は自然酸化膜（２５）が形成される。
【００４２】一方、シリコンの蒸着温度が５００〜６０
０℃程度の時、スタック−非晶質シリコン膜が形成され
る。連続的に、熱的フィールド酸化工程の間にスタック
−非晶質シリコン膜等が結晶粒と結晶粒界を有するスタ
ック−多結晶シリコン膜に変化される。
０℃程度の時、スタック−非晶質シリコン膜が形成され
る。連続的に、熱的フィールド酸化工程の間にスタック
−非晶質シリコン膜等が結晶粒と結晶粒界を有するスタ
ック−多結晶シリコン膜に変化される。
【００４３】ここで、ｎ層の積層構造を有するスタック
−多結晶シリコン膜は前記図１２に示すように、前記ｎ
（ｎ：２以上の正数）層の界面部分で前記SiH4ガスを
（ｎ−１）回断絶させて自然酸化膜を形成させることが
できる。さらに、ソースガスが断絶した間、窒素やアル
ゴンガスのような不活性気体を注入して酸化膜や窒化膜
層を形成することもできる。
−多結晶シリコン膜は前記図１２に示すように、前記ｎ
（ｎ：２以上の正数）層の界面部分で前記SiH4ガスを
（ｎ−１）回断絶させて自然酸化膜を形成させることが
できる。さらに、ソースガスが断絶した間、窒素やアル
ゴンガスのような不活性気体を注入して酸化膜や窒化膜
層を形成することもできる。
【００４４】一方、図１３乃至図１６は、前記図１０の
フィールド酸化工程及び効果を示すものである。図１３
は、前記図１０の乾式及び湿式方法フィールド酸化工程
時にスタック−多結晶シリコン膜（１５）の結晶粒（２
１）、及び結晶粒界（２３）の酸化膜厚さ程度を示す断
面図である。
フィールド酸化工程及び効果を示すものである。図１３
は、前記図１０の乾式及び湿式方法フィールド酸化工程
時にスタック−多結晶シリコン膜（１５）の結晶粒（２
１）、及び結晶粒界（２３）の酸化膜厚さ程度を示す断
面図である。
【００４５】図１３によれば、結晶粒（２１）と結晶粒
界（２３）の酸化速度が等しく、前記結晶粒（２１）の
酸化膜厚さ（ｔ１０Ｘ−Ｇ）と前記結晶粒界（２３）の
酸化膜厚さ（ｔ１０Ｘ−ＧＢ）が近似することが分る。
界（２３）の酸化速度が等しく、前記結晶粒（２１）の
酸化膜厚さ（ｔ１０Ｘ−Ｇ）と前記結晶粒界（２３）の
酸化膜厚さ（ｔ１０Ｘ−ＧＢ）が近似することが分る。
【００４６】図１４は、 前記図１０の乾式及び湿式方法
によるフィールド酸化工程後、乾式と湿式酸化工程の混
合比率に伴う活性領域長さを示すグラフ図で、０．２５
μｍのデザインルールを有するセルに適用した場合を示
すものである。
によるフィールド酸化工程後、乾式と湿式酸化工程の混
合比率に伴う活性領域長さを示すグラフ図で、０．２５
μｍのデザインルールを有するセルに適用した場合を示
すものである。
【００４７】図１４によれば、前記ａとｂはそれぞれ従
来の多結晶シリコン膜と本発明のスタック−多結晶シリ
コン膜を適用して素子分離絶縁膜を形成した場合の活性
領域長さを示すものである。この際、ａ1 とｂ1 は湿式
酸化工程でフィールド酸化工程を行った時の活性領域長
さを示すものであり、ａ2 とｂ2 は湿式酸化工程と乾式
酸化工程を２：１のフィールド酸化膜の厚さ比率で行っ
た時の活性領域長さを示す。
来の多結晶シリコン膜と本発明のスタック−多結晶シリ
コン膜を適用して素子分離絶縁膜を形成した場合の活性
領域長さを示すものである。この際、ａ1 とｂ1 は湿式
酸化工程でフィールド酸化工程を行った時の活性領域長
さを示すものであり、ａ2 とｂ2 は湿式酸化工程と乾式
酸化工程を２：１のフィールド酸化膜の厚さ比率で行っ
た時の活性領域長さを示す。
【００４８】さらに、ａ3 とｂ3 は湿式酸化工程と乾式
酸化工程を１：１のフィールド酸化膜の厚さ比率で行っ
た時の活性領域長さを示すものであり、ａ4 とｂ4 は湿
式酸化工程と乾式酸化工程を１：２のフィールド酸化膜
の厚さ比率で行った時の活性領域長さを示すものであ
る。また、ａ5 とｂ5 は純粋な乾式酸化工程でフィール
ド酸化工程を行った時の活性領域長さを示したものであ
る。
酸化工程を１：１のフィールド酸化膜の厚さ比率で行っ
た時の活性領域長さを示すものであり、ａ4 とｂ4 は湿
式酸化工程と乾式酸化工程を１：２のフィールド酸化膜
の厚さ比率で行った時の活性領域長さを示すものであ
る。また、ａ5 とｂ5 は純粋な乾式酸化工程でフィール
ド酸化工程を行った時の活性領域長さを示したものであ
る。
【００４９】前記ａ1 とｂ1 でのように純粋な湿式酸化
だけでフィールド酸化工程を行った時は、フィールド酸
化の速度が速やかであるがバードビークが大きくなり活
性領域の長さが小さくなる。
だけでフィールド酸化工程を行った時は、フィールド酸
化の速度が速やかであるがバードビークが大きくなり活
性領域の長さが小さくなる。
【００５０】さらに、乾式酸化だけでフィールド酸化工
程を行う場合はフィールド酸化速度が非常に緩やかであ
り、特に、湿式酸化と乾式酸化を適宜行う場合より短い
活性領域長さを有することになる。従って、前記ａ3 と
ｂ3 部分のように湿式酸化と乾式酸化を適宜併合する場
合、一番長い活性領域を確保できることが分る。
程を行う場合はフィールド酸化速度が非常に緩やかであ
り、特に、湿式酸化と乾式酸化を適宜行う場合より短い
活性領域長さを有することになる。従って、前記ａ3 と
ｂ3 部分のように湿式酸化と乾式酸化を適宜併合する場
合、一番長い活性領域を確保できることが分る。
【００５１】さらに、本発明のスタック−ポリシリコン
を用いる場合ｂが全てのフィールド酸化方法において、
従来のポリシリコンを用いる場合ａより活性領域が広い
のを見ることができる。
を用いる場合ｂが全てのフィールド酸化方法において、
従来のポリシリコンを用いる場合ａより活性領域が広い
のを見ることができる。
【００５２】図１５及び図１６は、それぞれ従来のPBL
工程と本発明のPBL 工程を０. ２５μｍのデザインルー
ルを有するセルに適用した場合、ゲート酸化膜の破壊電
界を示すグラフ図である。特に、図１６によれば、本発
明のPBL 工程では前記従来技術のPBL 工程とは別にゲー
ト酸化膜の破壊電圧が非常に大きいことを示す。
工程と本発明のPBL 工程を０. ２５μｍのデザインルー
ルを有するセルに適用した場合、ゲート酸化膜の破壊電
界を示すグラフ図である。特に、図１６によれば、本発
明のPBL 工程では前記従来技術のPBL 工程とは別にゲー
ト酸化膜の破壊電圧が非常に大きいことを示す。
【００５３】
【発明の効果】前記で説明したように、本発明に係る半
導体素子の素子分離絶縁膜形成方法においては次のよう
な効果がある。
導体素子の素子分離絶縁膜形成方法においては次のよう
な効果がある。
【００５４】本発明に係る半導体素子の素子分離絶縁膜
形成方法においては、PBL 構造の多結晶シリコン膜の代
りにスタック−シリコン膜を用いるとか、湿式と乾式フ
ィールド酸化工程を適切に組合せて工程を行うことによ
り、バードビークの大きさを減少させそれに伴う活性領
域の長さを増加させることができる。
形成方法においては、PBL 構造の多結晶シリコン膜の代
りにスタック−シリコン膜を用いるとか、湿式と乾式フ
ィールド酸化工程を適切に組合せて工程を行うことによ
り、バードビークの大きさを減少させそれに伴う活性領
域の長さを増加させることができる。
【００５５】従って、後続工程で形成されるゲート酸化
膜の特性を向上させることができ半導体素子の特性及び
信頼性を向上させ得るため、半導体素子の高集積化が可
能となる効果がある。
膜の特性を向上させることができ半導体素子の特性及び
信頼性を向上させ得るため、半導体素子の高集積化が可
能となる効果がある。
【図１】従来技術に基づく半導体素子の素子分離絶縁膜
形成方法を示す断面図である。
形成方法を示す断面図である。
【図２】従来技術に基づく半導体素子の素子分離絶縁膜
形成方法を示す断面図である。
形成方法を示す断面図である。
【図３】従来技術に基づく半導体素子の素子分離絶縁膜
形成方法を示す断面図である。
形成方法を示す断面図である。
【図４】従来技術に基づく半導体素子の素子分離絶縁膜
形成方法を示す断面図である。
形成方法を示す断面図である。
【図５】従来技術に基づく前記図４の平面図である。
【図６】従来技術に用いられた多結晶シリコンの結晶粒
と、結晶粒界の酸化程度を示す断面図である。
と、結晶粒界の酸化程度を示す断面図である。
【図７】本発明の実施例に基づく半導体素子の素子分離
絶縁膜形成方法を示す断面図である。
絶縁膜形成方法を示す断面図である。
【図８】本発明の実施例に基づく半導体素子の素子分離
絶縁膜形成方法を示す断面図である。
絶縁膜形成方法を示す断面図である。
【図９】本発明の実施例に基づく半導体素子の素子分離
絶縁膜形成方法を示す断面図である。
絶縁膜形成方法を示す断面図である。
【図１０】本発明の実施例に基づく半導体素子の素子分
離絶縁膜形成方法を示す断面図である。
離絶縁膜形成方法を示す断面図である。
【図１１】本発明の実施例に用いられたスタック−多結
晶シリコンの結晶粒と結晶粒界構造を示す断面図であ
る。
晶シリコンの結晶粒と結晶粒界構造を示す断面図であ
る。
【図１２】前記スタック−多結晶シリコンの形成工程
時、サイレン（SiH4）ガスのon／off を示すグラフ図で
ある。
時、サイレン（SiH4）ガスのon／off を示すグラフ図で
ある。
【図１３】本発明に係る前記スタック−多結晶シリコン
の結晶粒と、結晶粒界酸化程度を示す断面図である。
の結晶粒と、結晶粒界酸化程度を示す断面図である。
【図１４】本発明に係るフィールド酸化工程を従来技術
と比較したものであり、湿式と乾式でそれぞれ一定厚さ
形成された場合に形成された活性領域の長さを示すグラ
フ図である。
と比較したものであり、湿式と乾式でそれぞれ一定厚さ
形成された場合に形成された活性領域の長さを示すグラ
フ図である。
【図１５】本発明と従来技術をフィールド酸化工程後、
ゲート酸化膜の破壊電界分布を比較して示すグラフ図で
ある。
ゲート酸化膜の破壊電界分布を比較して示すグラフ図で
ある。
【図１６】本発明と従来技術をフィールド酸化工程後、
ゲート酸化膜の破壊電界分布を比較して示すグラフ図で
ある。
ゲート酸化膜の破壊電界分布を比較して示すグラフ図で
ある。
１１ 半導体基板
１３ パッド酸化膜
１５ スタック−多結晶シリコン膜
１７ 窒化膜
１９ フィールド酸化膜
２１ 結晶粒
２３ 結晶粒界
２５ 自然酸化膜
P1、P2、P3 第１、２、３スタック−多結晶シリコン膜
ｔ１０Ｘ−Ｇ、ｔ２０ｘ−ｇ シリコン膜結晶粒酸化厚
さ ｔ１０Ｘ−ＧＢ、ｔ２０ｘ−ｇｄ シリコン膜結晶粒界
酸化厚さ ａ、ｂ 多結晶シリコン膜とスタック−多結晶シリコン
膜使用後活性領域長さ Ａ 設計上の素子分離領域と活性領域境界部 ａ 実際の素子分離領域と活性領域境界部 ＬＡａ バードビークの長さ
さ ｔ１０Ｘ−ＧＢ、ｔ２０ｘ−ｇｄ シリコン膜結晶粒界
酸化厚さ ａ、ｂ 多結晶シリコン膜とスタック−多結晶シリコン
膜使用後活性領域長さ Ａ 設計上の素子分離領域と活性領域境界部 ａ 実際の素子分離領域と活性領域境界部 ＬＡａ バードビークの長さ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭62−229960（ＪＰ，Ａ)
特開 平６−275610（ＪＰ，Ａ)
特開 平９−45677（ＪＰ，Ａ)
特開 平９−8023（ＪＰ，Ａ)
特開 平９−8020（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/316
H01L 21/76
Claims (16)
- 【請求項１】 半導体基板上部にパッド酸化膜、ｎ
（ｎ：２以上の定数）個のシリコン層が積層されている
スタック−シリコン膜及び窒化膜を順次形成する工程
と、 素子分離マスクを利用したエッチング工程により、前記
窒化膜を選択的にパターニングして素子分離領域を定義
する工程と、湿式酸化工程と乾式酸化工程を順次行って 前記半導体基
板の素子分離領域をフィールド酸化させ、素子分離膜を
形成する工程で構成されることを特徴とする半導体素子
の素子分離絶縁膜形成方法。 - 【請求項２】 前記スタック−シリコン膜は、０．２〜
０．６Torrの圧力で７００〜１２００sccmのSiH4ガスを
フローさせCVD方法で形成することを特徴とする請求項
１記載の半導体素子の素子分離絶縁膜形成方法。 - 【請求項３】 前記スタック−シリコン膜は、各層の界
面に前記スタック−シリコン膜とは他の絶縁膜を形成す
ることを特徴とする請求項１記載の半導体素子の素子分
離絶縁膜形成方法。 - 【請求項４】 前記他の絶縁膜は、前記ｎ層のスタック
−シリコン膜形成工程中ｎ−１回一定時間ソースガスの
フローを断絶することにより生成する自然酸化膜で形成
することを特徴とする、請求項３記載の半導体素子の素
子分離絶縁膜形成方法。 - 【請求項５】 前記他の絶縁膜は、前記ｎ層のスタック
−シリコン膜形成工程中ｎ−１回一定時間ソースガスの
フｆローを断絶し不活性気体をフローさせることにより
形成される酸化膜又は窒化膜で形成することを特徴とす
る、請求項３記載の半導体素子の素子分離絶縁膜形成方
法。 - 【請求項６】 前記他の絶縁膜は、１０〜３０slm の不
活性気体を利用して形成することを特徴とする請求項５
記載の半導体素子の素子分離絶縁膜形成方法。 - 【請求項７】 前記スタック−シリコン膜は、４５０〜
６５０℃の温度下で形成することを特徴とする請求項１
記載の半導体素子の素子分離絶縁膜形成方法。 - 【請求項８】 前記スタック−シリコン膜は、４５０〜
６００℃の温度下でCVD してスタック−非晶質シリコン
膜で形成することを特徴とする請求項１記載の半導体素
子の素子分離絶縁膜形成方法。 - 【請求項９】 前記スタック−シリコン膜は、６００〜
６５０℃の温度下でCVD してスタック−多結晶シリコン
膜で形成することを特徴とする請求項１記載の半導体素
子の素子分離絶縁膜形成方法。 - 【請求項１０】 前記フィールド酸化工程は、湿式酸化
工程と乾式酸化工程を１：１の厚さ比で行うことを特徴
とする請求項１記載の半導体素子の素子分離絶縁膜形成
方法。 - 【請求項１１】 前記素子分離絶縁膜は、２５００〜３
５００Åの厚さに形成することを特徴とする請求項１記
載の半導体素子の素子分離絶縁膜形成方法。 - 【請求項１２】 前記フィールド酸化工程は、９００〜
１２００℃の温度で行うことを特徴とする請求項１記載
の半導体素子の素子分離絶縁膜形成方法。 - 【請求項１３】 前記スタック−シリコン膜は、スタッ
ク−非晶質シリコン膜であることを特徴とする請求項１
記載の半導体素子の素子分離絶縁膜形成方法。 - 【請求項１４】 前記スタック−非晶質シリコン膜は、
４５０〜６００℃の温度下で形成することを特徴とする
請求項１３記載の半導体素子の素子分離絶縁膜形成方
法。 - 【請求項１５】 前記スタック−シリコン膜は、スタッ
ク−多結晶シリコン膜であることを特徴とする請求項１
記載の半導体素子の素子分離絶縁膜形成方法。 - 【請求項１６】 前記スタック−多結晶シリコン膜は、
６００〜６５０℃の温度下で形成することを特徴とする
請求項１５記載の半導体素子の素子分離絶縁膜形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR17504/1997 | 1997-05-07 | ||
| KR1019970017504A KR100232898B1 (ko) | 1997-05-07 | 1997-05-07 | 반도체소자의 소자분리절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321616A JPH10321616A (ja) | 1998-12-04 |
| JP3451930B2 true JP3451930B2 (ja) | 2003-09-29 |
Family
ID=19505064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13429698A Expired - Fee Related JP3451930B2 (ja) | 1997-05-07 | 1998-04-30 | 半導体素子の素子分離絶縁膜形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6153481A (ja) |
| JP (1) | JP3451930B2 (ja) |
| KR (1) | KR100232898B1 (ja) |
| GB (1) | GB2325084B (ja) |
| TW (1) | TW469578B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429101B1 (en) * | 1999-01-29 | 2002-08-06 | International Business Machines Corporation | Method of forming thermally stable polycrystal to single crystal electrical contact structure |
| US7259053B2 (en) * | 2003-09-22 | 2007-08-21 | Dongbu Electronics Co., Ltd. | Methods for forming a device isolation structure in a semiconductor device |
| TW200614373A (en) * | 2004-10-28 | 2006-05-01 | Mosel Vitelic Inc | Method for forming field oxide |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02270324A (ja) * | 1989-04-11 | 1990-11-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
| US5506440A (en) * | 1991-08-30 | 1996-04-09 | Sgs-Thomson Microelectronics, Inc. | Poly-buffered LOCOS process |
| JPH098020A (ja) * | 1995-06-19 | 1997-01-10 | Nippon Precision Circuits Kk | 半導体装置の製造方法 |
| JPH09120965A (ja) * | 1995-10-25 | 1997-05-06 | Toshiba Corp | 半導体装置の製造方法 |
| KR100189992B1 (ko) * | 1995-12-15 | 1999-06-01 | 윤종용 | 반도체 장치의 소자 분리 방법 |
| KR100204796B1 (ko) * | 1996-05-03 | 1999-06-15 | 문정환 | 소자 격리 산화막 제조 방법 |
| US5712186A (en) * | 1996-06-12 | 1998-01-27 | Micron Technology, Inc. | Method for growing field oxide to minimize birds' beak length |
| KR100211547B1 (ko) * | 1996-10-29 | 1999-08-02 | 김영환 | 반도체 소자의 필드 산화막 형성방법 |
-
1997
- 1997-05-07 KR KR1019970017504A patent/KR100232898B1/ko not_active IP Right Cessation
-
1998
- 1998-04-20 TW TW087105987A patent/TW469578B/zh not_active IP Right Cessation
- 1998-04-24 GB GB9808649A patent/GB2325084B/en not_active Expired - Fee Related
- 1998-04-30 JP JP13429698A patent/JP3451930B2/ja not_active Expired - Fee Related
- 1998-05-04 US US09/071,163 patent/US6153481A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2325084B (en) | 2002-03-20 |
| TW469578B (en) | 2001-12-21 |
| KR100232898B1 (ko) | 1999-12-01 |
| GB9808649D0 (en) | 1998-06-24 |
| KR19980082526A (ko) | 1998-12-05 |
| US6153481A (en) | 2000-11-28 |
| JPH10321616A (ja) | 1998-12-04 |
| GB2325084A (en) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001160589A (ja) | トレンチ素子分離構造とこれを有する半導体素子及びトレンチ素子分離方法 | |
| JP2004186185A (ja) | 半導体装置及びその製造方法 | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| TWI253114B (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
| US4873203A (en) | Method for formation of insulation film on silicon buried in trench | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JP3612144B2 (ja) | 半導体装置の製造方法 | |
| JP3451930B2 (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| TWI282121B (en) | Method for fabricating contact pad of semiconductor device | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| US5824594A (en) | Integrated circuit device isolating methods including silicon spacers and oxidation barrier films | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JP3607684B2 (ja) | 半導体装置の製造方法 | |
| US20080242045A1 (en) | Method for fabricating trench dielectric layer in semiconductor device | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| JPH07283211A (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| JPH11176929A (ja) | 化学気相蒸着による第２パッド酸化膜を用いた半導体装置の素子分離方法 | |
| JPS62128567A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2005317736A (ja) | 半導体装置の製造方法 | |
| JPS60132341A (ja) | 半導体装置 | |
| JPH0878403A (ja) | 半導体装置及び半導体装置における素子分離領域の形成方法 | |
| KR20060006514A (ko) | 반도체 장치의 제조 방법 | |
| JPH0817814A (ja) | 素子分離用酸化阻止膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030617 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |