KR19980082526A - 반도체소자의 소자분리절연막 형성방법 - Google Patents

반도체소자의 소자분리절연막 형성방법 Download PDF

Info

Publication number
KR19980082526A
KR19980082526A KR1019970017504A KR19970017504A KR19980082526A KR 19980082526 A KR19980082526 A KR 19980082526A KR 1019970017504 A KR1019970017504 A KR 1019970017504A KR 19970017504 A KR19970017504 A KR 19970017504A KR 19980082526 A KR19980082526 A KR 19980082526A
Authority
KR
South Korea
Prior art keywords
film
insulating film
stack
device isolation
forming
Prior art date
Application number
KR1019970017504A
Other languages
English (en)
Other versions
KR100232898B1 (ko
Inventor
장세억
조병진
임찬
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970017504A priority Critical patent/KR100232898B1/ko
Priority to TW087105987A priority patent/TW469578B/zh
Priority to GB9808649A priority patent/GB2325084B/en
Priority to JP13429698A priority patent/JP3451930B2/ja
Priority to US09/071,163 priority patent/US6153481A/en
Publication of KR19980082526A publication Critical patent/KR19980082526A/ko
Application granted granted Critical
Publication of KR100232898B1 publication Critical patent/KR100232898B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, PBL 방법의 소자분리절연막 형성방법에 있어서, 반도체기판 상부에 패드절연막, 스택-실리콘 및 질화막을 형성하고 상기 질화막을 패터닝한 다음, 상기 반도체기판의 소자분리영역을 습식 및 건식의 필드산화시킴으로써 소자분리절연막을 형성하여, 버즈빅의 크기를 감소시키고 그에 따른 활성영역의 길이를 증가시키며 후속공정으로 형성되는 게이트산화막의 특성을 향상시켜 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 피.비.엘(Poly - Buffered LOCOS, 이하에서 PBL이라 함) 구조의 다결정실리콘을 스택-다결정실리콘으로 대신하는 기술에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디맨젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역(isolation region)의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.
종래의 소자분리절연막의 제조방법은, 절연물 분리방식의 로코스(LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS라 함) 방법, 반도체기판 상부에 산화막, 다결정실리콘층, 질화막 적층구조를 이용하는 PBL 방법, 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치(trench) 방법 등이 있다.
그러나, 상기 LOCOS 방법은 소자의 고집적화에 따라, 소자분리절연막 산화공정시 산소의 측면확산에 인한 버즈빅(bird's beak)에 의해 활성영역이 작아지는 현상, 또한 좁은 영역에서 산화막 성장이 잘되지 않는 현상(field oxide ungrown) 그리고 소자분리절연막의 씨닝(field oxide thining) 현상 등과 같은 단점으로 원하는 두께의 절연막을 형성시키는데 근본적인 어려움을 가지고 있다.
한편, 상기 종래 PBL 방법은 다결정실리콘층을 이용하여 LOCOS 공정보다는 버즈빅 길이를 짧게 할 수 있지만, 0.35㎛ 이하의 디자인 룰에 적용되었을때는 다시 버즈빅 문제에 직면하게 된다. 따라서, 종래 PBL 방법을 0.35㎛ 이하의 소자에 적용하기 위해서는 버즈빅을 더 짧게 줄일 필요가 있다.
최근에는, 상기 LOCOS 방법과 PBL 방법의 문제점을 해결하기 위하여 트렌치 방법이나 변형된 LOCOS 방법을 사용하였다.
그러나, 상기 트렌치 방법이나 변형된 LOCOS 방법은 공정이 복잡하여 소자의 생산성을 저하시킨다.
도 1a 내지 도 1d는 종래기술에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도로서, PBL 구조를 이용한 것이다.
먼저, 반도체기판(31) 상부에 패드산화막(33), 다결정실리콘막(35) 및 질화막(37)을 순차적으로 형성한다. 이때, 상기 다결정실리콘막(35)은 상기 질화막(37)의 응력을 완화시키는 완충역할을 한다.(도 1a)
그리고, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 질화막(37)을 식각한다. 이때, 상기 질화막(37) 식각공정시 과도식각을 수반하여 상기 다결정실리콘막(35)이 일정두께 식각된다.(도 1b)
그 다음에, 상기 반도체기판(31)을 필드산화시켜 필드산화막(39)을 형성한다. 이때, 상기 질화막(37)이 상기 필드산화막(39)의 성장을 억제하여 버즈빅의 길이를 감소시킨다.(도 1c)
그리고, 상기 질화막(37), 다결정실리콘막(35) 및 패드산화막(33)을 제거한다. 이때, 상기 필드산화막(41)은 LOCOS 방법보다 작은 버즈빅을 형성한다.(도 1d)
도 2는 상기 도 1d의 평면도로서, 0.3㎛의 디자인룰로 형성된 소자분리절연막(49)과 활성영역(41)을 도시한다.
여기서, 상기 도 2의 B는 설계상의 소자분리영역과 활성영역 경계면을 도시하고, B는 소자분리 공정후 소자분리영역과 활성영역 경계면을 도시한다. 그리고, LBB는 소자분리 공정후 발생된 버즈빅의 길이를 도시한다.
이때, 상기 B는 소자분리영역과 활성영역의 계면이 거칠게 형성된 것을 알 수 있다.(도 2)
도 3은 상기 도 2와 같이 상기 B가 거칠게 형성된 것을 설명하기 위하여, 상기 다결정실리콘막(35)의 구조를 도시한 단면도이다.
여기서, 상기 다결정실리콘막(35)은, 상기 도 1a의 공정에서와 같이 사일렌(SiH4) 가스 또는 다이사이렌(Si2H6) 가스를 이용하여 필요한 두께만큼 형성한다.
이때, 상기 다결정실리콘막(35)은 결정립(grain)(43)과 결정립계(grain boundary) (45)로 구성된다. 그리고, 이들의 산화공정시, 상기 결정립계(45)는 상기 결정립보다 산화속도가 빨라 상기 결정립계(45) 부위에 형성되는 산화막의 두께(t2OX-GB)가 결정립 부위에 형성되는 산화막의 두께(t2OX-G) 보다 더 두껍게 형성된다. 이로인하여, 상기 도 2와 같이 경계면이 거칠게 형성된다.
또한, 종래기술은, 공정시간 단축을 위하여 소자분리공정시 실시되는 필드산화공정을 습식산화방법으로 실시함으로써 필드산화 속도를 증가시켰다. 이로인하여, 상기 다결정실리콘막(35)의 결정립계(45)는 상기 결정립(43)보다 빠르게 산화되어, 결과적으로 소자분리영역과 활성영역의 거칠기는 더욱 심하게 된다.
한편, 상기 소자분리영역과 활성영역의 계면이 거칠어지면 후속공정으로 형성되는 게이트산화막의 특성이 열화된다. 그리고, 결정립계의 산화정도가 많은 것은 버즈빅이 크게 형성된 결과를 초래한다.
상기한 바와 같이 종래기술에 따른 PBL 방법의 소자분리절연막 형성방법은, 반도체소자가 고집적화되어 디자인룰이 0.35㎛ 이하로 될 때, PBL 구조의 다결정실리콘막이 거칠게 형성되어 소자분리영역과 활성영역 경계면의 거칠기를 심하게 하고, 후속공정으로 형성되는 게이트산화막의 특성을 열화시키며 버즈빅을 크게 형성함으로써 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 스택-실리콘막을 이용한 PBL 방법으로 소자분리절연막을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래기술에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
도 2는 상기 도 1d의 평면도.
도 3은 종래기술에 사용된 다결정실리콘의 결정립과 결정립계의 산화정도를 도시한 단면도.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
도 5은 본 발명의 실시예에 사용된 스택-다결정실리콘의 결정립과 결정립계 구조를 도시한 단면도.
도 6은 상기 스택-다결정실리콘의 형성공정시 사이렌(SiH4) 가스의 온/오프(on/off)를 도시한 그래프도.
도 7은 상기 스택-다결정실리콘의 결정립계 산화정도를 도시한 단면도.
도 8은 종래기술과 본 발명의 필드산화공정을 습식과 건식으로 각각 일정 두께 형성하였을 때 형성된 활성영역의 길이를 도시한 그래프도.
도 9a 및 도 9b는 종래기술과 본 발명에 의한 필드산화공정후 게이트산화막의 파괴전계 분포를 비교하여 도시한 그래프도.
*도면의 주요부분에 대한 부호의 설명*
11, 31 : 반도체기판13, 33 : 패드산화막
15 : 스택-다결정실리콘막17, 37 : 질화막
19, 39 : 필드산화막21, 43 : 결정립
23, 45 : 결정립계25 : 자연산화막
35 : 다결정실리콘막41 : 활성영역
45 : 필드영역
P1, P2, P3 : 제 1, 2, 3 스택-다결정실리콘막
t1OX-G, t2OX-G: 본 발명과 종래기술의 실리콘막 결정립 산화두께
t1OX-GB, t2OX-GB: 본 발명과 종래기술의 실리콘막 결정립계 산화두께
ⓐ,ⓑ : 다결정실리콘막과 스택-다결정실리콘막 사용후 활성영역 길이
P1, P2, P3 : 제 1, 2, 3 스택-다결정실리콘막
B : 설계상의 소자분리영역과 활성영역 경계부
B' : 실제 소자분리영역과 활성영역 경계부
LBB: 버즈빅의 길이
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은;
PBL 방법의 소자분리절연막 형성방법에 있어서;
반도체기판 상부에 패드절연막, 스택-실리콘막 및 질화막을 형성하는 공정과;
상기 질화막을 패터닝하는 공정과;
상기 반도체기판의 소자분리영역을 습식 및 건식으로 필드산화시킴으로써 소자분리절연막을 형성하는 공정을 포함하는 것이다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 소자분리영역과 활성영역의 계면이 거칠어 지는 것을 방지하기 위하여, 다결정실리콘막의 증착공정시 소오스가스인 사일렌 가스 또는 다이사이렌 가스의 플로우를 일정시간 주기적으로 단절하여 결정립과 결정립계의 크기가 크게 감소되도록 하고, 결정립의 성장을 억제하는 자연산화막을 상기 사일렌 가스 또는 다이사이렌 가스의 플로우 단절시 형성되도록 하여 스택-실리콘막을 형성한 다음, 건식산화방법을 습식산화방법과 함께 사용하여 결정립과 결정립계의 산화량 차이를 최소화시킴으로써 상기 소자분리영역과 활성영역의 계면 특성을 향상시키고, 결과적으로 게이트산화막의 특성열화를 방지하며 버즈빅의 성장을 억제하여 활성영역을 크게 함으로써 복잡한 공정의 변형된 LOCOS 방법이나 트렌치 방법을 사용하지 않고 고집적화된 반도체소자의 소자분리절연막을 형성하는 것이다.
또한, 상기 스택-실리콘막을 낮은 온도에서 증착하여 비정질 상태의 스택-실리콘막을 형성하고, 후속공정인 필드산화공정시 상변이시켜 결정립과 결정립계를 갖는 스택-다결정실리콘막을 형성한 다음, 건식산화공정을 실시하여 소자분리절연막을 형성함으로써 결정립과 결정립계의 산화량 차이를 최소화시켜 상기 소자분리영역과 활성영역의 계면 특성을 향상시키는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 패드산화막(13)을 형성한다. 그리고, 상기 패드 산화막(13) 상부에 스택-다결정실리콘막(15)을 CVD 방법으로 형성한다.
이때, 상기 스택-다결정실리콘막(15)은 각층의 계면에 자연산화막이 형성된 다층의 다결정실리콘막으로 형성한 것으로, 하기 도 5 및 도 6에서 상세히 설명하기로 한다. (도 4a)
그 다음에, 상기 스택-다결정실리콘막(15) 상부에 질화막(17)을 형성하여 패드산화막(13), 스택-다결정실리콘막(15) 및 질화막(17)의 적층구조로 PBL 구조를 형성한다. (도 4b)
그리고, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 질화막(17)을 식각한다. 이때, 상기 질화막(17) 식각공정은 과도식각공정을 수반하여 상기 스택-다결정실리콘막(15)을 일정두께 식각한다. (도 4c)
그리고, 필드산화공정으로 필드산화막(19)을 2500 ~ 3500Å 정도의 두께로 형성한다. 이때, 상기 필드산화공정은 상기 질화막(17)을 장벽으로하여 900 ~ 1200℃ 정도의 온도에서 실시한다.
여기서, 상기 필드산화공정은, 습식산화공정과 건식산화공정을 병행하여 실시함으로써 습식산화공정시 발생되는 다결정실리콘의 결정립과 결정립계의 산화속도 차이를 최소화시켜 소자분리영역과 활성영역의 계면특성을 향상시키고, 후속공정에서 게이트산화막의 특성열화를 방지하며 버즈빅의 길이를 감소시키는 효과를 갖는다.
그리고, 하기 도 7, 도 8 및 도 9의 상기 필드산화공정 및 그 효과를 상세히 도시하기로 한다. (도 4d)
도 5은 상기 패드산화막(13) 상부에 형성한 상기 스택-다결정실리콘막(15)의 단면도이며, 도 6은 스택-다결정실리콘막(15)을 도시한 것이다.
먼저, 결정립(21)과 결정립계(23)를 갖는 상기 스택-다결정실리콘막(15)의 증착공정은 CVD 방법으로 다음과 같다.
상기 증착조건은 증착압력 0.2~0.6 Torr, 소오스 가스인 SiH4가스 또는 Si2H6가스의 유량을 700 ~ 1200sccm 정도로 하되, b-c, d-e의 구간에서 1~7분 정도의 시간 동안 상기 SiH4가스 또는 Si2H6가스의 플로우를 단절하고, a-b, c-d, e-f의 구간에서 상기 SiH4가스 또는 Si2H6가스를 플로우시켜 원하는 두께만큼 증착함으로써 스택-다결정실리콘막(15)을 형성한다. 그리고, 실리콘의 증착온도를 450~600℃ 정도로 하여 비정질실리콘을 형성하거나, 상기 증착온도를 600~650℃ 정도로 하여 다결정실리콘을 형성한다.
이때, 상기 증착공정시 소오스가스인 SiH4가스 또는 Si2H6가스의 플로우를 단절할 때, 상기 스택-다결정실리콘막(15)의 반응챔버 내부에 잔존하는 산소에 의하여 자연상화막(25)을 형성한다. 또한, 상기 자연산화막(25)은 b-c, d-e의 구간에서 질소나 아르곤과 같은 불활성기체를 10~30slm 정도로 플로우시켜 형성할 수도 있다.
이로 인하여, 상기 스택-다결정실리콘막(15)은 제 1, 2, 3 스택-다결정실리콘막, 다시말하면, P1/P2/P3의 적층구조로 형성되고, 상기 P1, P2, P3의 상부에는 자연산화막(25)이 형성된다.
한편, 상기 스택-다결정실리콘막(15) 형성공정시 실리콘의 증착온도를 500 ~ 600℃ 정도로 하여 스택-비정질실리콘막으로 형성하는 경우는, 후속열 공정시 상기 자연산화막(25)을 경계로 하는 각층에 결정립과 결정립계를 가지는 스택-다결정실리콘막이 형성된다.
여기서, n층의 적층구조를 갖는 스택-다결정실리콘막은, 상기 도 6에 도시된 바와 같이 상기 n (n : 2 이상의 정수)층의 계면부분에서 상기 SiH4가스를 (n-1)회 단절시키고 자연산화막을 형성시킬 수 있다. 또한, 소오스가스가 단절된 동안 질소나 아르곤가스와 같은 불활성기체를 주입하여 산화막이나 질화막층을 형성할 수도 있다. (도 5, 도 6)
도 7 내지 도 9는 상기 도 4d의 필드산화공정 및 효과를 도시한다.
도 7은 상기 도 4d의 건식 및 습식방법 필드산화공정시 스택-다결정실리콘막(15)의 결정립(21) 및 결정립계(23)의 산화막 두께정도를 도시한 단면도로서, 결정립(21)과 결정립계(23)의 산화속도가 비슷하여 상기 결정립(21)의 산화막 두께(t1OX-G)와 상기 결정립계(23)의 산화막 두께(t1OX-GB)가 비슷함을 도시한다.
도 8은 상기 도 4d의 건식 및 습식방법 필드산화공정후 건식과 습식산화공정의 혼합비율에 따른 활성영역 길이를 도시한 그래프도로서, 0.25㎛의 디자인룰을 가지는 셀에 적용하였을 때를 도시한다.
여기서, 상기 ⓐ와 ⓑ는 각각 종래의 다결정실리콘막과 본 발명의 스택-다결정실리콘막을 적용하여 소자분리절연막을 형성한 경우의 활성영역 길이를 도시한다.
이때, ⓐ1과 ⓑ1은 습식산화공정으로 필드산화공정을 실시하였을 때의 활성영역 길이를 도시한다. 그리고, ⓐ2과 ⓑ2는 습식산화공정과 건식산화공정을 2:1의 두께비율로 실시하였을때 활성영역 길이를 도시한다. 그리고, ⓐ3과 ⓑ3은 습식산화공정과 건식산화공정을 1:1의 두께비율로 실시하였을 때 활성영역 길이를 도시한다. 그리고, ⓐ4과 ⓑ4는 습식산화공정과 건식산화공정을 1:2의 두께비율로 실시하였을때 활성영역의 길이를 도시한다. 그리고, ⓐ5과 ⓑ5는 순수 건식산화공정으로 필드산화공정을 실시하였을때의 활성영역 길이를 도시한다.
그리고, 상기 ⓐ1과 ⓑ1에서와 같이 순수 습식산화만으로 필드산화공정을 실시하였을때는 필드산화의 속도가 빠르지만 버즈빅이 커져 활성영역의 길이가 작아진다.
또한, 건식산화만으로 필드산화공정을 실시하는 경우는 필드산화속도가 너무 느리다. 특히, 습식산화와 건식산화를 적절히 실시하는 경우보다 짧은 활성영역길이를 갖게 된다.
따라서, 상기 ⓐ3과 ⓑ3부분과 같이 습식산화와 건식산화를 적절히 병행하는 경우, 가장 긴 활성영역을 확보할 수 있음을 알 수 있다. 또한, 스택-폴리실리콘을 사용하는 경우 ⓑ가 모든 필드산화방법에 있어서, 종래의 폴리실리콘을 사용하는 경우 ⓐ보다 활성영역이 넓음을 볼 수 있다.
도 9a 및 도 9b는 각각 종래의 PBL 공정과 본 발명의 PBL 공정을 0.25㎛의 디자인을 가지는 셀에 적용하였을때 게이트산화막의 파괴전계 분포를 도시한 그래프도로서, 본 발명의 PBL 공정에 따른 상기 도 9b는 상기 종래기술의 PBL 공정과 달리 게이트산화막의 파괴전압이 매우 큼을 도시한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, PBL 구조의 다결정실리콘막 대신 스택-실리콘막을 사용하거나, 습식과 건식 필드산화공정을 적절히 조합하여 버즈빅의 크기를 감소시키고 그에 따른 활성영역의 길이를 증가시키며 후속공정으로 형성되는 게이트산화막의 특성을 향상시켜 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 효과가 있다.

Claims (14)

  1. PBL 방법의 소자분리절연막 형성방법에 있어서,
    반도체기판 상부에 패드절연막, 스택-실리콘막 및 질화막을 형성하는 공정과,
    상기 질화막을 패터닝하는 공정과,
    상기 반도체기판의 소자분리영역을 필드산화시켜 소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 청구항 1에 있어서,
    상기 스택-실리콘막은 CVD 방법을 이용하여 n (n : 2 이상의 정수)층으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 스택-실리콘막은 각층의 계면에 상기 스택-실리콘막과는 다른 절연막을 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  4. 청구항 3에 있어서,
    상기 다른 절연막은 상기 n층의 스택-실리콘막 형성공정중 n-1회 일정시간 소오스가스의 플로우를 단절함으로써 자연산화막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  5. 청구항 3에 있어서,
    상기 다른 절연막은 상기 n층의 스택-실리콘막 형성공정중 n-1회 일정시간 소오스가스의 플로우를 단절하고 불활성기체를 플로우시켜 산화막이나 질화막과 같은 절연막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  6. 청구항 5에 있어서,
    상기 다른 절연막은 10 ~ 30slm의 불활성기체를 이용하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 스택-실리콘막은 0.2 ~ 0.6Torr의 압력에서 700 ~ 1200sccm의 SiH4가스를 플로우시켜 CVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  8. 청구항 7에 있어서,
    상기 스택-실리콘막은 450 ~ 650℃ 정도의 온도에서 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  9. 청구항 8에 있어서,
    상기 스택-실리콘막은 450 ~ 600℃ 정도의 온도에서 CVD 하여 스택-비정질실리콘막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  10. 청구항 8에 있어서,
    상기 스택-실리콘막은 600 ~ 650℃ 정도의 온도에서 CVD하여 스택-다결정실리콘막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  11. 청구항 1에 있어서,
    상기 필드산화공정은 습식산화공정과 건식산화공정을 병행하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  12. 청구항 1 또는 청구항 11에 있어서,
    상기 필드산화공정은 습식산화공정과 건식산화공정을 1:1의 두께비율로 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  13. 청구항 1 또는 청구항 11에 있어서,
    상기 소자분리절연막은 2500 ~ 3500Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  14. 청구항 1 또는 청구항 11에 있어서,
    상기 필드산화공정은 900 ~ 1200℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
KR1019970017504A 1997-05-07 1997-05-07 반도체소자의 소자분리절연막 형성방법 KR100232898B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970017504A KR100232898B1 (ko) 1997-05-07 1997-05-07 반도체소자의 소자분리절연막 형성방법
TW087105987A TW469578B (en) 1997-05-07 1998-04-20 A method for forming an isolation insulating film for internal elements of a semiconductor device
GB9808649A GB2325084B (en) 1997-05-07 1998-04-24 A method for forming an isolation insulating film for internal elements of a semiconductor device
JP13429698A JP3451930B2 (ja) 1997-05-07 1998-04-30 半導体素子の素子分離絶縁膜形成方法
US09/071,163 US6153481A (en) 1997-05-07 1998-05-04 Method for forming an isolation insulating film for internal elements of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970017504A KR100232898B1 (ko) 1997-05-07 1997-05-07 반도체소자의 소자분리절연막 형성방법

Publications (2)

Publication Number Publication Date
KR19980082526A true KR19980082526A (ko) 1998-12-05
KR100232898B1 KR100232898B1 (ko) 1999-12-01

Family

ID=19505064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970017504A KR100232898B1 (ko) 1997-05-07 1997-05-07 반도체소자의 소자분리절연막 형성방법

Country Status (5)

Country Link
US (1) US6153481A (ko)
JP (1) JP3451930B2 (ko)
KR (1) KR100232898B1 (ko)
GB (1) GB2325084B (ko)
TW (1) TW469578B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429101B1 (en) * 1999-01-29 2002-08-06 International Business Machines Corporation Method of forming thermally stable polycrystal to single crystal electrical contact structure
US7259053B2 (en) * 2003-09-22 2007-08-21 Dongbu Electronics Co., Ltd. Methods for forming a device isolation structure in a semiconductor device
TW200614373A (en) * 2004-10-28 2006-05-01 Mosel Vitelic Inc Method for forming field oxide

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02270324A (ja) * 1989-04-11 1990-11-05 Mitsubishi Electric Corp 半導体装置の製造方法
US5298451A (en) * 1991-04-30 1994-03-29 Texas Instruments Incorporated Recessed and sidewall-sealed poly-buffered LOCOS isolation methods
US5506440A (en) * 1991-08-30 1996-04-09 Sgs-Thomson Microelectronics, Inc. Poly-buffered LOCOS process
JPH098020A (ja) * 1995-06-19 1997-01-10 Nippon Precision Circuits Kk 半導体装置の製造方法
JPH09120965A (ja) * 1995-10-25 1997-05-06 Toshiba Corp 半導体装置の製造方法
KR100189992B1 (ko) * 1995-12-15 1999-06-01 윤종용 반도체 장치의 소자 분리 방법
KR100204796B1 (ko) * 1996-05-03 1999-06-15 문정환 소자 격리 산화막 제조 방법
US5712186A (en) * 1996-06-12 1998-01-27 Micron Technology, Inc. Method for growing field oxide to minimize birds' beak length
KR100211547B1 (ko) * 1996-10-29 1999-08-02 김영환 반도체 소자의 필드 산화막 형성방법

Also Published As

Publication number Publication date
KR100232898B1 (ko) 1999-12-01
US6153481A (en) 2000-11-28
JP3451930B2 (ja) 2003-09-29
JPH10321616A (ja) 1998-12-04
GB2325084A (en) 1998-11-11
GB2325084B (en) 2002-03-20
GB9808649D0 (en) 1998-06-24
TW469578B (en) 2001-12-21

Similar Documents

Publication Publication Date Title
US6787421B2 (en) Method for forming a dual gate oxide device using a metal oxide and resulting device
KR100500013B1 (ko) 반도체장치 및 그 제조방법
US6054343A (en) Nitride trench fill process for increasing shallow trench isolation (STI) robustness
US4333965A (en) Method of making integrated circuits
KR100639199B1 (ko) 완전 공핍형 에스오아이 소자의 제조방법
KR910001873B1 (ko) 반도체장치 및 그 제조방법
US5369052A (en) Method of forming dual field oxide isolation
US6441444B1 (en) Semiconductor device having a nitride barrier for preventing formation of structural defects
US7172935B2 (en) Method of forming multiple gate insulators on a strained semiconductor heterostructure
WO2016022428A1 (en) Split-gate semiconductor device with l-shaped gate
KR100232898B1 (ko) 반도체소자의 소자분리절연막 형성방법
US6927114B2 (en) Method for fabricating a high voltage dual gate device
US5122473A (en) Process for forming a field isolation structure and gate structures in integrated misfet devices
US6667224B1 (en) Method to eliminate inverse narrow width effect in small geometry MOS transistors
US5728622A (en) Process for forming field oxide layers in semiconductor devices
US20130270680A1 (en) Method for forming semiconductor devices with active silicon height variation
US5518949A (en) Electrical isolation method for devices made on SOI wafer
JP3134324B2 (ja) 半導体装置の製造方法
KR100232888B1 (ko) 반도체소자의 소자분리절연막 형성방법
JP2003023066A (ja) 半導体装置の製造方法
KR940004253B1 (ko) 반도체 소자 분리방법
JPH06169082A (ja) 半導体装置及びその製造方法
KR100565753B1 (ko) 반도체 소자의 게이트 형성방법
KR980012255A (ko) 반도체장치의 소자분리 방법
US5981358A (en) Encroachless LOCOS isolation

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee