KR100232888B1 - 반도체소자의 소자분리절연막 형성방법 - Google Patents
반도체소자의 소자분리절연막 형성방법 Download PDFInfo
- Publication number
- KR100232888B1 KR100232888B1 KR1019960070410A KR19960070410A KR100232888B1 KR 100232888 B1 KR100232888 B1 KR 100232888B1 KR 1019960070410 A KR1019960070410 A KR 1019960070410A KR 19960070410 A KR19960070410 A KR 19960070410A KR 100232888 B1 KR100232888 B1 KR 100232888B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- trench
- semiconductor substrate
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000002955 isolation Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 27
- 238000005137 deposition process Methods 0.000 claims description 10
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 7
- 150000004767 nitrides Chemical class 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판을 일정두께 식각하고, 이를 매립하는 트렌치형 소자분리절연막 형성방법에 있어서, 상기 반도체기판 상부에 제1절연막과 제2절연막을 형성하고, 상기 제2절연막, 제1절연막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성한 다음, 상기 트렌치를 매립하는 제3절연막을 형성하고, 상기 제3절연막 상부에 SOG 절연막을 형성하여 평탄화시켜 소자분리영역을 완전히 매립함으로써 후속공정을 용이하게 하고 소자분리의 특성을 향상시키며 그에 따른 반도체소자의 반도체소자의 특성 및 신뢰성을 향상시키는 동시에 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 소자분리영역의 반도체기판을 식각하고 이를 절연물질로 매립하여 소자분리절연막을 형성하는 방법에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디맨젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역(isolation region)의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.
소자분리절연막을 제조하는 종래기술로는 절연물 분리방식의 로코스(LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS라 함) 방법, 실리콘기판 상부에 산화막, 다결정실리콘층, 질화막순으로 적층한 구조의 피.비.엘. (Poly-Buffed LOCOS, 이하에서 PBL이라 함) 방법, 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치(trench) 방법 등이 있다.
그러나, 상기 LOCOS 방법은 소자의 고집적화에 따라, 소자분리절연막 산화공정시 산소의 측면확산에 의한 버즈빅(bird′s beak) 현상에 의해 활성영역이 작아지는 문제점을 가지고 있으며, 또한 좁은 영역에서 산화막 성장이 잘되지 않는 현상(field oxide ungrown) 또는 소자분리산화막의 씨닝(thining) 현상 등과 같은 문제로 원하는 두께의 산화막을 형성시키는데 근본적인 문제점을 가지고 있다.
또한, LOCOS 방법과 PBL 방법은 반도체기판 상부로 볼록한 소자분리절연막을 형성하여 단차를 갖게 됨으로써 후속공정을 어렵게 하는 단점이 있다.
이러한 단점을 해결하기 위하여, 반도체기판을 식각하여 트렌치를 형성하고 상기 트렌치를 매립한 다음, CMP 방법을 이용하여 상부면을 평탄화시키고, 이러한 평탄화 특성으로 후속공정을 용이하게 실시할 수 있도록 하였다.
제1(a)도는 종래기술에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도로서, 트렌치를 매립하는 절연물질로 저압화학기상증착(Low Pressure Chemical Vapor Deposition, 이하에서 LPCVD이라 함) 산화막이나 오존-테오스 대기압화학기상증착(O3-TetraEthylOrthoSilicate Atmospheric-Pressure Chemical Vapor Deposition, 이하에서 O3-TEOS APCVD라 함)을 사용한 것이다.
먼저, 반도체기판(51) 상부에 패드산화막(53)을 형성하고, 상기 패드산화막(53) 상부에 질화막(55)을 형성한다.
그리고, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 질화막(55)과 패드산화막(53) 및 일정두께의 반도체기판(51)을 식각하여 상기 반도체기판(51)에 트렌치를 형성한다. 이때, 패턴이 밀집되는 영역에 형성되는 좁은 영역의 소자분리영역은 소폭의트렌치(57)가 형성되고, 패턴이 형성되지 않은 넓은 영역의 소자분리영역은 광폭의 트렌치(59)가 형성된다.
그 다음에, 상기 트렌치(57,59)를 매립하는 산화막(61)을 형성하고, 상기 산화막(61)을 CMP하여 상부면을 평탄하게 형성한다.
이때, 상기 산화막(61)은 LPCVD 산화막이나 O3-TEOS APCVD 산화막으로 사용한다.
그러나, 상기 CMP 공정시 상기 폭이 넓은 소자분리영역은 디싱(dishing) 현상을 발생한다.
제1(b)도 및 제1(c)도는 상기 제1(a)도의 산화막(61)으로 고밀도 플라즈마 화학기상 증착(High Density Plasma Chemical Vapor Deposition, 이하에서 HDP CVD라 함)를 사용한 소자분리절연막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(71) 상부에 패드산화막(73)을 형성하고, 상기 패드산화막(73) 상부에 질화막(75)을 형성한다.
그리고, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 질화막(75)과 패드산화막(73) 및 일정두께의 반도체기판(71)을 식각하여 상기 반도체기판(71)에 트렌치를 형성한다. 이때, 패턴이 밀집되는 영역에 형성되는 좁은 영역의 소자분리영역은 소폭의 트렌치(77)가 형성되고, 패턴이 형성되지않은 넓은 영역의 소자분리영역은 광폭의 트렌치(79)가 형성된다.
그 다음에, 상기 트렌치(77,79)를 매립하는 산화막(81)을 형성한다.
이때, 상기 산화막(81)은 HDP CVD 산화막을 형성한 것으로, 아르곤 이온에 의한 이방성식각공정과 증착공정이 동시에 실시되며 그 비율은 1 : 3 정도가 된다. 여기서, 상기 HDP CVD 산화막인 산화막(81)은 소폭의 활성영역에는 적게 형성되고, 광폭의 활성영역에는 많이 형성된다. (제1(b)도)
그리고, 상기 산화막(81)을 CMP하여 상부면을 평탄하게 형성한다. 그러나, 상기 CMP 공정시 상기 광폭의 트렌치(79)가 형성된 부분은 디싱(dishing) 현상을 발생한다. (제1(c)도)
상기한 바와같이 종래기술에 따른 반도체소자의 소자분리절연막 형성방법은, 트렌치를 매립하는 절연막의 상부면을 평탄하게 형성할 수 없어 후속공정을 어렵게 함으로써 소자분리의 특성을 저하시켜 반도체소자의 수율을 저하시키고 반도체소자의 특성 및 신뢰성을 어렵게 하며 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 트렌치를 매립하는 평탄화된 소자분리절연막을 형성하여 후속공정을 용이하게 함으로써 반도체소자의 수율을 향상시키고 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
제1(a)도는 종래기술의 제1실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
제1(b)도 및 제1(c)도는 종래기술의 제2실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
제2(a)도는 본 발명의 제1실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
제2(b)도는 본 발명의 제2실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,31,51,71 : 반도체기판 13,33,53,73 : 패드산화막
15,35,55,75 : 질화막 17,37,57,77 : 소폭의 소자분리절연막
19,39,59,79 : 광폭의 소자분리절연막 21,41,61,81 : 산화막
23 : SOG 절연막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 반도체소자의 트렌치형 소자분리절연막 형성방법에 있어서, 상기 반도체기판 상부에 패드절연막인 제1절연막과 제2절연막 적층구조를 형성하는 공정과, 상기 패드절연막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과, 상기 트렌치를 매립하는 제3절연막을 형성하는 공정과, 상기 제3절연막 상부에 SOG 절연막을 형성하여 평탄화시키는 공정을 포함하는 것을 제1특징으로 한다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 반도체소자의 트렌치형 소자분리절연막 형성방법에 있어서, 상기 반도체기판 상부에 패드절연막인 제1절연막과 제2절연막 적층구조를 형성하는 공정과, 상기 패드절연막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과, 상기 트렌치를 매립하는 HDP CVD 절연막을 증착하되, 식각공정과 증착공정의 비율을 다단계로 조절하여 증착하는 공정과, 상기 HDP CVD 절연막을 식각하여 평탄화시키는 공정을 포함하는 것을 제2특징으로 한다.
한편, 상기한 목적을 달성하기위한 본 발명의 원리는, 트렌치를 매립하는 산화막을 증착하고 광폭의 소자분리영역에 발생되는 요부를 SOG 절연막을 코팅하여 매립한 다음, CMP 공정으로 평탄화공정을 실시하여 디싱현상을 최소화하는 것이다. 또한, 상기 트렌치를 매립하는 산화막을 HDP CVD 산화막으로 형성하되, 소폭 또는 광폭의 활성영역에 소량의 HDP CVD 이 증착되도록 증착공정을 다단계로 형성함으로써 평탄화공정인 CMP 공정시 식각두께를 최소화하여 디싱현상을 최소화하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2(a)도는 본 발명의 제1실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 패드산화막(13), 질화막(15)을 각각 일정두께 형성한다.
그리고, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 질화막(15), 패드산화막(13) 및 일정두께의 반도체기판(11)을 식각하여 소폭과 광폭의 트렌치(17,19)를 형성한다.
이때, 상기 트렌치(19)는 반도체기판(11)을 1000∼4000Å정도의 두께 식각하여 형성한 것이다. 그리고, 상기 소폭의 트렌치(17)는 소자분리영역의 좁은 부분에 형성되고, 광폭의 트렌치(19)는 소자분리영역이 넓은 부분에 형성된다.
그 다음에, 상기 반도체기판(11)의 노출된 표면을 산화시키고, 트렌치(17,19)를 매립하는 4000∼10000Å정도 두께의 산화막(21)을 형성한다. 이때, 상기 산화막(21)은 LPCVD 산화막이나 O3-TEOS APCVD 산화막으로 형성한다.
이때, 상기 광폭의 트렌치(19) 상부는 다른 부분과 비교할 때 요부를 형성하게 된다.
그 다음에, 전체표면상부에 SOG 절연막(23)을 형성하되, 상기 요부를 매립할 수 있도록 상기 SOG 절연막(23)을 스핀코팅(spin coating)방법으로 형성하여 상부면을 평탄화시킨다.
이때, 상기 SOG 절연막(23)은 무기계, 유기계 또는 실세스퀴옥산(silsesquioxane)계의 SOG 절연막을 사용하여 형성하되, 바람직하게는 CMP 공정시 식각속도가 느린 유기계 또는 실세스퀴옥산계 SOG 절연막을 사용한다.
그 다음에, 상기 SOG 절연막(23)을 200∼600℃정도의 온도에서 큐어링(curing)을 실시한다.
그리고, 후속공정으로 상기 질화막(15)을 노출시키는 CMP 공정을 실시하여 평탄화시킨다. 이때, 상기 SOG 절연막(23)이 광폭의 트렌치(19) 부분에 형성되어 광폭의 소자분리영역에 발생되는 디싱현상의 발생을 억제한다. (제2(a)도)
제2(b)도 본 발명의 제2실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도로서, 트렌치 매립물질로 HDP CVD 산화막을 사용한 것이다.
먼저, 반도체기판(31) 상부에 패드산화막(33), 질화막(35)을 각각 일정두께 형성한다.
그리고, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 질화막(35), 패드산화막(33) 및 일정두께의 반도체기판(31)을 식각하여 소폭과 광폭의 트렌치(37,39)를 형성한다.
이때, 상기 트렌치(39)는 반도체기판(31)을 1000∼4000Å정도의 두께 식각하여 형성한 것이다. 그리고, 상기 소폭의 트렌치(37)는 소자분리영역이 좁은 부분에 형성되고, 광폭의 트렌치(39)는 소자분리영역이 넓은 부분에 형성된다.
그 다음에, 상기 반도체기판(31)의 노출된 표면을 산화시켜 트렌치(37,39)를 매립하는 산화막(41)을 형성한다.
이때, 상기 산화막(41)은 HDP CVD 산화막으로 형성한다.
여기서, 상기 HDP CVD 산화막의 증착공정은 아르곤가스에 의한 이방성식각 공정과 증착공정이 동시에 발생하는데, 제1단계는 식각공정과 증착공정을 1:3 정도의 비율로 실시하고 제2단계는 1∼2:3 정도의 비율로 실시하여 트렌치(17,19)를 매립함으로써 활성영역에 조금만 형성되도록 한다. 이때, 상기 식각공정과 증착공정의 비율 조정은 RF 전력을 다단계로 조정하여 실시한다.
그 다음에, CMP 공정을 실시하여 평탄화시킴으로써 디싱현상을 최소화한다. (제2(b)도)
이상에서 설명한 바와같이 본 발명에 따른 반도체 소자의 소자분리절연막 형성방법은, CMP 공정을 이용하여 소자분리영역을 매립하는 절연막을 평탄화시키되, 디싱현상을 최소화하여 후속공정을 용이하게 하며 소자분리특성을 향상시킴으로써 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
Claims (11)
- 반도체소자의 트렌치형 소자분리절연막 형성방법에 있어서, 상기 반도체기판 상부에 패드절연막인 제1절연막과 제2절연막 적층구조를 형성하는 공정과, 상기 패드절연막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과, 상기 트렌치를 매립하는 제3절연막을 형성하는 공정과, 상기 제3절연막 상부에 SOG 절연막을 형성하여 평탄화시키는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
- 청구항 1에 있어서, 상기 제1절연막은 패드산화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 청구항 1에 있어서, 상기 제2절연막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 청구항 1에 있어서, 상기 제3절연막은 4000∼10000Å정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 청구항 1 또는 청구항 4에 있어서, 상기 제3절연막은 LPCVD 절연막, O3-TEOS APCVD 절연막 또는 HDP CVD 절연막과 같은 CVD 절연막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 청구항 1에 있어서, 상기 SOG 절연막은 유기계, 무기계 또는 실세스퀴옥산계의 SOG 절연막 중 어느 한가지의 종류로 형성하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 청구항 1 또는 청구항 6에 있어서, 상기 SOG 절연막은 플로우시킨 후에 CMP 식각속도를 고려하여 큐어링하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 청구항 7에 있어서, 상기 SOG 절연막은 200∼600℃정도의 온도에서 큐어링시키는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 반도체소자의 트렌치형 소자분리절연막 형성방법에 있어서, 상기 반도체기판 상부에 패드절연막인 제1절연막과 제2절연막 적층구조를 형성하는 공정과, 상기 패드절연막 및 일정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과, 상기 트렌치를 매립하는 HDP CVD 절연막을 증착하되, 식각공정과 증착공정의 비율을 다단계로 조절하여 증착하는 공정과, 상기 HDP CVD 절연막을 식각하여 평탄화시키는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
- 청구항 9에 있어서, 상기 HDP CVD 절연막은 식각공정과 증착공정의 비율을 1∼2:3으로 조절하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 청구항 9 또는 청구항 10에 있어서, 상기 식각공정과 증착공정의 비율은 RF 전력을 다단계로 조절하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960070410A KR100232888B1 (ko) | 1996-12-23 | 1996-12-23 | 반도체소자의 소자분리절연막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960070410A KR100232888B1 (ko) | 1996-12-23 | 1996-12-23 | 반도체소자의 소자분리절연막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980051508A KR19980051508A (ko) | 1998-09-15 |
| KR100232888B1 true KR100232888B1 (ko) | 1999-12-01 |
Family
ID=19490330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960070410A KR100232888B1 (ko) | 1996-12-23 | 1996-12-23 | 반도체소자의 소자분리절연막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100232888B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100565759B1 (ko) * | 2004-07-12 | 2006-03-29 | 동부아남반도체 주식회사 | 반도체 소자의 제조방법 |
| KR100806793B1 (ko) * | 2006-09-05 | 2008-02-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02306630A (ja) * | 1989-05-22 | 1990-12-20 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
-
1996
- 1996-12-23 KR KR1019960070410A patent/KR100232888B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02306630A (ja) * | 1989-05-22 | 1990-12-20 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980051508A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100428805B1 (ko) | 트렌치 소자분리 구조체 및 그 형성 방법 | |
| US20010006839A1 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
| KR100841050B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100251280B1 (ko) | 샐로우 트랜치 아이솔레이션 방법 | |
| KR20010064324A (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| KR20070098444A (ko) | 비휘발성 메모리 소자의 소자 분리막 형성방법 | |
| US6602759B2 (en) | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon | |
| US6355539B1 (en) | Method for forming shallow trench isolation | |
| KR100232888B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR20010036818A (ko) | 티형 트렌치 소자분리막 형성방법 | |
| US6828208B2 (en) | Method of fabricating shallow trench isolation structure | |
| US6380047B1 (en) | Shallow trench isolation formation with two source/drain masks and simplified planarization mask | |
| KR100500942B1 (ko) | 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법 | |
| KR100613453B1 (ko) | 반도체 소자의 소자 분리층 형성 방법 | |
| KR100245090B1 (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| KR19990048786A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR0176201B1 (ko) | 반도체 장치의 소자 분리 방법 및 이를 이용한 평탄화 방법 | |
| KR20010061041A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100517351B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100379524B1 (ko) | 반도체 소자의 격리막 형성 방법 | |
| KR20030000489A (ko) | 반도체소자의 제조방법 | |
| KR20050069519A (ko) | 반도체 소자의 제조 방법 | |
| KR20010019280A (ko) | 얕은 트렌치 소자분리 방법 | |
| KR20020002603A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20020018875A (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |