JP3128904B2 - 多結晶シリコンパターンの形成方法 - Google Patents
多結晶シリコンパターンの形成方法Info
- Publication number
- JP3128904B2 JP3128904B2 JP03319782A JP31978291A JP3128904B2 JP 3128904 B2 JP3128904 B2 JP 3128904B2 JP 03319782 A JP03319782 A JP 03319782A JP 31978291 A JP31978291 A JP 31978291A JP 3128904 B2 JP3128904 B2 JP 3128904B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- polycrystalline silicon
- forming
- film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 24
- 238000000034 method Methods 0.000 title description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000011282 treatment Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子のゲートや
キャパシタ等の多結晶シリコンパターンの形成方法に関
する。
キャパシタ等の多結晶シリコンパターンの形成方法に関
する。
【０００２】
【従来の技術】不揮発性記憶素子に用いられる２層多結
晶シリコン（ｐｏｌｙ−Ｓｉ）構造では、フローティン
グゲートとコントロールゲートとの間の接合容量を大き
くすることが、書き込み特性を向上させる上で重要であ
る。そこで、フローティングゲートを形成する多結晶シ
リコン膜の表面に突起を形成することにより、当該多結
晶シリコン膜の表面積を大きくしていた。このように表
面積を大きくした多結晶シリコン膜でパターンを形成す
る方法を図３により説明する。図３の（１）に示す如
く、基板３１上に酸化シリコンよりなるゲート絶縁膜３
２を形成した後、多結晶シリコン膜３３を成膜する。次
いで図３の（２）に示すように、リン拡散処理を行っ
て、多結晶シリコン膜３３中にリンを導入し、続いてア
ニール処理を行う。次いで１０００℃の熱処理を行っ
て、多結晶シリコン膜３３中の結晶を成長させ、その表
面に突起３４を形成する。その後図３の（３）に示す如
く、通常のホトリソグラフィーとエッチングとによっ
て、多結晶シリコン膜３３でパターン３５を形成する。
晶シリコン（ｐｏｌｙ−Ｓｉ）構造では、フローティン
グゲートとコントロールゲートとの間の接合容量を大き
くすることが、書き込み特性を向上させる上で重要であ
る。そこで、フローティングゲートを形成する多結晶シ
リコン膜の表面に突起を形成することにより、当該多結
晶シリコン膜の表面積を大きくしていた。このように表
面積を大きくした多結晶シリコン膜でパターンを形成す
る方法を図３により説明する。図３の（１）に示す如
く、基板３１上に酸化シリコンよりなるゲート絶縁膜３
２を形成した後、多結晶シリコン膜３３を成膜する。次
いで図３の（２）に示すように、リン拡散処理を行っ
て、多結晶シリコン膜３３中にリンを導入し、続いてア
ニール処理を行う。次いで１０００℃の熱処理を行っ
て、多結晶シリコン膜３３中の結晶を成長させ、その表
面に突起３４を形成する。その後図３の（３）に示す如
く、通常のホトリソグラフィーとエッチングとによっ
て、多結晶シリコン膜３３でパターン３５を形成する。
【０００３】
【発明が解決しようとする課題】しかしながら、多結晶
シリコン膜の表面に形成される突起は、パターンを形成
しようとする部分に必ずしもできない。このため、パタ
ーンの表面に一定数の突起を形成することができない。
また突起が必要でない部分にも突起が形成されるので多
結晶シリコン膜をエッチングしてパターンを形成する際
に、突起の部分が残渣になる。
シリコン膜の表面に形成される突起は、パターンを形成
しようとする部分に必ずしもできない。このため、パタ
ーンの表面に一定数の突起を形成することができない。
また突起が必要でない部分にも突起が形成されるので多
結晶シリコン膜をエッチングしてパターンを形成する際
に、突起の部分が残渣になる。
【０００４】本発明は、パターンの表面に突起を形成し
て、その表面積を大きくした多結晶シリコンパターンの
形成方法を提供することを目的とする。
て、その表面積を大きくした多結晶シリコンパターンの
形成方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた多結晶シリコンパターンの形成方
法である。すなわち、第１の工程で、基板上に多結晶シ
リコン膜のパターンを形成し、その後第２の工程で、パ
ターンの側壁に保護壁を形成する。次いで第３の工程
で、リン拡散処理と熱処理もしくはリンイオン注入と熱
処理によって、前記保護壁に覆われていない前記パター
ンの上面のみに、結晶粒を成長させて突起を形成する。
成するためになされた多結晶シリコンパターンの形成方
法である。すなわち、第１の工程で、基板上に多結晶シ
リコン膜のパターンを形成し、その後第２の工程で、パ
ターンの側壁に保護壁を形成する。次いで第３の工程
で、リン拡散処理と熱処理もしくはリンイオン注入と熱
処理によって、前記保護壁に覆われていない前記パター
ンの上面のみに、結晶粒を成長させて突起を形成する。
【０００６】
【作用】上記多結晶シリコンパターンの形成方法では、
パターンを形成した後、当該パターンの側壁に保護壁を
形成したことにより、リン拡散処理と熱処理もしくはリ
ンイオン注入と熱処理によって、保護壁を形成していな
いパターンの上面のみに、結晶粒を成長させて突起を形
成する。一方、パターンの側面は保護壁によって結晶粒
の成長が抑えられるため、突起は形成されない。
パターンを形成した後、当該パターンの側壁に保護壁を
形成したことにより、リン拡散処理と熱処理もしくはリ
ンイオン注入と熱処理によって、保護壁を形成していな
いパターンの上面のみに、結晶粒を成長させて突起を形
成する。一方、パターンの側面は保護壁によって結晶粒
の成長が抑えられるため、突起は形成されない。
【０００７】
【実施例】本発明の実施例を図１に示す形成工程図によ
り説明する。図では、トランジスタのゲートを形成する
場合について説明する。図１の（１）に示す如く、第１
の工程として、まず例えば化学的気相成長法によって、
基板１１の上面に酸化シリコンのゲート絶縁膜１２を形
成する。さらに例えば化学的気相成長法によって、ゲー
ト絶縁膜１２の上面に多結晶シリコン膜１３を、例えば
１００ｎｍの厚さに成膜する。
り説明する。図では、トランジスタのゲートを形成する
場合について説明する。図１の（１）に示す如く、第１
の工程として、まず例えば化学的気相成長法によって、
基板１１の上面に酸化シリコンのゲート絶縁膜１２を形
成する。さらに例えば化学的気相成長法によって、ゲー
ト絶縁膜１２の上面に多結晶シリコン膜１３を、例えば
１００ｎｍの厚さに成膜する。
【０００８】続いて図１の（２）に示すように、通常の
ホトリソグラフィーとエッチングとによって、上記多結
晶シリコン膜１３の２点鎖線で示す部分を除去して、パ
ターン１４を形成する。このとき上記ゲート絶縁膜１２
はエッチングしないで残す。
ホトリソグラフィーとエッチングとによって、上記多結
晶シリコン膜１３の２点鎖線で示す部分を除去して、パ
ターン１４を形成する。このとき上記ゲート絶縁膜１２
はエッチングしないで残す。
【０００９】その後図１の（３）に示すように、第２の
工程として、例えば熱酸化法によって、上記パターン１
４の表面に酸化シリコン膜１５を、例えば４０ｎｍの厚
さに形成する。このとき、基板１１も酸化されて、パタ
ーン１４の周囲の基板１１上に、先に形成されていたゲ
ート絶縁膜１２よりも厚い酸化シリコン膜１６が形成さ
れる。
工程として、例えば熱酸化法によって、上記パターン１
４の表面に酸化シリコン膜１５を、例えば４０ｎｍの厚
さに形成する。このとき、基板１１も酸化されて、パタ
ーン１４の周囲の基板１１上に、先に形成されていたゲ
ート絶縁膜１２よりも厚い酸化シリコン膜１６が形成さ
れる。
【００１０】次いで図１の（４）に示すように、上記酸
化シリコン膜１５，１６をエッチバックして、パターン
１４の上面の酸化シリコン膜１５（２点鎖線で示す部
分）を除去し、パターン１４の側壁に当該酸化シリコン
膜１５よりなる保護壁１７を形成する。このとき酸化シ
リコン膜１６の上層（２点鎖線で示す部分）もエッチン
グされるが、当該酸化シリコン膜１６は酸化シリコン膜
１５より厚く形成されているので、その下層部分が基板
１１上に残る。
化シリコン膜１５，１６をエッチバックして、パターン
１４の上面の酸化シリコン膜１５（２点鎖線で示す部
分）を除去し、パターン１４の側壁に当該酸化シリコン
膜１５よりなる保護壁１７を形成する。このとき酸化シ
リコン膜１６の上層（２点鎖線で示す部分）もエッチン
グされるが、当該酸化シリコン膜１６は酸化シリコン膜
１５より厚く形成されているので、その下層部分が基板
１１上に残る。
【００１１】その後、図１の（５）〜（７）に示す如
く、第３の工程として、上記保護壁１７に覆われていな
い上記パターン１４の上面に突起２０を形成する。突起
２０を形成する方法の一つに、例えばパターン１４を形
成する結晶粒を成長させる方法がある。この方法の一例
としては、図１の（５）に示す如く、例えば化学的気相
成長法によって、パターン１４を覆う状態にして上記基
板１１上に、例えば８Ω・ｃｍのＰＳＧ膜（リンシリケ
ートガラス）１８を、１００ｎｍの厚さに形成する。そ
の後、９５０℃の窒素雰囲気中で５分間のアニール処理
を行う。
く、第３の工程として、上記保護壁１７に覆われていな
い上記パターン１４の上面に突起２０を形成する。突起
２０を形成する方法の一つに、例えばパターン１４を形
成する結晶粒を成長させる方法がある。この方法の一例
としては、図１の（５）に示す如く、例えば化学的気相
成長法によって、パターン１４を覆う状態にして上記基
板１１上に、例えば８Ω・ｃｍのＰＳＧ膜（リンシリケ
ートガラス）１８を、１００ｎｍの厚さに形成する。そ
の後、９５０℃の窒素雰囲気中で５分間のアニール処理
を行う。
【００１２】次いで（６）に示すように、９５０℃に加
熱した三塩化酸化リン（ＰＯＣｌ3 ）雰囲気中で２０分
間のリン拡散処理を行う。上記リン拡散処理では、パタ
ーン１４中に拡散するリン濃度を７×１０20／ｃｍ3 以
上１×１０21／ｃｍ3 以下に設定する。続いて９５０℃
の窒素雰囲気中で１０分間のアニール処理を行う。なお
上記各アニール処理とリン拡散処理とは、同一炉内で連
続的に行う。そして上記一連の熱処理によって、パター
ン１４の結晶が成長する。その後ライトエッチング（例
えばフッ化水素酸によるウェットエッチング）によっ
て、ＰＳＧ膜１８（２点鎖線で示す部分）を除去する。
熱した三塩化酸化リン（ＰＯＣｌ3 ）雰囲気中で２０分
間のリン拡散処理を行う。上記リン拡散処理では、パタ
ーン１４中に拡散するリン濃度を７×１０20／ｃｍ3 以
上１×１０21／ｃｍ3 以下に設定する。続いて９５０℃
の窒素雰囲気中で１０分間のアニール処理を行う。なお
上記各アニール処理とリン拡散処理とは、同一炉内で連
続的に行う。そして上記一連の熱処理によって、パター
ン１４の結晶が成長する。その後ライトエッチング（例
えばフッ化水素酸によるウェットエッチング）によっ
て、ＰＳＧ膜１８（２点鎖線で示す部分）を除去する。
【００１３】続いて図１の（７）に示すように、上記処
理を行った基板１１を、１０００℃以上１２００℃以下
の温度で熱処理を行う。この熱処理によって、パターン
１４中の結晶粒１９が大きく成長して、当該パターン１
４の表面を成長した結晶粒１９によって突起２０を形成
する。このときパターン１４の側壁には保護壁１７が形
成されているために、当該保護壁１７が結晶粒１９の成
長を抑え込むので、パターン１４の側壁には突起が形成
されない。
理を行った基板１１を、１０００℃以上１２００℃以下
の温度で熱処理を行う。この熱処理によって、パターン
１４中の結晶粒１９が大きく成長して、当該パターン１
４の表面を成長した結晶粒１９によって突起２０を形成
する。このときパターン１４の側壁には保護壁１７が形
成されているために、当該保護壁１７が結晶粒１９の成
長を抑え込むので、パターン１４の側壁には突起が形成
されない。
【００１４】上記図１の（５），（６）で説明した工程
の代わりに、図２に示すように、保護壁１７と酸化シリ
コン膜１６とをイオン注入マスクにして、イオン注入に
より、パターン１４の上層に例えばリン（Ｐ+ ）を導入
することも可能である。この場合のイオン注入条件とし
ては、例えば、注入エネルギーを５０ｋｅＶ〜６０ｋｅ
Ｖ，ドーズ量を７×１０20／ｃｍ3 〜１×１０21／ｃｍ
3 に設定する。上記イオン注入を行った後に、９５０℃
の窒素雰囲気中で１０分間のアニール処理を行って、パ
ターン１４に生じた結晶欠陥等を解消する。その後、ラ
イトエッチング（例えばフッ化水素酸によるウェットエ
ッチング）によって、パターン１４の表面に生じた自然
酸化膜（図示せず）を除去する。
の代わりに、図２に示すように、保護壁１７と酸化シリ
コン膜１６とをイオン注入マスクにして、イオン注入に
より、パターン１４の上層に例えばリン（Ｐ+ ）を導入
することも可能である。この場合のイオン注入条件とし
ては、例えば、注入エネルギーを５０ｋｅＶ〜６０ｋｅ
Ｖ，ドーズ量を７×１０20／ｃｍ3 〜１×１０21／ｃｍ
3 に設定する。上記イオン注入を行った後に、９５０℃
の窒素雰囲気中で１０分間のアニール処理を行って、パ
ターン１４に生じた結晶欠陥等を解消する。その後、ラ
イトエッチング（例えばフッ化水素酸によるウェットエ
ッチング）によって、パターン１４の表面に生じた自然
酸化膜（図示せず）を除去する。
【００１５】次いで上記図１の（７）で説明した工程を
行って、パターン１４を形成する結晶を成長させて、パ
ターン１４の上面に突起２０を形成する。
行って、パターン１４を形成する結晶を成長させて、パ
ターン１４の上面に突起２０を形成する。
【００１６】
【発明の効果】以上、説明したように本発明によれば、
多結晶シリコン膜よりなるパターンの上面のみに突起を
形成することができるため、パターンの上面のみ表面積
を大きくすることができるので、十分な接合面積を確保
することが可能になる。また、多結晶シリコン膜を形成
した後にパターンを形成するので、パターンを形成する
エッチングで、残渣の発生が無くなる。
多結晶シリコン膜よりなるパターンの上面のみに突起を
形成することができるため、パターンの上面のみ表面積
を大きくすることができるので、十分な接合面積を確保
することが可能になる。また、多結晶シリコン膜を形成
した後にパターンを形成するので、パターンを形成する
エッチングで、残渣の発生が無くなる。
【図１】実施例の形成工程図である。
【図２】不純物を導入する別の方法の説明図である。
【図３】従来例の形成工程図である。
１１ 基板 １３ 多結晶シリコン膜 １４ パターン １７ 保護壁 ２０ 突起
フロントページの続き (56)参考文献 特開 昭64−81324（ＪＰ，Ａ) 特開 昭58−216469（ＪＰ，Ａ) 特開 平３−138982（ＪＰ，Ａ) 特開 平２−228075（ＪＰ，Ａ) 特開 平１−300570（ＪＰ，Ａ) 特開 平５−129204（ＪＰ，Ａ) 特開 平１−133372（ＪＰ，Ａ) 特開 昭63−226966（ＪＰ，Ａ) 特開 昭63−169069（ＪＰ，Ａ) 特開 昭60−167472（ＪＰ，Ａ) 特開 昭60−117675（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 H01L 21/20 H01L 27/115 H01L 29/788 H01L 29/792
Claims (1)
- 【請求項１】 基板上に多結晶シリコン膜のパターンを
形成する第１の工程と、 前記パターンの側壁に保護壁を形成する第２の工程と、リン拡散処理と熱処理、もしくはリンイオン注入と熱処
理によって、 前記保護壁に覆われていない前記パターン
の上面のみに、結晶粒を成長させて突起を形成する第３
の工程とよりなることを特徴とする多結晶シリコンパタ
ーンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03319782A JP3128904B2 (ja) | 1991-11-07 | 1991-11-07 | 多結晶シリコンパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03319782A JP3128904B2 (ja) | 1991-11-07 | 1991-11-07 | 多結晶シリコンパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129634A JPH05129634A (ja) | 1993-05-25 |
| JP3128904B2 true JP3128904B2 (ja) | 2001-01-29 |
Family
ID=18114132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03319782A Expired - Fee Related JP3128904B2 (ja) | 1991-11-07 | 1991-11-07 | 多結晶シリコンパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128904B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10624556B2 (en) | 2016-05-17 | 2020-04-21 | Micrima Limited | Medical imaging system and method |
-
1991
- 1991-11-07 JP JP03319782A patent/JP3128904B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10624556B2 (en) | 2016-05-17 | 2020-04-21 | Micrima Limited | Medical imaging system and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129634A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2779289B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62247572A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPS6359251B2 (ja) | ||
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JP3128904B2 (ja) | 多結晶シリコンパターンの形成方法 | |
| EP0287031B1 (en) | High breakdown voltage insulating film provided between polysilicon layers | |
| JPH0324727A (ja) | 半導体装置の製造方法 | |
| JP3034327B2 (ja) | キャパシタ電極の形成方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2666565B2 (ja) | 半導体装置の製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH0521463A (ja) | 薄膜トランジスタの製造方法 | |
| JP2685401B2 (ja) | 酸化ケイ素単離領域の形成方法 | |
| JPH05129204A (ja) | 多結晶シリコン膜の形成方法 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| JPS621269B2 (ja) | ||
| JPH01101663A (ja) | 半導体装置の製造方法 | |
| JPS61121326A (ja) | 半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JP3196373B2 (ja) | 半導体装置の製造方法 | |
| JPH04230024A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |