JPS61121326A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61121326A JPS61121326A JP24238484A JP24238484A JPS61121326A JP S61121326 A JPS61121326 A JP S61121326A JP 24238484 A JP24238484 A JP 24238484A JP 24238484 A JP24238484 A JP 24238484A JP S61121326 A JPS61121326 A JP S61121326A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon substrate
- film
- semiconductor substrate
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000011521 glass Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 239000000654 additive Substances 0.000 abstract 1
- 230000000996 additive effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、酸化膜の緩衝膜を用いたドープド・オキサ
イド法による拡散において、熱処理時に少量のＨＣｌを
添加するようにした半導体装置の製造方法に関する。
イド法による拡散において、熱処理時に少量のＨＣｌを
添加するようにした半導体装置の製造方法に関する。
（従来の技術）
半導体基板にＮ型やＰ型の不純物を拡散する技術方法と
してドープド・オキサイド法と呼ばれる技術がある。以
下にドープド・オキサイド拡散法について説明する。
してドープド・オキサイド法と呼ばれる技術がある。以
下にドープド・オキサイド拡散法について説明する。
第２図（ａｌに示すように、公知の手法で半導体基板１
を酸化して酸化ｙ！２を形成し、この酸化Ｍ２をホトリ
ソグラフィ技術で所定の位置に窓あけを行って開孔部３
を形成する。
を酸化して酸化ｙ！２を形成し、この酸化Ｍ２をホトリ
ソグラフィ技術で所定の位置に窓あけを行って開孔部３
を形成する。
次いで、第２図（ｂｌに示すように、この表面に低温気
相成長（ＣＶＤＩによりリンやボロンなどの不純物をド
ープしたガラス膜４ （ＰＳＧ、ＢＳＧ）を成長させ
る。この手法について（よ、公知の技術（第１７回半導
体専門講習会予稿前田和夫 １人。
相成長（ＣＶＤＩによりリンやボロンなどの不純物をド
ープしたガラス膜４ （ＰＳＧ、ＢＳＧ）を成長させ
る。この手法について（よ、公知の技術（第１７回半導
体専門講習会予稿前田和夫 １人。
Ａｍ１ｃｋ Ｊ、 Ｖａｅ、 Ｓｅｉ、 Ｔｅｅｋｎｏ
ｌ、 １４（１５） １０５３（１９７７））であり、
ここでの説明は省略する。
ｌ、 １４（１５） １０５３（１９７７））であり、
ここでの説明は省略する。
次に、０２あるいはＮ２などの活性もしくは不活性雰囲
気で高温熱処理を行なうと、第２図ｆｃｌに示すように
、ＣＶＤによるガラス膜４からリンなどの不純物が半導
体基板１へ拡散して行き、不純物拡散を行なうことがで
きる。第２図（ｃｌにおいて、５はＣｖＤによるガラス
膜４より、不純物拡散が行なわれた拡散領域である。
気で高温熱処理を行なうと、第２図ｆｃｌに示すように
、ＣＶＤによるガラス膜４からリンなどの不純物が半導
体基板１へ拡散して行き、不純物拡散を行なうことがで
きる。第２図（ｃｌにおいて、５はＣｖＤによるガラス
膜４より、不純物拡散が行なわれた拡散領域である。
このドープド・オキサイド法は通常の熱拡散法に比べて
＋１１ 拡散のプロファイルが低温成長ガラス膜の不
純物濃度により決定されるため、ガラス膜中の不純物濃
度をコントロールすることにより半導体基板上に均一な
拡散を行なうことができること、 （２） ガラス膜中の不純物濃度を高濃度にすること
により非常に低抵抗の拡散層を形成することができるこ
と、 の特徴がある。したがって高不純物濃度（低抵抗）で均
一な拡散層にこのドープド・オキサイド法を用いるとよ
い。
純物濃度により決定されるため、ガラス膜中の不純物濃
度をコントロールすることにより半導体基板上に均一な
拡散を行なうことができること、 （２） ガラス膜中の不純物濃度を高濃度にすること
により非常に低抵抗の拡散層を形成することができるこ
と、 の特徴がある。したがって高不純物濃度（低抵抗）で均
一な拡散層にこのドープド・オキサイド法を用いるとよ
い。
しかしながら、このドープド・オキサイド法を用いて低
抵抗の拡散層を形成しようとすると通常の熱拡散よりも
少ないものの、半導体基板に格子ひずみ（結晶欠陥）な
どを生じさせるという欠点があった。
抵抗の拡散層を形成しようとすると通常の熱拡散よりも
少ないものの、半導体基板に格子ひずみ（結晶欠陥）な
どを生じさせるという欠点があった。
特に、エミッタ工程にこの方法を用いた場合、注入効率
をあげるためにはエミッタ領域の高濃度、低抵抗化は不
可欠であり、多量の不純物を拡散することにより生ずる
格子ひずみなどの結晶欠陥はエミッタ・ベース間の短絡
などを誘発し、回路としての機能を損うなどの欠点があ
った。
をあげるためにはエミッタ領域の高濃度、低抵抗化は不
可欠であり、多量の不純物を拡散することにより生ずる
格子ひずみなどの結晶欠陥はエミッタ・ベース間の短絡
などを誘発し、回路としての機能を損うなどの欠点があ
った。
そこで、この欠点を回避する手法として酸化膜を拡散の
緩衝膜として使う方法が提案されている。
緩衝膜として使う方法が提案されている。
これを以下に説明する。第２図（ａｌで示したように、
半導体基板１を酸化して酸化膜２を形成し、この酸化膜
２に窓３をあける工程までは第２図（ａｌと同じ工程で
行なう。
半導体基板１を酸化して酸化膜２を形成し、この酸化膜
２に窓３をあける工程までは第２図（ａｌと同じ工程で
行なう。
次に、この基板表面に第２図［ｄｌに示すように熱酸化
もしくはＣＶＤ成長で拡散源（不純物）を含まない薄い
酸化膜６を成長させる。
もしくはＣＶＤ成長で拡散源（不純物）を含まない薄い
酸化膜６を成長させる。
次に、第２図＋６１に示すように不純物を含ませたガラ
ス膜４を成長さすろ。次に、高温の熱処理を行なうこと
により、先に成長させた酸化膜をｍ衝膜として不純物を
半導体基板に拡散させる。第２図＋６１において、５が
拡散された不純物層である。
ス膜４を成長さすろ。次に、高温の熱処理を行なうこと
により、先に成長させた酸化膜をｍ衝膜として不純物を
半導体基板に拡散させる。第２図＋６１において、５が
拡散された不純物層である。
この緩衝膜としての酸化膜の厚さと拡散の深さの関係を
参考例として第３図に示す。
参考例として第３図に示す。
この第３図は横軸にＳｉＯ□の酸化膜の厚さをとり、縦
軸に拡散の深さをとっており、図中の特性ａは１１５０
℃、６０分の場合、特性すは１２００℃。
軸に拡散の深さをとっており、図中の特性ａは１１５０
℃、６０分の場合、特性すは１２００℃。
４２０分の場合、特性Ｃは１２５０℃、２４０分の場合
をそれぞれ示す。
をそれぞれ示す。
（発明が解決しようとする問題点）
しかしながら、酸化膜を緩衝膜として用いる方法は酸化
膜がクッションの役割を果たすため格子ひずみを発生さ
せないという長所はあるものの高濃度拡散を行う場合に
は酸化膜を緩衝膜として用いない場合より温度を高くす
るかあるいは時間を長くするなどの手法を用いねばなら
ず、拡散のプロファイルが変わる（エミッタにドープド
・オキサイドを用いるときはペースのプロファイルが変
わる）、処理時間が長くなるなどの欠点があった。
膜がクッションの役割を果たすため格子ひずみを発生さ
せないという長所はあるものの高濃度拡散を行う場合に
は酸化膜を緩衝膜として用いない場合より温度を高くす
るかあるいは時間を長くするなどの手法を用いねばなら
ず、拡散のプロファイルが変わる（エミッタにドープド
・オキサイドを用いるときはペースのプロファイルが変
わる）、処理時間が長くなるなどの欠点があった。
この発明は前記従来技術がもっている問題点のうち、拡
散のプロファイルが変わる点および処理時間が長（なる
点について解決した半導体装置の製造方法を提供するも
のである。
散のプロファイルが変わる点および処理時間が長（なる
点について解決した半導体装置の製造方法を提供するも
のである。
（問題点を解決するための手段）
この発明は、半導体装置の製造方法において、ドープド
・オキサイド法を用いて高温熱処理時に雰囲気としてＨ
ＣＪを添加した気体を用いて高濃度拡散層を得る工程を
導入したものである。
・オキサイド法を用いて高温熱処理時に雰囲気としてＨ
ＣＪを添加した気体を用いて高濃度拡散層を得る工程を
導入したものである。
（作 用）
この発明によれば、以上のような工程を導入することに
より、シリコン基板上に酸化膜を介して形成されたＰＳ
Ｇよりリンがこのａｍ膜を通してシリコン基板に拡散さ
れ、高濃度拡散層が得られる。
より、シリコン基板上に酸化膜を介して形成されたＰＳ
Ｇよりリンがこのａｍ膜を通してシリコン基板に拡散さ
れ、高濃度拡散層が得られる。
（実施例）
以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第１図（ａｌないし第１図ｆ
ｄｌはその一実施例の工程説明図である。
て図面に基づき説明する。第１図（ａｌないし第１図ｆ
ｄｌはその一実施例の工程説明図である。
この第１図（ａｌ〜第１図ｆｄｌはそれぞれ第２図（ａ
）、第２図（ｄ）、第２図（ｅ）、第２図［ｆｌに対応
するものであり、この第１図ｔａ＋〜第１図ｆｄｌにお
いて、第２図（ａｌ〜第２図１ａｌと同一部分には同一
符号を付して述べる。
）、第２図（ｄ）、第２図（ｅ）、第２図［ｆｌに対応
するものであり、この第１図ｔａ＋〜第１図ｆｄｌにお
いて、第２図（ａｌ〜第２図１ａｌと同一部分には同一
符号を付して述べる。
まず、第１図［ａｌに示すように、半導体基体として、
Ｐ型（ボロンドープ）のシリコン基板１に熱酸化膜２を
公知の手法で約１００００人成長させる。
Ｐ型（ボロンドープ）のシリコン基板１に熱酸化膜２を
公知の手法で約１００００人成長させる。
次に公知のホトリソグラフィ技術によりこの熱酸化膜２
に窓あけを行ない開孔部３を形成する。
に窓あけを行ない開孔部３を形成する。
次に、７５０℃Ｗｅ＋Ｏ□雰囲気でシリコン基板１上に
第１図ｆｂｌに示すように、熱酸化膜６を約８００人つ
ける。このときすで（こ１００００人成長している酸化
膜２の厚さはほとんど変化しない。
第１図ｆｂｌに示すように、熱酸化膜６を約８００人つ
ける。このときすで（こ１００００人成長している酸化
膜２の厚さはほとんど変化しない。
次いで、第１図（Ｃ）に示すように、常圧ＣＶＤ装置に
よりシリコン基板１の表面に４０００人のＰＳＧ（リン
ガラス）４を成長させる。このときの成長条件は４１０
℃で８０００ＰＰＭ ？曳２．４１７分、ＳｉＨ。
よりシリコン基板１の表面に４０００人のＰＳＧ（リン
ガラス）４を成長させる。このときの成長条件は４１０
℃で８０００ＰＰＭ ？曳２．４１７分、ＳｉＨ。
０．８１７Ｍ 、 ０２１．１７Ｍとする。このＰＳＧ
４の膜のリン濃度は約２５ （Ｐ２Ｏ，）Ｗ＋Ｘである
。
４の膜のリン濃度は約２５ （Ｐ２Ｏ，）Ｗ＋Ｘである
。
次に、これを１１２０℃の０□雰囲気、ＨＣＩ分圧１５
％で６０分の熱処理を行なうと、第１図（ｄｌに示すよ
うに、ＰＳＧ４よりリンが酸化膜２の緩ｍ膜を通してシ
リコン基板１に拡散されρ、ｂ２５Ω／ロ、ｘｊ＝５μ
ｍの高濃度拡散層５が得られる。
％で６０分の熱処理を行なうと、第１図（ｄｌに示すよ
うに、ＰＳＧ４よりリンが酸化膜２の緩ｍ膜を通してシ
リコン基板１に拡散されρ、ｂ２５Ω／ロ、ｘｊ＝５μ
ｍの高濃度拡散層５が得られる。
ところが、ＨＣｌを添加しない場合は、ρ５＝２５Ω／
口ＩＸＪ＝Ｆ４μｍとなり、高シート抵抗、浅い接合深
さしか得られない。
口ＩＸＪ＝Ｆ４μｍとなり、高シート抵抗、浅い接合深
さしか得られない。
なお、ＨＣｌを添加することにより、５Ｉ０２中あるい
はＳｉ中の不純物の拡散係数が増加する現象については
、よく理解されていないが、おそらく、ＨＣｌの触媒作
用であると思われろ。
はＳｉ中の不純物の拡散係数が増加する現象については
、よく理解されていないが、おそらく、ＨＣｌの触媒作
用であると思われろ。
このＭＣＩを添加することにより、Ｓｉ中の０２の拡散
係数が大となった例ばＪｏｅｅｎａｌ ｏｆ ｔｈｅ
Ｋｌｅｅｔｒｏ −ｅｈｅｍｉｅａｌ ５ｏｅｉｅｔｙ
、１２５．４５３（１９７８）に発表されている。
係数が大となった例ばＪｏｅｅｎａｌ ｏｆ ｔｈｅ
Ｋｌｅｅｔｒｏ −ｅｈｅｍｉｅａｌ ５ｏｅｉｅｔｙ
、１２５．４５３（１９７８）に発表されている。
（発明の効果）
以上詳細に説明したように、この発明によれば、酸化膜
のＩＩＴｒｉ膜を用いたドープド・オキサイド法による
拡散において熱処理時少量のＨＣｌを添加するようにし
たので、添加しない場合に比してより低温、より短い時
間で高濃度、低欠陥の拡散層を形成できる。
のＩＩＴｒｉ膜を用いたドープド・オキサイド法による
拡散において熱処理時少量のＨＣｌを添加するようにし
たので、添加しない場合に比してより低温、より短い時
間で高濃度、低欠陥の拡散層を形成できる。
したがって、この手法をたとえばバイポーラプロセスの
エミッタ拡散などに用いることにより、注入効率のよい
トランジスタを備えたバイポーラ集積回路を高歩留りで
製造できる。
エミッタ拡散などに用いることにより、注入効率のよい
トランジスタを備えたバイポーラ集積回路を高歩留りで
製造できる。
第１図（ａｌないし第１図（ｄｉはそれぞれこの発明の
半導体装置の一実施例の工程説明図、第２図１ａｌない
し第２図（ｆｌはそれぞれ従来の半導体装置の工程説明
図、第３図は第２図１ａｌの工程において酸化膜を緩衝
膜として半導体基板に不純物を拡散した場合の酸化膜と
拡散の深さの関係を示す図である。 １ シリコン基板、２・・熱酸化膜、３・・開孔部、４
ＰｓＧ、５・−・高濃度拡散層。 第１図 １：ノリフン基手反 ２１轡劇ピ乙贋 ３：閉孔部 ４：Ｐ５（ｒ ５：高１度孤敗冒 第２図 第２図 第３図 故を層厚（ＩＪ）
半導体装置の一実施例の工程説明図、第２図１ａｌない
し第２図（ｆｌはそれぞれ従来の半導体装置の工程説明
図、第３図は第２図１ａｌの工程において酸化膜を緩衝
膜として半導体基板に不純物を拡散した場合の酸化膜と
拡散の深さの関係を示す図である。 １ シリコン基板、２・・熱酸化膜、３・・開孔部、４
ＰｓＧ、５・−・高濃度拡散層。 第１図 １：ノリフン基手反 ２１轡劇ピ乙贋 ３：閉孔部 ４：Ｐ５（ｒ ５：高１度孤敗冒 第２図 第２図 第３図 故を層厚（ＩＪ）
Claims (1)
- 半導体基体に酸化膜を形成する工程と、この半導体基
体の一主面の酸化膜の一部を除去することにより半導体
基体の一部を露出させる工程と、一部が露出したこの半
導体基体の一主面の全面に拡散源としての不純物を含有
したガラス膜を成長させる工程と、このガラス膜を成長
させた上記半導体基体をＨＣｌを添加した雰囲気中で熱
処理を施して上記半導体基体に上記ガラス膜から不純物
を拡散させて高濃度不純物層を得る工程とを有するとを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24238484A JPS61121326A (ja) | 1984-11-19 | 1984-11-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24238484A JPS61121326A (ja) | 1984-11-19 | 1984-11-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61121326A true JPS61121326A (ja) | 1986-06-09 |
Family
ID=17088360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24238484A Pending JPS61121326A (ja) | 1984-11-19 | 1984-11-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61121326A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3837761A1 (de) * | 1987-11-07 | 1989-05-24 | Mitsubishi Electric Corp | Verfahren zum herstellen einer halbleitereinrichtung vom p-typ unter verwendung der diffusion von borglas |
| WO1999049521A1 (de) * | 1998-03-25 | 1999-09-30 | Siemens Solar Gmbh | Verfahren zur einseitigen dotierung eines halbleiterkörpers |
| NL1012961C2 (nl) * | 1999-09-02 | 2001-03-05 | Stichting Energie | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057776A (ja) * | 1973-09-17 | 1975-05-20 | ||
| JPS54970A (en) * | 1977-06-06 | 1979-01-06 | Hitachi Ltd | Impurity diffusion method |
-
1984
- 1984-11-19 JP JP24238484A patent/JPS61121326A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5057776A (ja) * | 1973-09-17 | 1975-05-20 | ||
| JPS54970A (en) * | 1977-06-06 | 1979-01-06 | Hitachi Ltd | Impurity diffusion method |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3837761A1 (de) * | 1987-11-07 | 1989-05-24 | Mitsubishi Electric Corp | Verfahren zum herstellen einer halbleitereinrichtung vom p-typ unter verwendung der diffusion von borglas |
| US4996168A (en) * | 1987-11-07 | 1991-02-26 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing P type semiconductor device employing diffusion of boron glass |
| WO1999049521A1 (de) * | 1998-03-25 | 1999-09-30 | Siemens Solar Gmbh | Verfahren zur einseitigen dotierung eines halbleiterkörpers |
| US6448105B1 (en) | 1998-03-25 | 2002-09-10 | Siemens And Shell Solar Gmbh | Method for doping one side of a semiconductor body |
| NL1012961C2 (nl) * | 1999-09-02 | 2001-03-05 | Stichting Energie | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| WO2001024279A1 (en) * | 1999-09-02 | 2001-04-05 | Stichting Energieonderzoek Centrum Nederland | Method for the production of a semiconductor device |
| US6756290B1 (en) | 1999-09-02 | 2004-06-29 | Stichting Energieonderzoek Centrum Nederland | Method for the production of a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6391749B1 (en) | Selective epitaxial growth method in semiconductor device | |
| JPH0469814B2 (ja) | ||
| JP4972330B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2572512B2 (ja) | 拡散型シリコン素子基板の製造方法 | |
| JPS61121326A (ja) | 半導体装置の製造方法 | |
| JP3097107B2 (ja) | エピタキシャル成長方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPH05175536A (ja) | 半導体素子作製方法 | |
| JPH1041311A (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
| JPH03235326A (ja) | 半導体装置の製造方法 | |
| JPH04262537A (ja) | 光電変換デバイスの製造方法 | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 | |
| JP3128904B2 (ja) | 多結晶シリコンパターンの形成方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0616498B2 (ja) | エピタキシアルウエ−ハの製造方法 | |
| JPS62128563A (ja) | 半導体素子とその製造方法 | |
| JPH0283928A (ja) | 半導体装置の製造方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 | |
| JPS6386426A (ja) | 化合物半導体装置の製造方法 | |
| JPH04199813A (ja) | 半導体装置の製造方法 | |
| JPH07201873A (ja) | 半導体装置の製造方法 | |
| JPS5996723A (ja) | 半導体装置の製造方法 | |
| JPH0547774A (ja) | 半導体装置の製造方法 |