JPH0396228A - イオン注入方法 - Google Patents
イオン注入方法Info
- Publication number
- JPH0396228A JPH0396228A JP23371889A JP23371889A JPH0396228A JP H0396228 A JPH0396228 A JP H0396228A JP 23371889 A JP23371889 A JP 23371889A JP 23371889 A JP23371889 A JP 23371889A JP H0396228 A JPH0396228 A JP H0396228A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ions
- implanted
- oxide film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 150000002500 ions Chemical class 0.000 claims abstract description 46
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 239000002344 surface layer Substances 0.000 claims abstract description 15
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 239000013078 crystal Substances 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 abstract description 24
- 229910052732 germanium Inorganic materials 0.000 abstract description 9
- -1 germanium ions Chemical class 0.000 abstract description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000005465 channeling Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
酸化膜を表面に形成した半導体層に不純物イオンを注入
するイオン注入方法に関し、 マイクロチャネリングを発生させずに、不純物濃度を容
易に制御することを目的とし、減圧雰囲気中で、表面に
酸化膜が形成された半導体層に、イオンを該表面の法線
方向から傾けて照射し、前記酸化膜を叩き出して除去し
ながら、前記半導体層の表層を非単結晶化する工程と、
前記半導体層の表層を酸化性雰囲気にさらすことなく、
導電型層形或用不純物イオンを前記非単結晶化半導体層
に注入する工程とを含み構或する．〔産業上の利用分野
〕 本発明は、イオン注入方法に関し、より詳しくは、酸化
膜を表面に形成した半導体層に不純物イオンを注入する
イオン注入方法に関する．〔従来の技術〕 ＭＯＳ｝ランジスタやバイポーラトランジスタ等を半導
体基板に形戒する場合には、半導体基板に硼素や燐イオ
ン等の不純物イオンを注入し、これを拡散して導電型領
域層を形戒することが行われているが、半導体装置の高
集積化及び高速化にともない、不純物イオンを低エネル
ギーで注入して浅い導電型領域層を形戒するようにして
いる．ところで、単結晶の半導体基板に不純物イオンを
垂直に注入すると、不純物イオンはチャネリングによっ
て深く入り込むために、深さ方向に対する所望の不純物
プロファイル分布が得にくくなる．このために、半導体
基板の表面に対する法線から７゜程度傾けた方向から不
純物イオンを注入し、チャネリングの発生を防止するよ
うにしているが、注入された不純物イオンのなかには、
結晶の原子と衝突してイオン進入方向が結晶方向とほぼ
平行になるものがあり、第６図に示すように、不純物の
分布が僅かに深くなるといった不都合がある．この現象
は、マイクロチャネリングと呼ばれている． 〔発明が解決しようとするｉｌｌ！ｌ）そこで、マイク
ロチャネリングを解消するために、半導体基板の表面に
形成された自然酸化暎を利用し、この酸化膜の上からイ
オン注入を行い、この酸化膜によってエネルギーを減衰
させるようにしているが、このＳｉｎ，′ＷＡによって
不純物イオンの一部が捕捉されてしまい、半導体基板表
層の不純物濃度が低下してしまう． これは、酸化膜の厚さが数十人と薄い場合にも現れ、Ｓ
ｉＯｔｌｌＷを付けたシリコン基板にガリウムイオンを
注入してバイポーラトランジスタのベース層を形戒する
と、例えば第７図に示すように、酸化膜が３０〜７０人
と薄い場合であっても、基板多一ト抵抗や電流増幅度が
大きく変化することが確かめられている（参考；電子情
報通信学会技術研究報告ＳＤＭ−８８−５８）． したがって、酸化膜を付着してマイクロチャネリングの
発生を抑制する場合には、不純物濃度の制御が難しくな
るといった不都合がある．本発明はこのような問題に鑑
みてなされたものであって、不純物を注入する際の・マ
イクロチャネリングの発生を抑制し、不純物濃度を容易
に制御することができるイオン注入方法を提供すること
を目的とする． 〔課題を解決するための手段〕 上記した課題は、減圧雰囲気中で、表面に酸化膜が形成
された半導体層に、イオンを該表面の法線方向から傾け
て照射し、前記酸化膜を叩き出して除去しながら、゛前
記半導体層の表層を非単結晶化する工程と、前記半導体
層の表層を酸化性雰囲気にさらすことなく、導電型層形
成用不純物イオンを前記非単結晶化半導体層に注入する
工程とを備えたことを特徴とするイオン注入方法により
解決する． （作 用〕 本発明によれば、半導体層に不純物イオンを注入する前
に、シリコンやゲルマニウム等のイオンを半導体層に注
入するようにしている．この場合、半導体層の表面に酸
化膜を付けた状態で、半導体イオンを斜めに注入するよ
うにしているため、酸化展はそのイオンの衝撃により叩
き出されて除去されることになる．しかも、そのイオン
は、酸化膜を貫通して半導体層に達し、その表層を非単
結晶化することになる． したがって、その後に注入された不純物イオンは、その
非単結晶層によってマイクロチャネリングが起きにくく
なる上に、その濃度が酸化膜によって吸収されることが
なくなり、所望の濃度の不純物イオンを半導体層に注入
することができる．また、本発明によれば、半導体層表
面の酸化膜を予め除去する手間を軽減することが可能に
なる．〔実施例〕 そこで、以下に本発明の実施例を図面に基づいて説明す
る． 第１図は、本発明の一実施例を断面で示す工程図であっ
て、図中符号ｌは、シリコンよりなりＰ型半導体基板で
、その表面には、厚さ２２人のＳｔｏｔＷＡ ２が形成
されている（第１図（ａ））．このような状態において
、例えばＮＰＮバイポーラトランジスタのベース層を形
成する場合には、まず、半導体基板ｌの上層に形成され
たＮウェル３にＰ型イオン注入層を形戒する必要がある
．そこで、半導体基板ｌを数↑ｏｒ’ｒの減圧雰囲気中
に設置して、半導体基板１の表面に対する法線方向から
角度θを数十度傾けて半導体基板１にゲルマニウムイオ
ンやシリコンイオン等を注入すると（第１図（ｂ））、
半導体基板ｌのＳｉＯｚ膜２はそのイオンによって叩き
出されてエッチングされる一方、ゲルマニウム等のイオ
ンが半導体基板１の表層に入り込んでその表層を非単結
晶化して非単結晶層４を形成する（第１図（ｃ））．例
えば、イオン注入エネルギーを４０ｋｅＶとし、注入角
を法線方向に対して６０゜として、シリコンやゲルマニ
ウム等のイオンのドーズ量とＳｉＯＩＩ！！２のエッチ
ング速度の関係を求めると、第２図のような結果が得ら
れ、ゲルマニウムイオンによれば、ドーズＩＩＸＩＯ１
Ｓ／ｃｊの条件で、２２人／ｗｉｎのｓｔｏｔｌｌ！エ
ッチング速度が得られた．また、イオン注入角度とｓｔ
ｏ．膜２とのエッチング速度の関係を求めると、第３図
に示す結果が得られ、６０゜の場合にエッチング量が最
大となる．これは、イオン注入角度が大きい場合には、
イオンの跳ね返り量が多く、また、イオン注入角度が小
さい場合には、半導体基板ｌへの注入にエネルギーが使
用されるため、エッチング量が減少するからと考えられ
る． さらに、ゲルマニウムイオンの注入量分布を調べると、
第４図に示すようなガウス分布状のプロファイルが得ら
れ、この部分が非単結晶層４となる． 次に、自然酸化膜の再付着を防止するために、減圧状態
を保持しながら、例えば、エネルギー数ｋｅＶ程度で、
数度の傾きθ１をもって二弗化硼素イオンを注入すると
、注入されたイオンは非単結晶層４によってチャネリン
グが阻止されて半導体基板ｌの表層に入り込んでＰ型イ
オン注入層５を形成する（第１図（ｄ））． 不純物イオン注入後の半導体基板１における分物濃度分
布とその深さの関係についてその一例を示すと、第５図
に示すようになり、シリコンイオン（Ｓｉ” ）を注入
したり、ゲルマニウムイオン（Ｇｅ” ）を注入した場
合には、非単結晶化されていないシリコン基板１に直接
注入する場合に比べて、深く入り込まず、マイクロチャ
ネリングもほとんと生じていないことがわかる． この後に、半導体基板ｌの非単結晶層４をアニールし、
この非単結晶層４を単結晶化するとともに、イオン注入
層５を活性化してバイボーラトランジスタのベースとな
る導電型領域層を形戒することになる． なお、上記した例では、Ｐ型のイオンを注入する場合に
ついて述べたが、ヒ素等の不純物イオンをＮ型領域に注
入する場合にも適用できる．〔発明の効果〕 以上述べたように本発明によれば、半導体層の表面に酸
化膜を付けた状態で、シリコンやゲルマニウム等のイオ
ンを半導体層に斜めに注入するようにしているので、酸
化膜はそのイオンの衝撃により叩き出されて除去される
ことになり、酸化膜を別工程によって除去する手間を省
くことができる． しかも、これらのイオンは、酸化膜を貫通して半導体層
に達し、その表層を非単結晶化するため、？純物イオン
を注入する際に、マイクロチャネリングが非単結晶層に
よって抑制される上に、不純物が酸化膜によって吸収さ
れることがなくなり、所望の濃度の不純物イオンを半導
体層に注入することができ、その制御が容易になる。
するイオン注入方法に関し、 マイクロチャネリングを発生させずに、不純物濃度を容
易に制御することを目的とし、減圧雰囲気中で、表面に
酸化膜が形成された半導体層に、イオンを該表面の法線
方向から傾けて照射し、前記酸化膜を叩き出して除去し
ながら、前記半導体層の表層を非単結晶化する工程と、
前記半導体層の表層を酸化性雰囲気にさらすことなく、
導電型層形或用不純物イオンを前記非単結晶化半導体層
に注入する工程とを含み構或する．〔産業上の利用分野
〕 本発明は、イオン注入方法に関し、より詳しくは、酸化
膜を表面に形成した半導体層に不純物イオンを注入する
イオン注入方法に関する．〔従来の技術〕 ＭＯＳ｝ランジスタやバイポーラトランジスタ等を半導
体基板に形戒する場合には、半導体基板に硼素や燐イオ
ン等の不純物イオンを注入し、これを拡散して導電型領
域層を形戒することが行われているが、半導体装置の高
集積化及び高速化にともない、不純物イオンを低エネル
ギーで注入して浅い導電型領域層を形戒するようにして
いる．ところで、単結晶の半導体基板に不純物イオンを
垂直に注入すると、不純物イオンはチャネリングによっ
て深く入り込むために、深さ方向に対する所望の不純物
プロファイル分布が得にくくなる．このために、半導体
基板の表面に対する法線から７゜程度傾けた方向から不
純物イオンを注入し、チャネリングの発生を防止するよ
うにしているが、注入された不純物イオンのなかには、
結晶の原子と衝突してイオン進入方向が結晶方向とほぼ
平行になるものがあり、第６図に示すように、不純物の
分布が僅かに深くなるといった不都合がある．この現象
は、マイクロチャネリングと呼ばれている． 〔発明が解決しようとするｉｌｌ！ｌ）そこで、マイク
ロチャネリングを解消するために、半導体基板の表面に
形成された自然酸化暎を利用し、この酸化膜の上からイ
オン注入を行い、この酸化膜によってエネルギーを減衰
させるようにしているが、このＳｉｎ，′ＷＡによって
不純物イオンの一部が捕捉されてしまい、半導体基板表
層の不純物濃度が低下してしまう． これは、酸化膜の厚さが数十人と薄い場合にも現れ、Ｓ
ｉＯｔｌｌＷを付けたシリコン基板にガリウムイオンを
注入してバイポーラトランジスタのベース層を形戒する
と、例えば第７図に示すように、酸化膜が３０〜７０人
と薄い場合であっても、基板多一ト抵抗や電流増幅度が
大きく変化することが確かめられている（参考；電子情
報通信学会技術研究報告ＳＤＭ−８８−５８）． したがって、酸化膜を付着してマイクロチャネリングの
発生を抑制する場合には、不純物濃度の制御が難しくな
るといった不都合がある．本発明はこのような問題に鑑
みてなされたものであって、不純物を注入する際の・マ
イクロチャネリングの発生を抑制し、不純物濃度を容易
に制御することができるイオン注入方法を提供すること
を目的とする． 〔課題を解決するための手段〕 上記した課題は、減圧雰囲気中で、表面に酸化膜が形成
された半導体層に、イオンを該表面の法線方向から傾け
て照射し、前記酸化膜を叩き出して除去しながら、゛前
記半導体層の表層を非単結晶化する工程と、前記半導体
層の表層を酸化性雰囲気にさらすことなく、導電型層形
成用不純物イオンを前記非単結晶化半導体層に注入する
工程とを備えたことを特徴とするイオン注入方法により
解決する． （作 用〕 本発明によれば、半導体層に不純物イオンを注入する前
に、シリコンやゲルマニウム等のイオンを半導体層に注
入するようにしている．この場合、半導体層の表面に酸
化膜を付けた状態で、半導体イオンを斜めに注入するよ
うにしているため、酸化展はそのイオンの衝撃により叩
き出されて除去されることになる．しかも、そのイオン
は、酸化膜を貫通して半導体層に達し、その表層を非単
結晶化することになる． したがって、その後に注入された不純物イオンは、その
非単結晶層によってマイクロチャネリングが起きにくく
なる上に、その濃度が酸化膜によって吸収されることが
なくなり、所望の濃度の不純物イオンを半導体層に注入
することができる．また、本発明によれば、半導体層表
面の酸化膜を予め除去する手間を軽減することが可能に
なる．〔実施例〕 そこで、以下に本発明の実施例を図面に基づいて説明す
る． 第１図は、本発明の一実施例を断面で示す工程図であっ
て、図中符号ｌは、シリコンよりなりＰ型半導体基板で
、その表面には、厚さ２２人のＳｔｏｔＷＡ ２が形成
されている（第１図（ａ））．このような状態において
、例えばＮＰＮバイポーラトランジスタのベース層を形
成する場合には、まず、半導体基板ｌの上層に形成され
たＮウェル３にＰ型イオン注入層を形戒する必要がある
．そこで、半導体基板ｌを数↑ｏｒ’ｒの減圧雰囲気中
に設置して、半導体基板１の表面に対する法線方向から
角度θを数十度傾けて半導体基板１にゲルマニウムイオ
ンやシリコンイオン等を注入すると（第１図（ｂ））、
半導体基板ｌのＳｉＯｚ膜２はそのイオンによって叩き
出されてエッチングされる一方、ゲルマニウム等のイオ
ンが半導体基板１の表層に入り込んでその表層を非単結
晶化して非単結晶層４を形成する（第１図（ｃ））．例
えば、イオン注入エネルギーを４０ｋｅＶとし、注入角
を法線方向に対して６０゜として、シリコンやゲルマニ
ウム等のイオンのドーズ量とＳｉＯＩＩ！！２のエッチ
ング速度の関係を求めると、第２図のような結果が得ら
れ、ゲルマニウムイオンによれば、ドーズＩＩＸＩＯ１
Ｓ／ｃｊの条件で、２２人／ｗｉｎのｓｔｏｔｌｌ！エ
ッチング速度が得られた．また、イオン注入角度とｓｔ
ｏ．膜２とのエッチング速度の関係を求めると、第３図
に示す結果が得られ、６０゜の場合にエッチング量が最
大となる．これは、イオン注入角度が大きい場合には、
イオンの跳ね返り量が多く、また、イオン注入角度が小
さい場合には、半導体基板ｌへの注入にエネルギーが使
用されるため、エッチング量が減少するからと考えられ
る． さらに、ゲルマニウムイオンの注入量分布を調べると、
第４図に示すようなガウス分布状のプロファイルが得ら
れ、この部分が非単結晶層４となる． 次に、自然酸化膜の再付着を防止するために、減圧状態
を保持しながら、例えば、エネルギー数ｋｅＶ程度で、
数度の傾きθ１をもって二弗化硼素イオンを注入すると
、注入されたイオンは非単結晶層４によってチャネリン
グが阻止されて半導体基板ｌの表層に入り込んでＰ型イ
オン注入層５を形成する（第１図（ｄ））． 不純物イオン注入後の半導体基板１における分物濃度分
布とその深さの関係についてその一例を示すと、第５図
に示すようになり、シリコンイオン（Ｓｉ” ）を注入
したり、ゲルマニウムイオン（Ｇｅ” ）を注入した場
合には、非単結晶化されていないシリコン基板１に直接
注入する場合に比べて、深く入り込まず、マイクロチャ
ネリングもほとんと生じていないことがわかる． この後に、半導体基板ｌの非単結晶層４をアニールし、
この非単結晶層４を単結晶化するとともに、イオン注入
層５を活性化してバイボーラトランジスタのベースとな
る導電型領域層を形戒することになる． なお、上記した例では、Ｐ型のイオンを注入する場合に
ついて述べたが、ヒ素等の不純物イオンをＮ型領域に注
入する場合にも適用できる．〔発明の効果〕 以上述べたように本発明によれば、半導体層の表面に酸
化膜を付けた状態で、シリコンやゲルマニウム等のイオ
ンを半導体層に斜めに注入するようにしているので、酸
化膜はそのイオンの衝撃により叩き出されて除去される
ことになり、酸化膜を別工程によって除去する手間を省
くことができる． しかも、これらのイオンは、酸化膜を貫通して半導体層
に達し、その表層を非単結晶化するため、？純物イオン
を注入する際に、マイクロチャネリングが非単結晶層に
よって抑制される上に、不純物が酸化膜によって吸収さ
れることがなくなり、所望の濃度の不純物イオンを半導
体層に注入することができ、その制御が容易になる。
第１図は、本発明の一実施例を断面で示す工程図、
第２図は、本発明によるｓｉｏｔｌｌｉエッチング速度
とドーズ量との関係の一例を示す特性図、第３図は、本
発明によるイオン注入角とＳｉＯ■膜エッチング速度と
の関係の一例を示す特性図、第４図は、本発明により注
入された非単結晶化イオン濃度の一例を示す分布図、 第５図は、本発明により注入された不純物濃度の一例を
示す分布図、 第６図は、従来方法により注入された不純物濃度の一例
を示す分布図、 第７図は、従来法により形成したバイポーラトランジス
タのベース・シート抵抗と電流利得を示す特性図である
． （符号の説明） １・・・半導体基板、 ２・・・ＳｉＯＪｌ （酸化Ｉ！）、 ３・・・Ｎウエル（半導体層） ４・・・非単結晶層、 ５・・・イオン注入層．
とドーズ量との関係の一例を示す特性図、第３図は、本
発明によるイオン注入角とＳｉＯ■膜エッチング速度と
の関係の一例を示す特性図、第４図は、本発明により注
入された非単結晶化イオン濃度の一例を示す分布図、 第５図は、本発明により注入された不純物濃度の一例を
示す分布図、 第６図は、従来方法により注入された不純物濃度の一例
を示す分布図、 第７図は、従来法により形成したバイポーラトランジス
タのベース・シート抵抗と電流利得を示す特性図である
． （符号の説明） １・・・半導体基板、 ２・・・ＳｉＯＪｌ （酸化Ｉ！）、 ３・・・Ｎウエル（半導体層） ４・・・非単結晶層、 ５・・・イオン注入層．
Claims (1)
- 減圧雰囲気中で、表面に酸化膜が形成された半導体層に
、イオンを該表面の法線方向から傾けて照射し、前記酸
化膜を叩き出して除去しながら、前記半導体層の表層を
非単結晶化する工程と、前記半導体層の表層を酸化性雰
囲気にさらすことなく、導電型層形成用不純物イオンを
前記非単結晶化半導体層に注入する工程とを備えたこと
を特徴とするイオン注入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23371889A JP2748326B2 (ja) | 1989-09-08 | 1989-09-08 | イオン注入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23371889A JP2748326B2 (ja) | 1989-09-08 | 1989-09-08 | イオン注入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0396228A true JPH0396228A (ja) | 1991-04-22 |
| JP2748326B2 JP2748326B2 (ja) | 1998-05-06 |
Family
ID=16959473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23371889A Expired - Fee Related JP2748326B2 (ja) | 1989-09-08 | 1989-09-08 | イオン注入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748326B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065069A1 (fr) * | 1998-06-08 | 1999-12-16 | Applied Materials Inc. | Procede d'implantation d'ions |
| JP2002033477A (ja) * | 2000-07-13 | 2002-01-31 | Nec Corp | 半導体装置およびその製造方法 |
| JP2005026442A (ja) * | 2003-07-02 | 2005-01-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2011193890A (ja) * | 2010-03-17 | 2011-10-06 | Tetsue Kamata | 手提げバッグ |
-
1989
- 1989-09-08 JP JP23371889A patent/JP2748326B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065069A1 (fr) * | 1998-06-08 | 1999-12-16 | Applied Materials Inc. | Procede d'implantation d'ions |
| US6583018B1 (en) | 1998-06-08 | 2003-06-24 | Applied Materials, Inc. | Method of ion implantation |
| JP2002033477A (ja) * | 2000-07-13 | 2002-01-31 | Nec Corp | 半導体装置およびその製造方法 |
| JP2005026442A (ja) * | 2003-07-02 | 2005-01-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2011193890A (ja) * | 2010-03-17 | 2011-10-06 | Tetsue Kamata | 手提げバッグ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2748326B2 (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4488351A (en) | Method for manufacturing semiconductor device | |
| US5385630A (en) | Process for increasing sacrificial oxide etch rate to reduce field oxide loss | |
| US4060427A (en) | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps | |
| JPH0396228A (ja) | イオン注入方法 | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JPH07273121A (ja) | 半導体装置の製造方法 | |
| US4479830A (en) | Method of manufacturing a semiconductor device using epitaxially regrown protrusion as an alignment marker | |
| JP3328600B2 (ja) | バイポーラ及びｂｉｃｍｏｓデバイスの作製プロセス | |
| US7632735B2 (en) | Process for manufacturing silicon-on-insulator substrate | |
| JPH0236525A (ja) | 半導体装置の製造方法 | |
| JP3336734B2 (ja) | 素子分離領域の形成方法 | |
| JP4711484B2 (ja) | 電子デバイスの製造方法 | |
| JPH05102175A (ja) | 半導体装置の製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JP3224432B2 (ja) | 半導体装置の製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPH05326680A (ja) | 半導体装置の製造方法 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPH113937A (ja) | 半導体装置の製造方法 | |
| JPH08264554A (ja) | 半導体装置の製造方法 | |
| JPH0574805A (ja) | 半導体装置の製造方法 | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
| JPH10189470A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |