JPH113937A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH113937A
JPH113937A JP16957797A JP16957797A JPH113937A JP H113937 A JPH113937 A JP H113937A JP 16957797 A JP16957797 A JP 16957797A JP 16957797 A JP16957797 A JP 16957797A JP H113937 A JPH113937 A JP H113937A
Authority
JP
Japan
Prior art keywords
oxide film
film
field oxide
edge
channel stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16957797A
Other languages
English (en)
Inventor
Hirobumi Shinohara
博文 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP16957797A priority Critical patent/JPH113937A/ja
Publication of JPH113937A publication Critical patent/JPH113937A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 フィールド酸化膜13のエッジ13a下を含
むフィールド酸化膜13下のほぼ全域に、チャンネルス
トッパイオン18、18′を適正に比較的容易に注入す
ることのできる技術を提供する。 【解決手段】 フィールド酸化膜13のエッジ13a下
へのチャンネルストッパイオン18の部分的注入に先立
って、フィールド酸化膜13のエッジ13aを酸化膜成
長抑制膜12から露出させるべく該酸化膜成長抑制膜の
縁部12aを除去し、フィールド酸化膜13のエッジ1
3aを露出させた状態で、このエッジ13a下に予備的
に、チャンネルストッパイオン18を注入する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、半導体基板に素子形成領域を区画するため
の素子分離領域としてフィールド酸化膜が形成された半
導体装置の製造方法に関する。
【0002】
【従来の技術】シリコン半導体基板を用いた半導体装置
では、素子形成領域を区画する素子分離領域として、フ
ィールド酸化膜が用いられている。このフィールド酸化
膜を用いた素子分離法に、LOCOS法と呼ばれる方法
がある。LOCOS法によれば、窒化膜がシリコン基板
を部分的に露出させるように、該基板の表面を覆って形
成される。シリコン基板が酸化雰囲気中におかれると
き、窒化膜は、酸化膜成長抑制作用として作用する。そ
のため、シリコン基板の窒化膜から露出した部分に、フ
ィールド酸化膜が形成され、このフィールド酸化膜の分
離作用により、窒化膜で覆われていた素子形成領域が相
互に分離され、この素子形成領域にMOSトランジスタ
のような各種の素子が形成される。
【0003】ところで、フィールド酸化膜は、絶縁体と
して機能するが、この絶縁体上に、例えばワード線のよ
うな導電部が形成されると、この導電部と、フィールド
酸化膜下の半導体基板部分とで、両者間に寄生トランジ
スタが形成されることがある。このような寄生トランジ
スタの発生を抑制するために、半導体基板のフィールド
酸化膜下の領域にチャンネルストッパイオンを注入する
技術がある。
【0004】このチャンネルストッパイオンの半導体基
板への注入をフィールド酸化膜の形成前に行うと、フィ
ールド酸化膜の形成のための熱処理時に、ストッパイオ
ンがフィールド酸化膜内に、取り込まれることから、寄
生トランジスタの閾値の低下を招いてしまい、ストッパ
イオンによる十分な効果を期待し得ない。
【0005】そこで、フィールド酸化膜の形成後、この
フィールド酸化膜を通して、半導体基板のフィールド酸
化膜下に、チャンネルストッパイオンを注入する方法が
提案された。
【0006】フィールド酸化膜を通して、チャンネルス
トッパイオンを半導体基板に注入するに際し、フィール
ド酸化膜の全域に一括的にチャンネルストッパイオンを
注入すると、フィールド酸化膜の縁部であるエッジ下に
十分なチャンネルストッパイオンの濃度を確保すること
が容易ではない。
【0007】この点を改良すべく、十分なストッパイオ
ン濃度を確保できないフィールド酸化膜のエッジ下に、
予めチャンネルストッパイオンを部分的に注入した後、
フィールド酸化膜のほぼ全域に、再び、チャンネルスト
ッパイオンを注入することが提案されている。
【0008】このチャンネルストッパイオンの2段階注
入によれば、デザインルールが0.2μm以下のような
高い集積度の半導体装置でも、フィールド酸化膜下にチ
ャンネルストッパイオンの所定濃度を確保することがで
き、これにより素子形成領域のMOSトランジスタの閾
値の低下による逆狭チャンネル効果を防止することがで
きる。
【0009】しかしながら、フィールド酸化膜のエッジ
下へのチャンネルストッパイオンの部分的な注入では、
酸化膜成長抑制膜である窒化膜を選択マスクとしてい
る。しかも、この選択マスクたる窒化膜の縁部は、酸化
膜の成長に伴って斜め上方へ向けて立ち上がる。
【0010】このため、窒化膜の縁部の斜め上方から部
分的なイオン注入がおこなわれるが、そのとき、窒化膜
によりイオンが散乱を受け易い。また、窒化膜の縁部の
存在によって、この窒化膜の縁部を貫通してその下方の
基板領域に注入イオンを到達させるためには、高い加速
エネルギーをイオンに与えることが必要となり、そのう
ち込みエネルギーの増大に伴う飛程のばらつきが生じ易
い。
【0011】
【発明が解決しようとする課題】そのため、従来の前記
した2段階注入によれば、フィールド酸化膜のエッジ下
に予備的に注入されるチャンネルストッパイオンの打ち
込み制御は、極めて困難となることから、フィールド酸
化膜のエッジ下へのチャンネルストッパイオンの部分的
な注入では、フィールド酸化膜のエッジ下の半導体基板
の所望箇所に所望の分布特性でもって、イオンを注入す
るのは容易ではなかった。
【0012】予備的に注入されるチャンネルストッパイ
オンの不正確な注入によって、このチャンネルストッパ
イオンと、その後にフィールド酸化膜下へ全体的に打ち
込まれるチャンネルストッパイオンとの重複が生じる
と、素子形成領域に形成されるMOSトランジスタのソ
ースドレイン間の耐圧性の低下を招くおそれがある。
【0013】このことから、フィールド酸化膜のエッジ
下を含むフィールド酸化膜下のほぼ全域に、チャンネル
ストッパイオンを適正に比較的容易に注入することので
きる技術が望まれていた。
【0014】
【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成〉本発明は、半導体基板の表面を部分的に酸化さ
せることにより当該酸化部分により形成されるフィール
ド酸化膜下に寄生チャンネルが発生することを抑制すべ
く、半導体基板のフィールド酸化膜下にチャンネルスト
ッパイオンが打ち込まれる半導体装置の製造方法におい
て、半導体基板のフィールド酸化膜を形成すべき領域を
部分的に露出させる酸化膜成長抑制膜を半導体基板に形
成して該基板の酸化膜成長抑制膜から露出した領域にフ
ィールド酸化膜を形成した後、酸化膜成長抑制膜をマス
クとして、フィールド酸化膜のエッジ下における半導体
基板領域にチャンネルストッパイオンを部分的に注入す
るとき、そのチャンネルストッパイオンの部分的注入に
先立って、フィールド酸化膜のエッジを酸化膜成長抑制
膜から露出させるべく該酸化膜成長抑制膜の縁部を除去
し、フィールド酸化膜のエッジを露出させた状態で、チ
ャンネルストッパイオンを注入することを特徴とする。
【0015】本発明の前記方法では、フィールド酸化膜
のエッジ下における半導体基板領域にチャンネルストッ
パイオンを部分的に注入するとき、そのチャンネルスト
ッパイオンの部分的注入に先立って、酸化膜成長抑制膜
の縁部が除去されることから、フィールド酸化膜のエッ
ジが酸化膜成長抑制膜から露出される。
【0016】従って、フィールド酸化膜のエッジ下への
チャンネルストッパイオンの注入は、酸化膜成長抑制膜
を経ることなく、ストッパイオンをフィールド酸化膜の
エッジへ向けて直接的に照射することができることか
ら、このチャンネルストッパイオンの注入が酸化膜成長
抑制膜により、妨げられることはない。
【0017】そのため、注入されるイオンが酸化膜成長
抑制膜によって、従来のような強い散乱を受けることは
なく、また、酸化膜成長抑制膜を透過させるための従来
のような高い打ち込みエネルギーを必要とすることがな
いことから、従来に比較して、容易に所望箇所に所望の
分布特性で、ストッパイオンをフィールド酸化膜下に、
予備的に注入することができる。
【0018】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例1〉図1は、本発明に係る製造方法の具体例1
を示す製造工程図である。図1(a)に示されているよ
うに、半導体基板10として、例えば不純物が約1×1
17個/cm3 の濃度で添加されたp型シリコン基板が用
いられている。この半導体基板10は、従来のLOCO
S法におけると同様に、その表面がパッド酸化膜11を
介して、従来よりも厚い例えば0.3〜0.4μmの厚
さ寸法を有するシリコン窒化膜12により覆われる。そ
の後、素子分離領域を形成しようとする部分をシリコン
窒化膜12から露出させるために、フォトリソグラフィ
およびエッチング技術を用いて、パッド酸化膜11およ
びシリコン窒化膜12が部分的に除去される。
【0019】シリコン窒化膜12により部分的に覆われ
た半導体基板10が熱処理を受けると、図1(a)に示
したように、半導体基板10のシリコン窒化膜12から
露出する表面部分が酸化を受け、パッド酸化膜11と一
体的にフィールド酸化膜13が成長する。他方、シリコ
ン窒化膜12により覆われた部分は、該シリコン窒化膜
の酸化膜成長抑制作用によって、前記したフィールド酸
化膜13の成長が阻止される。パッド酸化膜11は、半
導体基板10の前記した熱処理に際し、該基板と酸化膜
成長抑制膜であるシリコン窒化膜12との熱膨張差によ
る熱ひずみを緩和する作用をなす。
【0020】フィールド酸化膜13の成長によって、そ
の厚さ寸法が増大すると、フィールド酸化膜13のエッ
ジ13a上に位置するシリコン窒化膜12の縁部12a
が、図1(a)に示したように、フィールド酸化膜13
の成長に伴って、上方へ僅かに持ち上がる。また、フィ
ールド酸化膜13の成長時に、シリコン窒化膜12の表
面には、例えば50A゜の厚さ寸法のシリコン酸化膜1
4が成長する。このシリコン酸化膜14は、ウエットエ
ッチングにより、図1(b)に示されているように、除
去される。このウエットエッチング処理に、例えば5%
のフッ化水素(HF)水溶液を用いることができ、この
エッチング液に、シリコン酸化膜14が、例えば約20
秒間浸される。
【0021】シリコン酸化膜14の除去後、図1(c)
に示されているように、シリコン窒化膜12の上面に、
例えば150〜200A゜の厚さ寸法を有するシリコン
酸化膜15が形成される。シリコン酸化膜15の形成に
は、例えばスパッタ法のような、シリコン酸化膜15の
堆積に方向性を与える成長方法が採用される。これによ
り、シリコン窒化膜12の縁部12aの極めて緩やかか
つ小さな立ち上がりと相俟って、シリコン酸化膜15は
シリコン窒化膜12の縁部12aの側壁16には成長せ
ず、その上面17にのみ成長する。
【0022】シリコン酸化膜15の形成後、該シリコン
酸化膜をエッチングに対する保護膜、すなわちエッチン
グマスクとして、シリコン窒化膜12の縁部12aが、
図1(d)に示されているように、部分的に除去され
る。このシリコン窒化膜12のエッチング処理には、エ
ッチングマスクであるシリコン酸化膜15に対して高い
選択性を示すエッチング材を用いる限り、ウエットエッ
チングまたはドライエッチングのいずれか一方を適宜選
択することができる。
【0023】シリコン窒化膜12のエッチング処理によ
り、シリコン酸化膜15の縁部15a下にあるシリコン
窒化膜12の縁部12aが、除去により後退することか
ら、該縁部下に位置したフィールド酸化膜13のエッジ
13aが、図1(d)に示されているように、シリコン
窒化膜12から露出する。
【0024】シリコン窒化膜12から露出するフィール
ド酸化膜13のエッジ13aには、図1(e)に示され
ているように、例えばボロンのようなチャンネルストッ
パイオン18が予備的に、注入される。この予備的なチ
ャンネルストッパイオン18の注入は、シリコン酸化膜
15の縁部15aをマスクとすべく、フィールド酸化膜
13の中央部上方から、例えば垂直線との角度が7度程
度となるように、斜め下方へ向けて、八の字状すなわち
拡散的に行われる。
【0025】予備的なチャンネルストッパイオン18の
注入では、前記したとおり、フィールド酸化膜13のエ
ッジ13aが、シリコン窒化膜12から露出する。従っ
て、エッジ13a下へのチャンネルストッパイオン18
の注入では、注入イオン18は、シリコン窒化膜12の
縁部12aを経ることなく、エッジ13aへ向けて直接
的に照射される。そのため、チャンネルストッパイオン
18は、シリコン窒化膜12の縁部12aにより従来の
ような強い散乱を受けることはなく、またチャンネルス
トッパイオン18を例えば15〜20KeVという従来
に比較して低い打ち込みエネルギーで打ち込むことがで
きる。
【0026】このことから、予備的なチャンネルストッ
パイオン18の打ち込みに際し、前記したシリコン窒化
膜12による散乱および高い打ち込みエネルギーによる
分布特性による大きなばらつきを招くことはない。
【0027】チャンネルストッパイオン18の注入で
は、フィールド酸化膜13のエッジ13aを除く中央部
分である肉厚部により、フィールド酸化膜13の中央部
下へのチャンネルストッパイオン18の注入が確実に阻
止される。また、シリコン窒化膜12の厚さ寸法を従来
に比較して大きくすることにより、このシリコン窒化膜
12によって、シリコン窒化膜12下の素子形成領域へ
のチャンネルストッパイオン18の打ち込みが一層確実
に防止される。
【0028】これらにより、図1(e)に符号19で示
されるように、フィールド酸化膜13のエッジ13a下
の所定の深さ位置の所定領域に、予備的にチャンネルス
トッパイオン18を打ち込むことができる。
【0029】この予備的なチャンネルストッパイオン1
8の打ち込み後、図1(f)に示されているように、シ
リコン酸化膜15、シリコン窒化膜12およびパッド酸
化膜11が、例えばエッチングにより、順次除去され
る。その後、半導体基板10の表面から、該面と直角方
向へ向けて、全面的にチャンネルストッパイオン18′
が半導体基板10内に注入される。この全面的なチャン
ネルストッパイオン18′の注入は、従来におけると同
様に、予備的なチャンネルストッパイオン18の打ち込
み領域19よりも深い領域に打ち込み領域19′が形成
されるように、予備的なチャンネルストッパイオン18
の打ち込みエネルギーよりも高い打ち込みエネルギー
で、行われる。
【0030】この打ち込み領域19′は、従来における
と同様に、フィールド酸化膜13下では、該フィールド
酸化膜の存在により、フィールド酸化膜13に接する下
方部分に形成されるが、フィールド酸化膜13の存在し
ない素子形成領域20では、該素子形成領域に形成され
る例えばMOSトランジスタのような素子の動作に実質
的な影響を及ぼすことのない、それよりも深い位置に形
成される。
【0031】また、打ち込み領域19′と重複すること
のない所定領域に打ち込み領域19が形成されるよう
に、そのチャンネルストッパイオン18のうち込みが制
御されることから、両打ち込み領域19および19′の
重複による、チャンネルストッパイオンの過度の濃度領
域が形成されることはない。
【0032】打ち込み領域19′の形成後、チャンネル
ストッパイオン18′の打ち込みと同様に、半導体基板
10の全面に、素子形成領域20に形成される例えばM
OSトランジスタのような素子の閾値調整用の例えばボ
ロンのようなイオンが打ち込まれる。この閾値調整用イ
オンの打ち込みエネルギーは、チャンネルストッパイオ
ン18のそれより小さく設定されることから、打ち込み
領域19に重複することのない、浅い領域に閾値調整用
イオン打ち込み領域21が形成される。
【0033】従って、本発明の前記方法では、素子形成
領域20に形成されるMOSトランジスタのような素子
の閾値調整用のイオン打ち込み領域21および半導体基
板10に全面的に打ち込まれるチャンネルストッパイオ
ン18′によるチャンネルストッパイオン打ち込み領域
19′にそれぞれ重複することなく、比較的容易に、適
正にフィールド酸化膜13のエッジ13a下に、予備的
なチャンネルストッパイオンの打ち込み領域19を形成
することができる。
【0034】このことから、本発明によれば、例え0.
2μmデザインルールのような微細な集積回路であって
も、予備的なチャンネルストッパイオン打ち込み領域1
9と閾値調整用のイオン打ち込み領域21との重複に起
因する狭チャンネル効果を生じることなく、また予備的
なチャンネルストッパイオン打ち込み領域19と全面的
なチャンネルストッパイオン打ち込み領域19′との重
複に起因するソースドレイン間の耐圧性の低下を招くこ
となく、素子形成領域20に所望の素子を形成すること
ができる。
【0035】〈具体例2〉図2は、具体例2の製造方法
を示す工程図である。本発明の具体例2では、図1
(d)に示したと同様に、シリコン窒化膜12上に形成
されたシリコン酸化膜15をエッチングに対する保護膜
すなわちエッチングマスクとして、シリコン窒化膜12
の縁部12aをエッチングにより除去し、図2(a)に
示されているように、その縁部12a下に位置するフィ
ールド酸化膜13のエッジ13aをシリコン窒化膜12
から露出させる。
【0036】その後、例えば5%のフッ化水素水溶液の
ようなシリコン窒化膜12に対する高い選択性を示すエ
ッチング液を用いて、シリコン酸化膜15およびフィー
ルド酸化膜13の上面を約150A゜〜200A゜の厚
さ分、削除する。このエッチング処理により、図2
(b)に示すように、フィールド酸化膜13の厚さ寸法
が全体的に低減するが、特に、そのエッジ13aが凹状
の薄肉部13aとなる。
【0037】シリコン酸化膜15の除去および薄肉部1
3aの形成後、図2(c)に示されているように、予備
的なチャンネルストッパイオン18が半導体基板10の
表面に向けて直角に照射される。予備的なチャンネルス
トッパイオン18の注入に対しては、具体例1における
と同様に、フィールド酸化膜13のエッジ13aを除く
中央部は、チャンネルストッパイオン18の半導体基板
10への透過を確実に阻止する。また、シリコン窒化膜
12は、シリコン窒化膜12下の素子形成領域へのチャ
ンネルストッパイオン18の透過を確実に阻止する。
【0038】このことから、予備的なチャンネルストッ
パイオン18の注入により、フィールド酸化膜13のエ
ッジ13a下の半導体基板10の領域には、選択的にチ
ャンネルストッパイオン18の打ち込み領域19が形成
される。この打ち込み領域19の形成では、エッジ13
aの厚さ寸法が低減されていることから、具体例1にお
けるよりもさらに5KeV低い、例えば10〜15Ke
Vの打ち込みエネルギーで、適正な打ち込み領域19を
形成することができる。
【0039】従って、より低い打ち込みエネルギーで予
備的なチャンネルストッパイオン打ち込み領域19を形
成することができることから、当該打ち込み領域の形成
を、具体例1に比較して、より正確な制御の下で行うこ
とができる。
【0040】このことから、図2(d)に示されている
ように、具体例1におけると同様、予備的なチャンネル
ストッパイオン18の打ち込み領域19と全面的なチャ
ンネルストッパイオン18′の打ち込み領域19′との
重複に起因するソースドレイン間の耐圧性の低下を一層
確実に防止することができ、また、予備的なチャンネル
ストッパイオン打ち込み領域19と閾値調整用のイオン
打ち込み領域21との重複に起因する狭チャンネル効果
を一層確実に防止することができる。
【0041】各具体例では、半導体基板としてp型シリ
コン基板の例について説明したが、n型シリコン基板
等、種々の半導体基板を適用できる。また、チャンネル
ストッパイオンについても、ボロン以外の種々の不純物
イオンを適用することができる。さらに、酸化膜成長抑
制膜として、シリコン窒化膜の他、適宜その材料を選択
することができる。
【0042】
【発明の効果】本発明に係る製造方法では、前記したよ
うに、フィールド酸化膜のエッジ下へ予備的に注入され
るチャンネルストッパイオンは、フィールド酸化膜のエ
ッジへ向けて直接的に照射されることから、この照射イ
オンが酸化膜成長抑制膜により従来のような強い散乱を
受けることはなく、また、酸化膜成長抑制膜を透過させ
るための従来のような高い打ち込みエネルギーが不要と
なることから、従来に比較して、容易に所望箇所に所望
の分布特性で、ストッパイオンをフィールド酸化膜下
に、予備的に注入することができる。
【0043】従って、本発明によれば、フィールド酸化
膜のエッジ下でのチャンネルストッパイオンの濃度低下
に起因する素子形成領域のMOSトランジスタの閾値の
低下による逆狭チャンネル効果およびチャンネルストッ
パイオンの不足による狭チャンネル効果の発生を確実に
防止することができると共に、予備的に注入されるチャ
ンネルストッパイオンと、その後にフィールド酸化膜下
へ全体的に打ち込まれるチャンネルストッパイオンとの
重複による前記MOSトランジスタのソースドレイン間
の耐圧性の低下を確実に防止することができる。
【図面の簡単な説明】
【図1】本発明に係る製造方法の具体例1を示す工程図
である。
【図2】本発明に係る製造方法の他の具体例2を示す工
程図である。
【符号の説明】
10 半導体基板 12 (シリコン窒化膜)酸化膜成長抑制膜 12a 縁部 13 フィールド酸化膜 13a フィールド酸化膜のエッジ 15 (シリコン酸化膜)保護膜 18、18′ チャンネルストッパイオン 19、19′チャンネルストッパイオン打ち込み領域 20 素子形成領域

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面を部分的に酸化させる
    ことにより当該酸化部分により形成されるフィールド酸
    化膜下に寄生チャンネルが発生することを抑制すべく、
    前記半導体基板における前記フィールド酸化膜下にチャ
    ンネルストッパイオンが打ち込まれる半導体装置の製造
    方法であって、 半導体基板のフィールド酸化膜を形成すべき領域を部分
    的に露出させる酸化膜成長抑制膜を前記半導体基板に形
    成して該基板の前記酸化膜成長抑制膜から露出した領域
    にフィールド酸化膜を形成した後、前記酸化膜成長抑制
    膜をマスクとして、前記フィールド酸化膜のエッジ下に
    おける前記半導体基板領域にチャンネルストッパイオン
    を注入すること、および前記フィールド酸化膜下のほぼ
    全域における前記半導体基板にチャンネルストッパイオ
    ンを注入することを含み、 前記フィールド酸化膜のエッジ下における前記半導体基
    板領域への前記チャンネルストッパイオンの注入は、該
    チャンネルストッパイオンの注入に先立って、前記フィ
    ールド酸化膜のエッジを前記酸化膜成長抑制膜から露出
    させるべく該酸化膜成長抑制膜の縁部が除去され、該縁
    部の除去により前記フィールド酸化膜のエッジが露出し
    た状態で、行われることを特徴とする、半導体装置の製
    造方法。
  2. 【請求項2】 前記半導体基板はシリコン半導体基板で
    あり、前記酸化膜成長抑制膜はシリコン窒化膜であり、
    該シリコン窒化膜の前記縁部の除去はエッチングによ
    り、行われることを特徴とする請求項1記載の製造方
    法。
  3. 【請求項3】 前記エッチングに先立ち、前記シリコン
    窒化膜は耐エッチング特性を有する保護膜により覆わ
    れ、該保護膜によるマスク作用下で前記エッチングによ
    り前記シリコン窒化膜の縁部が除去される請求項2記載
    の製造方法。
  4. 【請求項4】 前記保護膜は、前記フィールド酸化膜と
    同一成分からなり、前記フィールド酸化膜のエッジ下に
    おける前記半導体基板領域へのチャンネルストッパイオ
    ンの注入に先立ち、前記保護膜が除去され、該保護膜の
    除去作業により、前記フィールド酸化膜のエッジがその
    厚さ方向の寸法を低減されることを特徴とする請求項3
    記載の製造方法。
JP16957797A 1997-06-11 1997-06-11 半導体装置の製造方法 Pending JPH113937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16957797A JPH113937A (ja) 1997-06-11 1997-06-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16957797A JPH113937A (ja) 1997-06-11 1997-06-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH113937A true JPH113937A (ja) 1999-01-06

Family

ID=15889069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16957797A Pending JPH113937A (ja) 1997-06-11 1997-06-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH113937A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679884B2 (en) 2011-05-02 2014-03-25 Canon Kabushiki Kaisha Methods for manufacturing semiconductor apparatus and CMOS image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679884B2 (en) 2011-05-02 2014-03-25 Canon Kabushiki Kaisha Methods for manufacturing semiconductor apparatus and CMOS image sensor

Similar Documents

Publication Publication Date Title
KR950000103B1 (ko) 반도체 장치 및 그 제조방법
US4268321A (en) Method of fabricating a semiconductor device having channel stoppers
US5960291A (en) Asymmetric channel transistor and method for making same
JPH09121058A (ja) 絶縁基板半導体上に製造された半導体素子のスレシホールド電圧を調節する方法
US5045486A (en) Transistor fabrication method
KR19980084215A (ko) 반도체 소자의 트랜지스터 제조 방법
JPH07201974A (ja) 半導体装置の製造方法
US4252574A (en) Low leakage N-channel SOS transistors and method of making them
US5342803A (en) Method for isolating circuit elements for semiconductor device
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
JPH113937A (ja) 半導体装置の製造方法
JP2000357747A (ja) 半導体装置の製造方法
JP2793141B2 (ja) トレンチ素子分離膜を有する半導体装置の製造方法
JP2931243B2 (ja) 半導体素子の製造方法
JP3060948B2 (ja) 半導体装置の製造方法
JPH1050994A (ja) 半導体装置の製造方法
US4814290A (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
JP2897215B2 (ja) 半導体装置の製造方法
JP3344162B2 (ja) 電界効果型半導体装置の製造方法
JPH0396228A (ja) イオン注入方法
KR100439110B1 (ko) 반도체 소자의 소자분리 방법
JPS59937A (ja) 半導体装置の製造方法
JP2956538B2 (ja) 半導体装置の製造方法
JP3371600B2 (ja) Misトランジスタの製造方法
JP3446378B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法