JP5339698B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5339698B2
JP5339698B2 JP2007213947A JP2007213947A JP5339698B2 JP 5339698 B2 JP5339698 B2 JP 5339698B2 JP 2007213947 A JP2007213947 A JP 2007213947A JP 2007213947 A JP2007213947 A JP 2007213947A JP 5339698 B2 JP5339698 B2 JP 5339698B2
Authority
JP
Japan
Prior art keywords
silicon carbide
electrode
single crystal
type
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007213947A
Other languages
English (en)
Other versions
JP2009049198A (ja
Inventor
崇治 片上
政孝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2007213947A priority Critical patent/JP5339698B2/ja
Publication of JP2009049198A publication Critical patent/JP2009049198A/ja
Application granted granted Critical
Publication of JP5339698B2 publication Critical patent/JP5339698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、炭化珪素を使用した半導体装置の製造方法に関するものである。
炭化珪素(SiC:シリコンカーバイド)は、シリコンに比べて、絶縁破壊電界が約10倍、熱伝導率が約3倍、電子の飽和速度も約2倍と大きいことから、大電力用スイッチングデバイスや高周波デバイスの半導体材料として注目を集めている。この炭化珪素には、立方晶、六方晶、斜方晶など多くの結晶構造が存在することが知られており、結晶構造により物性が異なる。現在、半導体基板としては、一般的には六方晶単結晶の炭化珪素基板が用いられ、多くの構造のデバイスが開発されている。
しかし、この六方晶単結晶の炭化珪素の中でも、積層周期が4の4H−SiCと呼ばれる材料は、バンドギャップが3.26eVとシリコンに比べて約3倍大きく、デバイス作製においては、電極金属の間にオーミックコンタクトを実現することが困難であり、以下に述べる問題が生じることが知られている。
半導体と金属を接触させた場合、互いの仕事関数に差があると、接触面において接触電位差(電位障壁)が生じる。特に金属側の仕事関数が半導体側の仕事関数に比べて大きい場合には、この電位差が、電子が金属から半導体へ流れ込むときの障壁(電位障壁)となる。バンドギャップが大きな半導体ほど、仕事関数が小さくなることが知られており、実際、六方晶単結晶のn型炭化珪素基板にニッケル(Ni)を接触させると、電位障壁が大きくなってオーミックコンタクトは得られず、整流特性を現す。半導体装置においては、オーミックコンタクトは電力損失を低減し、高速動作を実現するために必要不可欠な金属/半導体接合特性である。
炭化珪素デバイスの電極形成では、この電位障壁を低減するために、熱処理による合金化処理が広く用いられてきたが、炭化珪素は熱的に安定であるため、金属と合金化させるためには、1000℃近くの高温の熱処理が必要となる(例えば、非特許文献1参照)。このように、炭化珪素に電極を形成する際に、オーミックコンタクトを実現するためには、高温の合金化熱処理が必要なため、半導体装置を作成するために様々な問題が生じている。
まず、ショットキーダイオードを製造する場合には、裏面のオーミック電極を表面のショットキー電極を形成する以前の工程で形成しなければならず、ショットキー電極形成前に、清浄な炭化珪素表面を得るためのフッ酸処理を行う必要があるが、このフッ酸処理の前に、裏面に形成したオーミック電極を保護するために、そこにレジストを塗布しなければならなかった。このように、通常のシリコンによるショットキーダイオードの製作では不要であるレジスト塗布およびその除去工程が増大するという問題が生じていた。
次に、金属・半導体接合FET(MESFET)を製作する場合には、オーミック電極を形成するために合金化熱処理を行うと、そのオーミック電極がアライメントパターンから大きく崩れるために、次工程のマスク合わせ精度が劣化するという問題が生じていた。特に、高周波で動作させるショットキー接合のMESFETの作製工程では、デバイスのソース抵抗を極力小さくするために、ソース電極とゲート電極を近づけることから、オーミック電極をマスク合わせ用のマークに用いてゲート電極の描画を行うと、アライメントの精度が悪いために、時にはゲート電極がソース電極の領域に掛かってしまい、ゲート電極によりドレーン電流が制御できなくなる問題が起きていた。
次に、DMOS(Double−diffused−MOS)FETの作製工程では、オーミック電極の形成工程がゲート酸化膜形成後となるため、このオーミック電極形成の熱処理によりゲート酸化膜の膜質が劣化し、絶縁耐圧が低下する問題があった。例えば、S.Hinoの発表した絶縁膜に酸化ハフニウム(HfO2 )を用いた炭化珪素MISFETの作製(非特許文献2参照)では、裏面のオーミック電極形成には850℃の熱処理を施しているが、上部のソース電極形成には、絶縁膜の特性変化を防ぐために合金加熱処理は施されていない。そのため、このデバイスでは、電子のチャネル移動度は大きな値が得られているが、オン抵抗を十分に低減できないという課題が残っている。
さらに、熱処理によりオーミック電極を形成した場合には、炭化珪素基板と金属が合金化反応した際に、余剰となった炭素がシリサイド化された電極の内部とその表面に析出する。表面へ析出した炭素は、さらにその上部に形成される引出電極との密着性を低下させ、また、シリサイド中の炭素はデバイスの使用中にその分布を変え、特性に影響を与える恐れがあることが示唆されている(非特許文献3参照)。
松波弘之 編著、「半導体SiC技術と応用」、日刊工業新聞社、2003年、第1版、160−162頁。 S.Hino,et al.,"Low Temperature Deposition of HfO2 Gate Insulator on SiC by Metalorganic Chemical Vapor Deposition",Materials Science Forum,Vols.527-529,(2006),pp.1079-1082. 鈴木達広、他 著、「Niオーミックコンタクトの電極密着性向上」、第54回応用物理学関係連合講演会 講演予稿集(2007年春 青山学院大学)、No.1、441頁、28p−N−14。
上記のように、炭化珪素半導体装置の製造に、合金化を必要とするオーミック電極形成工程を用いると、製造工程を制限したり、これを回避するために工数が増大したり、熱処理によりデバイスの歩留まりが低下するなどの問題があった。また、合金化反応を用いた場合には、余剰カーボンの析出により上部電極との密着性が低下する等の問題があった。
本発明の目的は、炭化珪素基板上に電極を形成する際に、金属と炭化珪素との合金化熱処理が必要ないようにすることで、上記した問題を解消した半導体装置の製造方法を提供することである。
上記目的を達成するために、請求項1にかかる発明の半導体装置の製造方法は、六方晶単結晶であって、表面が(0001)面又は(000−1)面の炭化珪素基板の当該表面に、室温において、n型又はp型の不純物イオンを注入して、前記六方晶単結晶の少なくとも一部をアモルファス層に変化させる工程と、該アモルファス層を熱処理してn型又はp型の立方晶単結晶の炭化珪素領域に再結晶化させる工程と、該立方晶単結晶の炭化珪素領域の表面に電極を堆積させる工程と、を備えることを特徴とする。
本発明の半導体装置によれば、六方晶単結晶の炭化珪素基板に形成されたn型又はp型の立方晶単結晶の炭化珪素領域の表面に電極を堆積したので、その炭化珪素領域と電極との間のショットキー障壁高さが低くなり、電極材料の適宜選定により、そのままでオーミックコンタクトが実現される。
また、本発明の半導体装置の製造方法によれば、電極形成のための合金化熱処理が不要となり、製造工程が簡素化され、熱処理によるデバイスの歩留まり低下を防止でき、合金化熱処理時の余剰カーボンの析出により、電極密着性が劣化する等の問題を回避できる。
このため、本発明によるMESFETおよびその製造では、オーミック電極のパターンがマスクパターンを転写したとおりに精度高く形成でき、次工程のフォトリソ工程でアライメント精度が向上し、デバイス特性の劣化や歩留まりを改善しながら、オン抵抗を低減することが可能になる利点がある。さらに、DMOSFETおよびその製造では、熱処理による絶縁膜の絶縁耐圧劣化がなく、またオン抵抗を効果的に低減することが可能になる利点がある。
<実施例1>
図1は本発明を適用した実施例の炭化珪素ダイオード10の製造工程を示す図である。まず、六方晶単結晶の炭化珪素基板(ここでは、4H−SiC)11の(0001)面に、n型不純物をイオン注入する(図1(a))。ここでは、n型不純物として、リン(P)をイオン種に用いて、総ドーズ量1.4×1016/cm2で、厚さ150nmのBOX様のプロファイルとなるよう、室温において多段注入を行う。これにより、炭化珪素基板11の上面にアモルファス層12が形成される(図1(b))。このとき、必ずアモルファス層が形成されるよう、ドーズ量は1×1015/cm2以上で行う。ドーズ量がこれより小さいと、アモルファス層12が形成されず、本発明の効果が期待できない。
次に、このアモルファス層12を再結晶化するため、および不純物を活性化するため、アルゴン(Ar)雰囲気中で熱処理を1700℃で10分間実施する。この熱処理の過程で、アモルファス層12は結晶構造を変えて、立方晶のn型炭化珪素層(n−3C−SiC)13となる(図1(c))。このとき、熱処理温度は、700℃以下では、再結晶化としては温度が低すぎて処理時間が長くなり、実用的でない。また、1900℃以上では、炭化珪素基板11の表面からのシリコンの蒸発が激しくなり、表面荒れが生じるため、適さない。
次に、このようにして形成した立方晶のn型炭化珪素層13の上面に、ニッケル(Ni)を蒸着によって形成すると、コンタクト抵抗の小さなオーミック電極14を形成することができる(図1(d))。
図2に、上記のようにして立方晶のn型炭化珪素層13の上面に作成したオーミック電極14をTLM法(Transmission Line Methode)で評価した結果を特性Aで示す。合わせて、リン(P)をイオン注入するときに、六方晶単結晶の炭化珪素基板11を500℃に加熱しながら同じ条件でイオン注入を行った結果を特性Bで示す。500℃でイオン注入した際には、注入領域はアモルファスにならず、そのため再結晶プロセスは生じず、結晶構造をそのまま保持している。
この図2より、室温でイオン注入してアモルファス化し、その後に熱処理することで結晶構造を六方晶から立方晶に変化させた領域に作成したコンタクトは、合金加熱処理を施さなくとも、オーミック特性を示すことが分かる。一方、500℃でイオン注入したサンプルでは、そのままの場合(合金加熱処理を行わない場合)には、オーミック特性を得ることができないことは、一目繚然である。
六方晶単結晶の炭化珪素の(0001)面にイオン注入すると、その部分がアモルファス化し、これに熱処理を加えることで六方晶が立方晶に変化することは、論文(M.Satoh,et.al.,"Characterization of Implanted Layer in(1-100) Oriented 4H- and 6H-SiC",Materials Science Forum Vols.338-342,(2000) pp.905-908)に記載がある。
また、ニッケル(Ni)の電極がオーミック電極14になることは、立方晶単結晶のn型炭化珪素層13とニッケル(Ni)とで形成されるショットキー障壁の高さが小さくなるためであるが、この点については、論文(M.Satoh,et.al.,"Evalution of Schottky Barrier Hight of Al,Ti,Au,and Ni Contacts to 3C-SiC",Materials Science Forum Vols.527-529,(2006) pp.923-926)に記載がある。
なお、六方晶単結晶の炭化珪素の(0001)面にイオン注入する不純物としては、n型の場合はリン(P)以外に窒素(N)その他が使用でき、またp型の場合はボロン(B)、アルミニウム(Al)その他が使用できる。これらのイオン種を使用する場合、ドーズ量は、通常のイオン注入によりアモルファス化する範囲であり、1×1015/cm2〜2×1016/cm2程度である。また、電極金属としては、ニッケル(Ni)に限られるものではなく、アルミニウム(Al)、チタン(Ti)、金(Au)、銅(Cu)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)等のように仕事関数が4.2eV〜5.0eV程度の金属であれば、ショットキー障壁の高さが小さくなり、実施可能である。
<実施例2>
図3は本発明を適用した実施例の炭化珪素ショットキーダイオード20の断面構造を示す図である。まず、六方晶単結晶のn型炭化珪素基板(ここでは、n−4H−SiC)21の上面(0001)に、不純物濃度が1×1015/cm3で厚みが10μmのエピタキシャル層22をCVD法により形成する。このエピタキシャル層12は、六方晶単結晶である。
次に、この炭化珪素基板21の裏面(000−1)に、実施例1のn型炭化珪素層13の作成と同じ製法により、立方晶を結晶構造とする高濃度のn型炭化珪素層(n−3C−SiC)23を形成する。
次に、エピタキシャル層22の上部に、ショットキー電極24として、チタン(Ti)やニッケル(Ni)をパターニングして形成する。そして、最後に裏面にニッケル(Ni)を蒸着することでオーミック電極25を形成し、炭化珪素ショットキーダイオード20は完成する。
従来では、裏面のオーミック電極25を形成するために、合金化熱処理が必要であったために、ショットキー電極24を形成する以前の工程で、裏面のオーミック電極25を形成しなければならなかった。そのため、ショットキー電極24の形成前に、清浄な炭化珪素表面を得るために、フッ酸処理を行う必要があったが、これを行うためには、裏面に形成したオーミック電極25を保護するために、レジストを塗布しなければならなかった。
これに対し、本実施例では、オーミック電極25を形成するための合金化熱処理が不要となるため、そのオーミック電極25をショットキー電極24の形成後に形成することができ、そのオーミック電極25を保護するためのレジスト塗布やそれを除去するための工程が不要となる。
<実施例3>
図4は本発明を適用した実施例のMESFET30の断面構造を示す図である。まず、六方晶単結晶の炭化珪素基板(ここでは、4H−SiC)31の(0001)面にn型チャネル層32をイオン注入で形成する。このとき、不純物イオンを窒素(N)とし、加速電圧75keV、ドーズ量7.2×1012/cm2で注入を行うと、最大不純物濃度8×1017/cm3、厚み0.2μmのn型チャネル層32が形成できる。このイオン注入では、炭化珪素基板31は結晶性を維持される。すなわち、六方晶単結晶である。
次に、実施例1と同様のアモルファス化および再結晶化手法を用いて、立方晶単結晶の高濃度n型炭化珪素領域(n−3C−SiC)33をソース領域、ドレイン領域として形成し、その上面に、実施例1と同様にニッケル(Ni)を蒸着することでオーミックコンタクトのソース電極34Sとドレイン電極34Dを形成する。このオーミック電極34S,34Dを形成するときに、ゲート電極を形成するときのマスク合わせ(アライメント)用のマーク34Aも同時に形成する。
次に、そのマーク34Aに合わせて、電子ビーム描画によりゲート電極をパターニングして、続いてショットキーゲート電極35の材料としてチタン(Ti)/白金(Pt)/金(Au)を蒸着、リフトオフして、そのショットキーゲート電極35を形成することで、MESFET30は完成する。
ショットキーゲート電極35のパターンを形成するときに、マーク34Aを用いるのは、特に高周波用MESFETの作成では、ゲート電極35とソース電極34Sの間の距離を精密に、再現性良く形成するためである。この合わせ精度が低下すると、ゲート電極35の一部がソース電極34Sの領域に重なり、ゲート電圧によるドレイン電流の変調ができなくなったり、逆にゲート電極35とソース電極34Sの間隔が広がり、寄生ソース抵抗が大きくなり、高周波特性の電力利得を減少させる恐れがある。
従来の合金化熱処理を用いたオーミック電極の形成方法では、その熱処理工程によりマスク合わせ用のマーク34Aの電極形状が崩れてしまい、アライメント精度が低下する問題が生じていたのに対し、本実施例では、このマーク34Aの形状崩れがなくなるため、アライメント精度の高いゲート電極の形成が可能になり、MESFETの特性向上や歩留まりが向上する。
<実施例4>
図5は本発明を適用した実施例のDMOSFET40の断面構造を示す図である。まず、六方晶単結晶のn型炭化珪素基板(n−4H−SiC)41にp型領域42を形成する。このp型領域42の形成には、不純物としてアルミニウム(Al)を、その不純物濃度が1×1017/cm3となるようにイオン注入で行う。このイオン注入で、p型領域42はアモルファス構造とはならず、結晶性が維持される。すなわち、六方晶単結晶である。
次に、ソース領域43を形成するために、リン(P)または窒素(N)を不純物濃度が1×1020/cm3程度になるように注入する。このときソース領域43の結晶は、アモルファス構造となる。さらに、DMOSFETのオン抵抗を最小にするために、n型炭化珪素基板41の裏面にも同様のドレイン領域44を形成するために同様のイオン注入を行い、その部分をアモルファス構造にする。
次に、活性化加熱処理を1500℃で30分間行う。これにより、P型領域42の不純物は活性化され、結晶構造も元もまま六方晶を維持する。一方、アモルファス構造となっていたソース領域43とドレイン領域44は、この熱処理により立方晶単結晶のn型炭化珪素に結晶構造を変える。
次に、炭化珪素基板41の上面にゲート酸化を行う。ウェット酸化で1150℃で2時間の酸化により、20nmのゲート酸化膜45が形成される。次に、ゲート電極46を形成し、最後に、n型のソース領域43の酸化膜を除去してその部分を開口する。そして、ニッケル(Ni)を、上面と裏面に蒸着して、オーミック電極としてのソース電極47とドレイン電極48を形成することで、MOSFETは完成する。49はチャネル領域である。
オーミック電極の形成に合金化熱処理を用いた従来の方法では、ゲート酸化膜45を形成した後に合金化のための1000℃程度の熱処理を行わなければならず、この処理がゲート絶縁膜45にダメージを与え、絶縁耐圧を低下させる問題があった。また、電極の合金化処理をゲート酸化膜45の形成前に行うと、ゲート酸化膜を形成するときに、酸化炉にその電極を着けたまま炭化珪素基板を入れなれければならず、ゲート酸化膜45が金属イオンにより汚染される問題があった。
これに対し、本実施例では、オーミック電極としてのソース電極47とドレイン電極48の形成に合金化熱処理が不要なため、絶縁膜の特性変化や汚染といった問題を回避できる。
本発明の実施例1のダイオードの製造工程を示す説明図である。 炭化珪素と電極との間のV−I特性図である。 本発明の実施例2のショットキーダイオードの構造を示す断面図である。 本発明の実施例3のMESFETの構造を示す断面図である。 本発明の実施例4のDMOSFETの構造を示す断面図である。
符号の説明
10:ダイオード、11:六方晶単結晶の炭化珪素基板、12:n型アモルファス層、13:立方晶単結晶のn型炭化珪素層、14:オーミック電極
20:ショットキーダイオード、21:六方晶単結晶のn型炭化珪素基板、22:エピタキシャル層、23:立方晶単結晶のn型炭化珪素層、24:ショットキー電極、25:オーミック電極
30:MISFET、31:六方晶単結晶の炭化珪素基板、32:n型チャネル層、33:立方晶単結晶のn型炭化珪素層、34S:ソース電極、34D:ドレイン電極、34A:マーク、35:ゲート電極
40:DMOSFET、41:六方晶単結晶のn型炭化珪素基板、42:p型領域、43:立方晶単結晶のn型ソース領域、44:立方晶単結晶のn型ドレイン領域、45:ゲート酸化膜、46:ゲート電極、47:ソース電極、48:ドレイン電極、49:チャネル領域

Claims (1)

  1. 六方晶単結晶であって、表面が(0001)面又は(000−1)面の炭化珪素基板の当該表面に、室温において、n型又はp型の不純物イオンを注入して、前記六方晶単結晶の少なくとも一部をアモルファス層に変化させる工程と、
    該アモルファス層を熱処理してn型又はp型の立方晶単結晶の炭化珪素領域に再結晶化させる工程と、
    該立方晶単結晶の炭化珪素領域の表面に電極を堆積させる工程と、
    を備えることを特徴とする半導体装置の製造方法
JP2007213947A 2007-08-20 2007-08-20 半導体装置の製造方法 Active JP5339698B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007213947A JP5339698B2 (ja) 2007-08-20 2007-08-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007213947A JP5339698B2 (ja) 2007-08-20 2007-08-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009049198A JP2009049198A (ja) 2009-03-05
JP5339698B2 true JP5339698B2 (ja) 2013-11-13

Family

ID=40501153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007213947A Active JP5339698B2 (ja) 2007-08-20 2007-08-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5339698B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010134344A1 (ja) * 2009-05-20 2010-11-25 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5540331B2 (ja) * 2010-01-29 2014-07-02 独立行政法人産業技術総合研究所 電界電子放出素子及びその製造方法
JP5439215B2 (ja) 2010-02-10 2014-03-12 株式会社東芝 半導体装置および半導体装置の製造方法
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法
WO2013035842A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
WO2013035845A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系半導体素子
CN106098756B (zh) * 2011-09-08 2019-12-17 株式会社田村制作所 Ga2O3系单晶体的供体浓度控制方法
JP6253133B2 (ja) * 2012-04-27 2017-12-27 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5939626B2 (ja) * 2012-04-27 2016-06-22 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法
JP6178065B2 (ja) * 2012-10-09 2017-08-09 株式会社東芝 半導体装置
JP5928429B2 (ja) * 2013-09-30 2016-06-01 サンケン電気株式会社 半導体装置及びその製造方法
JP6473512B2 (ja) * 2015-09-11 2019-02-20 株式会社日立製作所 半導体装置およびその製造方法、パワーモジュール、電力変換装置並びに鉄道車両
CN113130298A (zh) * 2021-04-12 2021-07-16 中国科学院微电子研究所 一种半导体器件的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
JP3750311B2 (ja) * 1997-10-16 2006-03-01 株式会社デンソー 半導体装置及びその製造方法
JP3817915B2 (ja) * 1998-07-31 2006-09-06 株式会社デンソー ショットキーダイオード及びその製造方法
JP3361061B2 (ja) * 1998-09-17 2003-01-07 株式会社東芝 半導体装置
JP4848607B2 (ja) * 2001-09-11 2011-12-28 株式会社デンソー 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009049198A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5339698B2 (ja) 半導体装置の製造方法
JP5777455B2 (ja) 半導体装置および半導体装置の製造方法
US9437682B2 (en) Semiconductor device and semiconductor device manufacturing method
JP4843854B2 (ja) Mosデバイス
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP4114390B2 (ja) 半導体装置及びその製造方法
WO2014083943A1 (ja) 炭化珪素半導体装置およびその製造方法
JP7103444B2 (ja) 炭化珪素半導体素子
JP2012190982A (ja) 半導体装置とその製造方法
JP2011071281A (ja) 半導体装置とその製造方法
JP2011165902A (ja) 半導体装置および半導体装置の製造方法
WO2010024243A1 (ja) バイポーラ型半導体装置およびその製造方法
WO2009104299A1 (ja) 半導体装置および半導体装置の製造方法
JP5995701B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2005311029A (ja) 窒化物半導体装置及びその製造方法
JP6253133B2 (ja) 炭化珪素半導体装置の製造方法
JP3941641B2 (ja) 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置
US9978598B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6337725B2 (ja) 半導体装置
JP2007019095A (ja) 半導体装置の製造方法
JP6277902B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2005085872A (ja) 半導体素子及びその製造方法
JP2004253427A (ja) 炭化珪素半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130806

R150 Certificate of patent or registration of utility model

Ref document number: 5339698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250