JP2008147576A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008147576A
JP2008147576A JP2006336000A JP2006336000A JP2008147576A JP 2008147576 A JP2008147576 A JP 2008147576A JP 2006336000 A JP2006336000 A JP 2006336000A JP 2006336000 A JP2006336000 A JP 2006336000A JP 2008147576 A JP2008147576 A JP 2008147576A
Authority
JP
Japan
Prior art keywords
ion implantation
implantation mask
etching
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006336000A
Other languages
English (en)
Inventor
Hideto Tamaso
秀人 玉祖
Makoto Harada
真 原田
Kazuhiro Fujikawa
一洋 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006336000A priority Critical patent/JP2008147576A/ja
Priority to CNA2007800462579A priority patent/CN101558475A/zh
Priority to EP07832793A priority patent/EP2092552A4/en
Priority to US12/517,735 priority patent/US20100035420A1/en
Priority to KR1020097012675A priority patent/KR20090098832A/ko
Priority to PCT/JP2007/073078 priority patent/WO2008072482A1/ja
Priority to CA002672259A priority patent/CA2672259A1/en
Priority to TW096146359A priority patent/TW200842952A/zh
Publication of JP2008147576A publication Critical patent/JP2008147576A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】半導体装置を微細化することができるとともに半導体装置の特性のばらつきを低減することができる半導体装置の製造方法を提供する。
【解決手段】半導体の表面の一部にイオン注入マスクを形成する第１工程と、イオン注入マスクが形成されている領域以外の半導体の表面の露出領域の少なくとも一部に第１ドーパントのイオンを注入して第１ドーパント注入領域を形成する第２工程と、第１ドーパント注入領域の形成後にイオン注入マスクの一部を除去して半導体の表面の露出領域を拡大する第３工程と、拡大した半導体の表面の露出領域の少なくとも一部に第２ドーパントのイオンを注入して第２ドーパント注入領域を形成する第４工程と、を含む、半導体装置の製造方法である。
【選択図】図６

Description

本発明は、半導体装置の製造方法に関し、特に、半導体装置を微細化することができるとともに半導体装置の特性のばらつきを低減することができる半導体装置の製造方法に関する。
半導体装置の一種であるＳｉＣ（炭化ケイ素）を用いたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；以下、「ＳｉＣ−ＭＯＳＦＥＴ」と言うこともある。）は、大きく分けて、選択イオン注入、活性化アニール、ゲート酸化膜形成、および電極形成の工程を経て作製されている。
以下、図２０〜図３０の模式的断面図を参照して、従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例について説明する。
まず、図２０に示すように、ＳｉＣ基板２０１の表面上にｎ型のＳｉＣ膜２０２をエピタキシャル成長させる。次に、図２１に示すように、ＳｉＣ膜２０２の表面全体にイオン注入マスク２０３を形成する。
次いで、図２２に示すように、イオン注入マスク２０３上にフォトリソグラフィ技術を利用して所定の開口部２０５を有するレジスト２０４を形成する。続いて、図２３に示すように、開口部２０５の下方に位置する部分のイオン注入マスク２０３をエッチングにより除去して、ＳｉＣ膜２０２の表面の一部を露出させる。
その後、図２４に示すように、レジスト２０４を除去し、露出したＳｉＣ膜２０２の表面にリンなどのｎ型ドーパントのイオンをイオン注入することによって、ＳｉＣ膜２０２の表面にｎ型ドーパント注入領域２０６を形成する。
次に、図２５に示すように、ＳｉＣ膜２０２の表面からイオン注入マスク２０３をすべて除去する。その後、図２６に示すように、ＳｉＣ膜２０２の表面全体にイオン注入マスク２０３を再度形成する。
そして、図２７に示すように、イオン注入マスク２０３の表面上にフォトリソグラフィ技術を利用してレジスト２０４を部分的に形成する。ここで、レジスト２０４の形成位置は、フォトリソグラフィ装置の精度等によって設定位置からずれることがある。
次に、図２８に示すように、レジスト２０４が形成されていないイオン注入マスク２０３の部分をエッチングにより除去することによって、ＳｉＣ膜２０２の表面の一部を露出させる。
続いて、図２９に示すように、露出したＳｉＣ膜２０２の表面にアルミニウムなどのｐ型ドーパントのイオンをイオン注入することによって、ＳｉＣ膜２０２の表面にｐ型ドーパント注入領域２０７を形成する。
その後、イオン注入マスク２０３およびレジスト２０４を除去し、イオン注入マスク２０３およびレジスト２０４の除去後のウエハについて結晶性を回復するための活性化アニールを行なう。
そして、図３０に示すように、ＳｉＣ膜２０２の表面上にゲート酸化膜２０８、ソース電極２０９およびドレイン電極２１１を形成し、ゲート酸化膜２０８の表面上にゲート電極２１０を形成する。その後、ソース電極２０９、ゲート電極２１０およびドレイン電極２１１にそれぞれ配線を付けてからウエハをチップ状に分割することによって、ＳｉＣ−ＭＯＳＦＥＴが完成する。
松波弘之編著，「半導体ＳｉＣ技術と応用」，日刊工業新聞社
ＳｉＣはドーパントの拡散係数が小さいため、拡散法ではなく、イオン注入法によって、ｎ型ドーパントおよびｐ型ドーパントをそれぞれ導入する必要がある。
しかしながら、上述したように、ｎ型ドーパントおよびｐ型ドーパントのイオン注入のイオン注入マスクとなるレジストの形成位置がフォトリソグラフィ装置の精度等によってばらつくため、ｎ型ドーパント注入領域とｐ型ドーパント注入領域との相対的な位置関係にばらつきが生じ、ひいてはＳｉＣ−ＭＯＳＦＥＴのゲート長にばらつきが生じてＳｉＣ−ＭＯＳＦＥＴの特性にばらつきが生じるという問題があった。また、半導体装置のさらなる微細化も要望されている。
そこで、本発明の目的は、半導体装置を微細化することができるとともに半導体装置の特性のばらつきを低減することができる半導体装置の製造方法を提供することにある。
本発明は、半導体の表面の一部にイオン注入マスクを形成する第１工程と、イオン注入マスクが形成されている領域以外の半導体の表面の露出領域の少なくとも一部に第１ドーパントのイオンを注入して第１ドーパント注入領域を形成する第２工程と、第１ドーパント注入領域の形成後にイオン注入マスクの一部を除去して半導体の表面の露出領域を拡大する第３工程と、拡大した半導体の表面の露出領域の少なくとも一部に第２ドーパントのイオンを注入して第２ドーパント注入領域を形成する第４工程と、を含む、半導体装置の製造方法である。
本発明の半導体装置の製造方法によれば、第１ドーパント注入領域の形成用のイオン注入マスクを第２ドーパント注入領域の形成にも利用することができ、第１ドーパント注入領域と第２ドーパント注入領域との相対的な位置関係のばらつきを低減することができるため、半導体装置を微細化することができるとともに半導体装置の特性のばらつきを低減することができる。また、本発明の半導体装置の製造方法によれば、イオン注入マスクのパターンニング用のレジストの形成が１回で済むため、従来と比べて工程数を減少させることもできる。
また、本発明の半導体装置の製造方法において、イオン注入マスクは、タングステン、ケイ素、アルミニウム、ニッケルおよびチタンからなる群から選択された少なくとも１種を含むことが好ましい。この場合には、イオン注入マスクが第１ドーパントおよび第２ドーパントのイオン注入のマスクとして機能するとともに、イオン注入マスクに半導体表面との密着を改善する密着改善層および半導体表面のエッチングを抑制することができるエッチングストップ層を含ませることができる。ここで、上記のタングステン、ケイ素、アルミニウム、ニッケルおよびチタンはそれぞれ、単体の形態でイオン注入マスクに含まれていてもよく、化合物の形態でイオン注入マスクに含まれていてもよい。
また、本発明の半導体装置の製造方法において、イオン注入マスクは２層以上からなっていてもよい。イオン注入マスクが２層以上からなっている場合には、第１ドーパント注
入領域の形成後にイオン注入マスクの一部を除去して半導体の表面の露出領域を拡大する際に、イオン注入マスクの厚さの減少を抑制しながらその幅を薄くすることができるため、第２ドーパントのイオン注入時のイオン注入マスクの信頼性が向上する。
また、本発明の半導体装置の製造方法において、イオン注入マスクは、第１イオン注入マスクと、第１イオン注入マスク上に形成された第２イオン注入マスクと、の２層からなっていてもよい。この場合には、第１ドーパント注入領域の形成後に第１イオン注入マスクの一部を除去して半導体の表面の露出領域を拡大する際に、第１イオン注入マスクの厚さの減少を抑制しながら第１イオン注入マスクの幅を薄くすることができるため、第２ドーパントのイオン注入時の第１イオン注入マスクの信頼性が向上する。
また、上記において、第１イオン注入マスクがタングステンを主成分とし、第２イオン注入マスクが酸化ケイ素を主成分とすることが好ましい。この場合には、第１イオン注入マスクのエッチング時には第２イオン注入マスクがエッチングされにくく、第２イオン注入マスクのエッチング時には第１イオン注入マスクがエッチングされにくい傾向が特に大きくなり、第１イオン注入マスクの厚さの減少を抑制しながら第１イオン注入マスクの幅を薄くすることができるため、第２ドーパントのイオン注入時の第１イオン注入マスクの信頼性が向上する。
また、本発明の半導体装置の製造方法において、第１工程は半導体の表面上に第１イオン注入マスクと第２イオン注入マスクとをこの順序で積層してイオン注入マスクを形成した後にイオン注入マスクの一部をエッチングすることによって半導体の表面の一部を露出させることにより行なわれ、第３工程は第１ドーパント注入領域の形成後に第１イオン注入マスクを少なくともその幅方向にエッチングすることにより行なわれ、第３工程と第４工程との間には第２イオン注入マスクをエッチングにより除去する工程が含まれ、第４工程の後には第１イオン注入マスクをエッチングにより除去する工程が含まれていてもよい。この場合には、半導体装置の微細化および半導体装置の特性のばらつきの低減を達成することができるとともに従来よりも工程数を減少させることができる。
また、本発明の半導体装置の製造方法において、第２イオン注入マスクをエッチングするためのエッチング液またはエッチングガスによる第２イオン注入マスクの第１イオン注入マスクに対する選択比が２以上であることが好ましい。この場合には、第２ドーパントのイオン注入前に、第２イオン注入マスクのエッチングを抑制することができ、第１イオン注入マスクの厚さの減少を抑制しながら第１イオン注入マスクをその幅方向にエッチングすることができるため、第２ドーパントのイオン注入時の第１イオン注入マスクの信頼性が向上する。
また、本発明の半導体装置の製造方法において、第１工程におけるエッチングおよび第３工程におけるエッチングはそれぞれドライエッチングにより行なわれることが好ましい。この場合には、半導体の表面を露出させる第１工程においては第１イオン注入マスクおよび第２イオン注入マスクの厚さ方向のエッチングが進行する傾向にあり、半導体の表面の露出領域を拡大する第３工程においては第１イオン注入マスクおよび第２イオン注入マスクの幅方向のエッチングの制御が容易になる傾向にあるため、第１イオン注入マスクおよび第２イオン注入マスクのエッチング時においてこれらのイオン注入マスクが不要にエッチングされないようにすることができる。
また、本発明の半導体装置の製造方法においては、第３工程におけるイオン注入マスクの一部の除去をエッチングにより行ない、第３工程におけるエッチング後のイオン注入マスクの厚さを第４工程における第２ドーパントのイオンの注入マスクとして機能する厚さとすることができる。この場合には、イオン注入マスクが第２ドーパントのイオンの注入
マスクとして機能するため、第２ドーパント注入領域を不要な箇所にまで形成されないようにすることができる。
また、本発明の半導体装置の製造方法において、イオン注入マスクがタングステンを主成分としてもよい。イオン注入マスクがタングステンを主成分とする場合には、タングステンは高密度材料でイオン注入を阻止する能力が高いため、他の材料と比べてイオン注入マスクを薄く形成することができ、プロセスが簡易となる傾向にある点で好ましい。
また、本発明の半導体装置の製造方法において、第１工程は半導体の表面上にイオン注入マスクを形成した後にイオン注入マスクの一部をエッチングすることによって半導体の表面の一部を露出させることにより行なわれ、第３工程は第１ドーパント注入領域の形成後にイオン注入マスクを少なくともその幅方向にエッチングすることにより行なわれ、第４工程の後にはイオン注入マスクを除去する工程が含まれていてもよい。この場合には、半導体装置の微細化および半導体装置の特性のばらつきの低減を達成することができるとともに従来よりも工程数を減少させることができる。
ここで、第１工程におけるエッチングおよび第３工程におけるエッチングはそれぞれドライエッチングにより行なわれることが好ましい。この場合には、半導体の表面を露出させる第１工程においてはイオン注入マスクの厚さ方向のエッチングが進行する傾向にあり、半導体の表面の露出領域を拡大する第３工程においてはイオン注入マスクの幅方向のエッチングの制御が容易になる傾向にあるため、イオン注入マスクのエッチング時においてイオン注入マスクを不要にエッチングしないようにすることができる。
また、本発明の半導体装置の製造方法において、半導体はバンドギャップエネルギが２．５ｅＶ以上であることが好ましい。この場合には、高耐圧かつ低損失で、耐熱性および耐環境性に優れた半導体装置を製造することができる傾向にある。
また、本発明の半導体装置の製造方法において、半導体は、炭化ケイ素を主成分とすることが好ましい。炭化ケイ素からなる半導体装置においては、ドーパントの注入後の活性化アニール温度が高温となるため、従来のＳｉデバイスのようなセルフアラインの手法を用いることができないため、本発明を特に好適に用いることができる。
本発明によれば、半導体装置を微細化することができるとともに半導体装置の特性のばらつきを低減することができる半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
（実施の形態１）
以下、図１〜図１０の模式的断面図を参照して、本発明の半導体装置の製造方法の一例について説明する。
まず、図１に示すように、ＳｉＣ基板１０１の表面上にｎ型のＳｉＣ膜１０２をエピタキシャル成長させてウエハを形成する。次に、図２に示すように、ＳｉＣ膜１０２の表面全体にタングステンからなる第１イオン注入マスク１０３ａを形成し、第１イオン注入マスク１０３ａの表面上に酸化ケイ素からなる第２イオン注入マスク１０３ｂを形成する。これにより、第１イオン注入マスク１０３ａと第２イオン注入マスク１０３ｂとの積層体からなるイオン注入マスク１０３が形成される。
ここで、タングステンからなる第１イオン注入マスク１０３ａおよび酸化ケイ素からなる第２イオン注入マスク１０３ｂはそれぞれ、たとえば、スパッタリング法またはＣＶＤ（Chemical Vapor Deposition）法等によって形成することができる。
また、タングステンからなる第１イオン注入マスク１０３ａは、２μｍ以下の厚さに形成されることが好ましく、１μｍ以下の厚さに形成されることがより好ましい。また、酸化ケイ素からなる第２イオン注入マスク１０３ｂは、０．５μｍ以下の厚さに形成されることが好ましく、０．３μｍ以下の厚さに形成されることがより好ましい。
次いで、図３に示すように、第２イオン注入マスク１０３ｂ上にたとえばフォトリソグラフィ技術を利用して所定の開口部１０５を有するレジスト１０４を形成する。続いて、図４に示すように、開口部１０５の下方に位置する部分の第１イオン注入マスク１０３ａおよび第２イオン注入マスク１０３ｂをその厚さ方向にエッチングにより除去して、ＳｉＣ膜１０２の表面の一部を露出させる。
その後、図５に示すように、レジスト１０４を除去し、露出したＳｉＣ膜１０２の表面にリンなどのｎ型ドーパントのイオンをイオン注入することによって、ＳｉＣ膜１０２の表面にｎ型ドーパント注入領域１０６を形成する。
次に、図６に示すように、第１イオン注入マスク１０３ａをその幅方向にエッチングすることによって、第１イオン注入マスク１０３ａの幅を減少させる。これにより、ＳｉＣ膜１０２の表面のうちｎ型ドーパント注入領域１０６が形成された領域以外の領域が露出し、ＳｉＣ膜１０２の表面の露出領域が拡大する。
ここで、第１イオン注入マスク１０３ａのエッチングを行なうためのエッチング液またはエッチングガスとしては、第２イオン注入マスク１０３ｂよりも第１イオン注入マスク１０３ａをエッチングしやすい材質のものが用いられる。
続いて、図７に示すように、第１イオン注入マスク１０３ａ上の第２イオン注入マスク１０３ｂをエッチングにより除去する。ここで、第２イオン注入マスク１０３ｂをエッチングするためのエッチング液またはエッチングガスとしては、第１イオン注入マスク１０３ａよりも第２イオン注入マスク１０３ｂをエッチングしやすい材質のものが用いられる。
次いで、図８に示すように、上記のようにして拡大したＳｉＣ膜１０２の表面の露出領域にアルミニウムなどのｐ型ドーパントのイオンをイオン注入することによって、ＳｉＣ膜１０２の表面にｐ型ドーパント注入領域１０７を形成する。
そして、図９に示すように、第１イオン注入マスク１０３ａを除去する。その後、第１イオン注入マスク１０３ａの除去後のウエハについて結晶性を回復するとともに、イオン注入されたｎ型ドーパントおよびｐ型ドーパントのイオンを活性化するための活性化アニールを行なう。
そして、図１０に示すように、ＳｉＣ膜１０２の表面上にゲート酸化膜１０８、ソース電極１０９およびドレイン電極１１１を形成し、ゲート酸化膜１０８の表面上にゲート電極１１０を形成した後に、ウエハをチップ状に分割することによって、ＳｉＣ−ＭＯＳＦＥＴが完成する。
このように、本実施の形態においては、ｎ型ドーパント注入領域の形成用のイオン注入
マスクをｐ型ドーパント注入領域の形成にも利用することができるため、従来のように、ｎ型ドーパント注入領域の形成用のイオン注入マスクとｐ型ドーパント注入領域の形成用のイオン注入マスクとを別々に形成する必要がない。
したがって、従来に比べて、ｎ型ドーパント注入領域とｐ型ドーパント注入領域との相対的な位置関係のばらつきを低減することができ、ゲート長を短くすることができることから、半導体装置の微細化につながる。また、そのばらつきの低減により半導体装置の特性のばらつきも低減することができる。
また、イオン注入マスクのパターンニング用のレジストの形成が１回で済むため、従来と比べて工程数を減少させることもできる。
なお、イオン注入マスク１０３は、タングステンからなる第１イオン注入マスク１０３ａとＳｉＣ膜１０２の表面との間に、たとえばチタン、ニッケル、酸化ケイ素または窒化ケイ素等からなる層を含んでいてもよい。このような層は、イオン注入マスク１０３とＳｉＣ膜１０２との密着性を改善し、ＳｉＣ膜１０２の表面のエッチングストップ層としても機能し得るためである。この層は、たとえば１００ｎｍ以下の厚さに形成することができる。
また、上記においては、第１イオン注入マスク１０３ａとしてタングステンを用い、第２イオン注入マスク１０３ｂとして酸化ケイ素を用いたが、本発明においてはこの構成に限定されないことは言うまでもない。たとえば、第１イオン注入マスク１０３ａに酸化ケイ素、窒化ケイ素または酸窒化ケイ素等のケイ素化合物を用い、第２イオン注入マスク１０３ｂにアルミニウムまたはチタン等の金属を用いることもできる。
すなわち、第１イオン注入マスク１０３ａとしては、第２イオン注入マスク１０３ｂのエッチングを行なうためのエッチング液またはエッチングガスに対して第２イオン注入マスク１０３ｂよりもエッチングされにくい材質のものを用いることができ、第２イオン注入マスク１０３ｂとしては、第１イオン注入マスク１０３ａのエッチングを行なうためのエッチング液またはエッチングガスに対して第１イオン注入マスク１０３ａよりもエッチングされにくい材質のものを用いることができる。
なかでも、第１イオン注入マスク１０３ａとしてはタングステンを用いることが好ましく、第２イオン注入マスク１０３ｂとしては酸化ケイ素を用いることが好ましい。この場合には、第１イオン注入マスク１０３ａのエッチング時には第２イオン注入マスク１０３ｂがエッチングされにくく、第２イオン注入マスク１０３ｂのエッチング時には第１イオン注入マスク１０３ａがエッチングされにくい傾向が特に大きくなり、第１イオン注入マスク１０３ａの厚さの減少を抑制しながら第１イオン注入マスク１０３ａの幅を薄くすることができるため、第２ドーパントのイオン注入時の第１イオン注入マスク１０３ａの信頼性を向上することができる。
なお、本発明において、イオン注入マスク１０３は、上記の２層の構成に限られず、１層であってもよく、３層以上であってもよい。
また、第２イオン注入マスク１０３ｂをエッチングするためのエッチング液またはエッチングガスによる第２イオン注入マスク１０３ｂの第１イオン注入マスク１０３ａに対する選択比が２以上であることが好ましい。この場合には、ｐ型ドーパントのイオン注入前に、第２イオン注入マスク１０３ｂのエッチングを抑制することができ、第１イオン注入マスク１０３ａの厚さの減少を抑制しながら第１イオン注入マスク１０３ａをその幅方向にエッチングすることができるため、ｐ型ドーパントのイオン注入時の第１イオン注入マ
スク１０３ａの信頼性が向上する。
なお、上記の選択比は、第１イオン注入マスク１０３ａと第２イオン注入マスク１０３ｂとを同一の条件でエッチング液またはエッチングガスによってエッチングし、第１イオン注入マスク１０３ａのエッチング速度と第２イオン注入マスク１０３ｂのエッチング速度との比（第１イオン注入マスク１０３ａのエッチング速度／第２イオン注入マスク１０３ｂのエッチング速度）を求めることによって算出することができる。
また、上記において、図４に示す第１イオン注入マスク１０３ａおよび第２イオン注入マスク１０３ｂの厚さ方向のエッチングはエッチングガスを用いたドライエッチングにより行なわれることが好ましい。また、図６に示す第１イオン注入マスク１０３ａの幅方向のエッチングはエッチング液を用いたウエットエッチングにより行なうこともできるが、エッチングガスを用いたドライエッチングにより行なわれることが好ましい。
すなわち、エッチングガスを用いたドライエッチングにおいては、通常、ＳｉＣ基板１０１にバイアス電圧が印加され、エッチングガスはＳｉＣ基板１０１方向へある程度の指向性を持って進行するため、ウエットエッチングと比べて、第１イオン注入マスク１０３ａおよび第２イオン注入マスク１０３ｂの厚さ方向のエッチングが進みやすくなる傾向にある。また、エッチング液を用いたウエットエッチングにおいては、等方性エッチングが進行しやすいため、ドライエッチングと比べて、第１イオン注入マスク１０３ａの幅方向のエッチングが進みやすくなる傾向にあるが、エッチングの制御を容易にする観点からはエッチングガスを用いたドライエッチングにより第１イオン注入マスク１０３ａの幅方向のエッチングを行なうことが好ましい。
また、上記においては、半導体としてＳｉＣを用いたが、ＳｉＣ以外の半導体を用いてもよいことは言うまでもない。本発明において、半導体としては、たとえば、窒化ガリウム、ダイヤモンド、酸化亜鉛または窒化アルミニウム等を用いることができる。
なかでも、本発明においては、バンドギャップエネルギが２．５ｅＶ以上の半導体を用いることが好ましい。この場合には、高耐圧かつ低損失で、耐熱性および耐環境性に優れた半導体装置を製造することができる傾向にある。
また、上記においては、半導体装置としてＳｉＣ−ＭＯＳＦＥＴを作製する場合について説明したが、本発明においてはＳｉＣ以外の半導体を用いてＳｉＣ−ＭＯＳＦＥＴ以外の半導体装置を作製してもよいことは言うまでもない。
また、本発明においては、上記のｐ型とｎ型の導電型が入れ替わっていてもよいことは言うまでもない。
（実施の形態２）
以下、図１１〜図１９の模式的断面図を参照して、本発明の半導体装置の製造方法の一例について説明する。
まず、図１１に示すように、ＳｉＣ基板１０１の表面上にｎ型のＳｉＣ膜１０２をエピタキシャル成長させてウエハを形成する。次に、図１２に示すように、ＳｉＣ膜１０２の表面全体にタングステンからなるイオン注入マスク１０３を形成する。
次いで、図１３に示すように、イオン注入マスク１０３の表面上にたとえばフォトリソグラフィ技術を利用して所定の開口部１０５を有するレジスト１０４を形成する。続いて、図１４に示すように、開口部１０５の下方に位置する部分の注入マスク１０３をエッチ
ングにより除去して、ＳｉＣ膜１０２の表面の一部を露出させる。
その後、図１５に示すように、レジスト１０４を除去し、露出したＳｉＣ膜１０２の表面にリンなどのｎ型ドーパントのイオンをイオン注入することによって、ＳｉＣ膜１０２の表面にｎ型ドーパント注入領域１０６を形成する。
次に、図１６に示すように、イオン注入マスク１０３の等方性エッチングを行ない、イオン注入マスク１０３をその幅方向に除去して、イオン注入マスク１０３の幅を減少させる。これにより、ＳｉＣ膜１０２の表面のうちｎ型ドーパント注入領域１０６が形成された領域以外の領域が露出し、ＳｉＣ膜１０２の表面の露出領域が拡大する。
なお、本実施の形態においては、上記の等方性エッチングによって、イオン注入マスク１０３全体がエッチングされることになるため、イオン注入マスク１０３の幅だけでなく高さも減少することになる。
次いで、図１７に示すように、上記のようにして拡大したＳｉＣ膜１０２の表面の露出領域にアルミニウムなどのｐ型ドーパントのイオンをイオン注入することによって、ＳｉＣ膜１０２の表面にｐ型ドーパント注入領域１０７を形成する。
そして、図１８に示すように、イオン注入マスク１０３を除去する。その後、イオン注入マスク１０３の除去後のウエハについて結晶性を回復するための活性化アニールを行なう。
そして、図１９に示すように、ＳｉＣ膜１０２の表面上にゲート酸化膜１０８、ソース電極１０９およびドレイン電極１１１を形成し、ゲート酸化膜１０８の表面上にゲート電極１１０を形成した後に、ウエハをチップ状に分割することによって、ＳｉＣ−ＭＯＳＦＥＴが完成する。
このように、本実施の形態においては、ｎ型ドーパント注入領域の形成用のイオン注入マスクをｐ型ドーパント注入領域の形成にも利用することができ、ｎ型ドーパント注入領域の形成用のイオン注入マスクとｐ型ドーパント注入領域の形成用のイオン注入マスクとを別々に形成する必要がない。
したがって、従来に比べて、ｎ型ドーパント注入領域とｐ型ドーパント注入領域との相対的な位置関係のばらつきを低減することができ、ゲート長を短くすることができることから、半導体装置の微細化につながる。また、そのばらつきの低減により半導体装置の特性のばらつきも低減することができる。
また、イオン注入マスク１０３のパターンニング用のレジストの形成が１回で済むため、従来と比べて工程数を減少させることもできる。
なお、本実施の形態においては、イオン注入マスク１０３としてタングステンを用いたが、これに限定されないことは言うまでもない。
また、上記において、図１６に示すエッチング後のイオン注入マスク１０３の厚さは、その後のｐ型ドーパントのイオンのイオン注入におけるイオン注入マスクとして機能する厚さとなっていることが好ましい。図１６に示すエッチング後のイオン注入マスク１０３が後述するイオン注入のイオン注入マスクとして機能しない場合には、ｐ型ドーパント注入領域１０７が不要な箇所にまで形成されてしまうためである。ここで、イオン注入マスクとして機能する厚さとは、イオン注入されるイオンの９９．９％以上の注入を阻止する
ことができる厚さを意味する。
たとえば、図１６に示すエッチングによって、イオン注入マスク１０３の幅がその両側からｘずつ減少する場合には、イオン注入マスク１０３の厚さがｘ以上減少することがあるが、ｘ以上減少した後のイオン注入マスク１０３の厚さがイオン注入マスクとして機能する厚さ以上であればよい。
また、上記において、図１４に示すイオン注入マスク１０３の厚さ方向のエッチングはエッチングガスを用いたドライエッチングにより行なわれることが好ましい。また、図１６に示すイオン注入マスク１０３のエッチングはエッチング液を用いたウエットエッチングにより行なうこともできるが、エッチングガスを用いたドライエッチングにより行なわれることが好ましい。
上述したように、エッチングガスを用いたドライエッチングにおいては、エッチングガスがＳｉＣ基板１０１方向へある程度の指向性を持って進行するため、ウエットエッチングと比べてイオン注入マスク１０３の厚さ方向のエッチングが進みやすくなる傾向にある。また、エッチング液を用いたウエットエッチングにおいては、等方性エッチングが進行しやすいため、ドライエッチングと比べてイオン注入マスク１０３の幅方向のエッチングが進みやすくなる傾向にあるが、エッチングの制御を容易にする観点からはエッチングガスを用いたドライエッチングによりイオン注入マスク１０３の幅方向のエッチングを行なうことが好ましい。
なお、本実施の形態におけるその他の説明は実施の形態１と同様である。
（実施例１）
まず、ＳｉＣ基板の表面上にｎ型のＳｉＣ膜をエピタキシャル成長させたウエハを作製した。ここで、エピタキシャル成長させたｎ型のＳｉＣ膜の膜厚は１０μｍであって、ｎ型ドーパントの濃度は１×１０15ｃｍ-3であった。
次に、ＳｉＣ膜の表面全体にタングステンからなる第１イオン注入マスクをスパッタリング法により形成し、第１イオン注入マスクに酸化ケイ素からなる第２イオン注入マスクをスパッタリング法により形成した。ここで、第１イオン注入マスクの厚さは８００ｎｍであって、第２イオン注入マスクの厚さは１００ｎｍであった。
次いで、フォトリソグラフィ技術を利用して、ｎ型ドーパント注入領域を形成する箇所に開口部を有するようにパターンニングされたレジストを第２イオン注入マスク上に形成した。
続いて、レジストの開口部から露出している部分の第２イオン注入マスクをＣＦ4ガスによりエッチングして除去した。そして、上記のように除去された第２イオン注入マスクから露出した部分の第１イオン注入マスクをＳＦ6ガスによりエッチングして、上記のレジストの開口部の下方に位置するＳｉＣ膜の表面を露出させた。
ここで、ＣＦ4ガスは、タングステンからなる第１イオン注入マスクよりも酸化ケイ素からなる第２イオン注入マスクの方を大きくエッチングするエッチングガスである。また、ＳＦ6ガスは、酸化ケイ素からなる第２イオン注入マスクよりもタングステンからなる第１イオン注入マスクの方を大きくエッチングするエッチングガスである。
その後、レジストを除去し、露出したＳｉＣ膜の表面にリンイオンをイオン注入するこ
とによって、ＳｉＣ膜の表面の一部にｎ型ドーパント注入領域を形成した。ここで、ｎ型ドーパント注入領域は、ドーズ量が１×１０15ｃｍ-2の条件でリンイオンを注入することによって形成された。
次に、アンモニア水溶液と過酸化水素水との混合溶液からなるエッチング液に２分間浸漬させることで、タングステンからなる第１イオン注入マスクの側面を０．５μｍの厚さだけその幅方向にエッチングした。これにより、ＳｉＣ膜の表面のうちｎ型ドーパント注入領域が形成された領域以外の領域が露出した。
なお、アンモニア水溶液と過酸化水素水との混合溶液からなるエッチング液は、酸化ケイ素からなる第２イオン注入マスクよりもタングステンからなる第１イオン注入マスクの方を大きくエッチングするエッチング液である。
続いて、酸化ケイ素からなる第２イオン注入マスクをバッファードフッ酸を用いたエッチングによりすべて除去した。ここで、バッファードフッ酸は、タングステンからなる第１イオン注入マスクよりも酸化ケイ素からなる第２イオン注入マスクの方を大きくエッチングするエッチング液である。
次いで、露出しているＳｉＣ膜の表面にアルミニウムイオンを注入することによって、ＳｉＣ膜の表面にｐ型ドーパント注入領域を形成した。ここで、ｐ型ドーパント注入領域は、ドーズ量が１×１０14ｃｍ-2の条件でアルミニウムイオンを注入することによって形成された。
次に、タングステンからなる第１イオン注入マスクをアンモニア水溶液と過酸化水素水との混合溶液からなるエッチング液を用いたエッチングによりすべて除去した。その後、ウエハを１７００℃に加熱して活性化アニールを行ない、結晶性を回復させるとともに、イオン注入されたドーパントの活性化を行なった。
続いて、ＳｉＣ膜の表面に熱酸化法により酸化ケイ素からなるゲート酸化膜を１００ｎｍの膜厚で形成した。
その後、ソース電極およびドレイン電極を形成し、さらに、ゲート酸化膜の表面上にゲート電極を形成した後に、ウエハをチップ状に分割することによって、ＳｉＣ−ＭＯＳＦＥＴを完成させた。
（実施例２）
まず、ＳｉＣ基板の表面上にｎ型のＳｉＣ膜をエピタキシャル成長させたウエハを作製した。ここで、エピタキシャル成長させたｎ型のＳｉＣ膜の膜厚は１０μｍであって、ｎ型ドーパントの濃度は１×１０15ｃｍ-3であった。
次に、ＳｉＣ膜の表面全体にタングステンからなるイオン注入マスクをスパッタリング法により１６００ｎｍの膜厚で形成した。
次いで、フォトリソグラフィ技術を利用して、ｎ型ドーパント注入領域を形成する箇所に開口部を有するようにパターンニングされたレジストを上記のイオン注入マスク上に形成した。
続いて、レジストの開口部から露出している部分のタングステンからなるイオン注入マスクをＳＦ6ガスによりエッチングし、上記のレジストの開口部の下方に位置するＳｉＣ膜の表面を露出させた。
その後、レジストを除去し、露出したＳｉＣ膜の表面にリンイオンをイオン注入することによって、ＳｉＣ膜の表面の一部にｎ型ドーパント注入領域を形成した。ここで、ｎ型ドーパント注入領域は、ドーズ量が１×１０15ｃｍ-2の条件でリンイオンを注入することによって形成された。
次に、ＳＦ6ガスを用いてタングステンからなるイオン注入マスクのドライエッチングを行なった。ここで、ドライエッチングの条件は、等方性エッチングに近い条件とした。ドライエッチング後のタングステンからなるイオン注入マスクの幅の減少量は８００ｎｍであり、イオン注入マスクの厚さの減少量は４００ｎｍであった。したがって、上記のドライエッチング後のイオン注入マスクの厚さは１２００ｎｍとなっていた。
次いで、露出しているＳｉＣ膜の表面にアルミニウムイオンを注入することによって、ＳｉＣ膜の表面にｐ型ドーパント注入領域を形成した。ここで、ｐ型ドーパント注入領域は、ドーズ量が１×１０14ｃｍ-2の条件でアルミニウムイオンを注入することによって形成された。
ここで、アルミニウムイオンのイオン注入におけるイオン注入マスクとして機能する厚さは８００ｎｍであった。したがって、上記のドライエッチング後のイオン注入マスクの厚さは、アルミニウムイオンのイオン注入におけるイオン注入マスクとして機能する厚さを十分に有していることが確認された。
次に、タングステンからなるイオン注入マスクをアンモニア水溶液と過酸化水素水との混合溶液からなるエッチング液を用いたエッチングによりすべて除去した。その後、ウエハを１７００℃に加熱して活性化アニールを行ない、結晶性を回復させるとともに、イオン注入されたドーパントの活性化を行なった。
続いて、ＳｉＣ膜の表面に熱酸化法により酸化ケイ素からなるゲート酸化膜を１００ｎｍの膜厚で形成した。
その後、ソース電極およびドレイン電極を形成し、さらに、ゲート酸化膜の表面上にゲート電極を形成した後に、ウエハをチップ状に分割することによって、ＳｉＣ−ＭＯＳＦＥＴを完成させた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明によれば、半導体装置を微細化することができるとともに半導体装置の特性のばらつきを低減することができる半導体装置の製造方法を提供することができる。
本発明の半導体装置の製造方法の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の他の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の他の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の他の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の他の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の他の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の他の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の他の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の他の一例の一部を図解する模式的な断面図である。 本発明の半導体装置の製造方法の他の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。 従来のＳｉＣ−ＭＯＳＦＥＴの製造方法の一例の一部を図解する模式的な断面図である。
符号の説明
１０１，２０１ ＳｉＣ基板、１０２，２０２ ＳｉＣ膜、１０３，２０３ イオン注入マスク、１０３ａ 第１イオン注入マスク、１０３ｂ 第２イオン注入マスク、１０４，２０４ レジスト、１０５，２０５ 開口部、１０６，２０６ ｎ型ドーパント注入領域、１０７，２０７ ｐ型ドーパント注入領域、１０８，２０８ ゲート酸化膜、１０９，２０９ ソース電極、１１０，２１０ ゲート電極、１１１，２１１ ドレイン電極。

Claims (14)

  1. 半導体の表面の一部にイオン注入マスクを形成する第１工程と、
    前記イオン注入マスクが形成されている領域以外の前記半導体の表面の露出領域の少なくとも一部に第１ドーパントのイオンを注入して第１ドーパント注入領域を形成する第２工程と、
    前記第１ドーパント注入領域の形成後に前記イオン注入マスクの一部を除去して前記半導体の表面の露出領域を拡大する第３工程と、
    前記拡大した前記半導体の表面の露出領域の少なくとも一部に第２ドーパントのイオンを注入して第２ドーパント注入領域を形成する第４工程と、
    を含む、半導体装置の製造方法。
  2. 前記イオン注入マスクは、タングステン、ケイ素、アルミニウム、ニッケルおよびチタンからなる群から選択された少なくとも１種を含むことを特徴とする、請求項１に記載の半導体装置の製造方法。
  3. 前記イオン注入マスクは２層以上からなることを特徴とする、請求項１または２に記載の半導体装置の製造方法。
  4. 前記イオン注入マスクは、第１イオン注入マスクと、前記第１イオン注入マスク上に形成された第２イオン注入マスクと、の２層からなることを特徴とする、請求項３に記載の半導体装置の製造方法。
  5. 前記第１イオン注入マスクがタングステンを主成分とし、前記第２イオン注入マスクが酸化ケイ素を主成分とすることを特徴とする、請求項４に記載の半導体装置の製造方法。
  6. 前記第１工程は、前記半導体の表面上に前記第１イオン注入マスクと前記第２イオン注入マスクとをこの順序で積層して前記イオン注入マスクを形成した後に前記イオン注入マスクの一部をエッチングすることによって前記半導体の表面の一部を露出させることにより行なわれ、
    前記第３工程は、前記第１ドーパント注入領域の形成後に前記第１イオン注入マスクを少なくともその幅方向にエッチングすることにより行なわれ、
    前記第３工程と前記第４工程との間には、前記第２イオン注入マスクをエッチングにより除去する工程が含まれ、
    前記第４工程の後には、前記第１イオン注入マスクをエッチングにより除去する工程が含まれることを特徴とする、請求項４または５に記載の半導体装置の製造方法。
  7. 前記第２イオン注入マスクをエッチングするためのエッチング液またはエッチングガスによる前記第２イオン注入マスクの前記第１イオン注入マスクに対する選択比が２以上であることを特徴とする、請求項６に記載の半導体装置の製造方法。
  8. 前記第１工程におけるエッチングおよび前記第３工程におけるエッチングはそれぞれドライエッチングにより行なわれることを特徴とする、請求項６または７に記載の半導体装置の製造方法。
  9. 前記第３工程における前記イオン注入マスクの一部の除去はエッチングにより行なわれ、前記第３工程におけるエッチング後の前記イオン注入マスクの厚さが前記第４工程における前記第２ドーパントのイオンの注入マスクとして機能する厚さとなっていることを特徴とする、請求項１に記載の半導体装置の製造方法。
  10. 前記イオン注入マスクがタングステンを主成分とすることを特徴とする、請求項９に記載の半導体装置の製造方法。
  11. 前記第１工程は、前記半導体の表面上に前記イオン注入マスクを形成した後に前記イオン注入マスクの一部をエッチングすることによって前記半導体の表面の一部を露出させることにより行なわれ、
    前記第３工程は、前記第１ドーパント注入領域の形成後に前記イオン注入マスクを少なくともその幅方向にエッチングすることにより行なわれ、
    前記第４工程の後には、前記イオン注入マスクを除去する工程が含まれることを特徴とする、請求項９または１０に記載の半導体装置の製造方法。
  12. 前記第１工程におけるエッチングおよび前記第３工程におけるエッチングはそれぞれドライエッチングにより行なわれることを特徴とする、請求項１１に記載の半導体装置の製造方法。
  13. 前記半導体は、バンドギャップエネルギが２．５ｅＶ以上であることを特徴とする、請求項１から１２のいずれかに記載の半導体装置の製造方法。
  14. 前記半導体は、炭化ケイ素を主成分とすることを特徴とする、請求項１３に記載の半導体装置の製造方法。
JP2006336000A 2006-12-13 2006-12-13 半導体装置の製造方法 Pending JP2008147576A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006336000A JP2008147576A (ja) 2006-12-13 2006-12-13 半導体装置の製造方法
CNA2007800462579A CN101558475A (zh) 2006-12-13 2007-11-29 半导体器件的制造方法
EP07832793A EP2092552A4 (en) 2006-12-13 2007-11-29 MANUFACTURING METHOD FOR SEMICONDUCTOR COMPONENTS
US12/517,735 US20100035420A1 (en) 2006-12-13 2007-11-29 Method of manufacturing semiconductor device
KR1020097012675A KR20090098832A (ko) 2006-12-13 2007-11-29 반도체 장치의 제조 방법
PCT/JP2007/073078 WO2008072482A1 (ja) 2006-12-13 2007-11-29 半導体装置の製造方法
CA002672259A CA2672259A1 (en) 2006-12-13 2007-11-29 Method of manufacturing semiconductor device
TW096146359A TW200842952A (en) 2006-12-13 2007-12-05 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006336000A JP2008147576A (ja) 2006-12-13 2006-12-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008147576A true JP2008147576A (ja) 2008-06-26

Family

ID=39511506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006336000A Pending JP2008147576A (ja) 2006-12-13 2006-12-13 半導体装置の製造方法

Country Status (8)

Country Link
US (1) US20100035420A1 (ja)
EP (1) EP2092552A4 (ja)
JP (1) JP2008147576A (ja)
KR (1) KR20090098832A (ja)
CN (1) CN101558475A (ja)
CA (1) CA2672259A1 (ja)
TW (1) TW200842952A (ja)
WO (1) WO2008072482A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010071084A1 (ja) 2008-12-16 2010-06-24 住友電気工業株式会社 半導体装置およびその製造方法
WO2012098759A1 (ja) 2011-01-17 2012-07-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
EP2482308A2 (en) 2011-01-31 2012-08-01 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2013021219A (ja) * 2011-07-13 2013-01-31 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2018537859A (ja) * 2015-12-02 2018-12-20 アーベーベー・シュバイツ・アーゲー 半導体装置およびその製造方法
JP2019186429A (ja) * 2018-04-12 2019-10-24 富士電機株式会社 窒化物半導体装置および窒化物半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563986B2 (en) 2009-11-03 2013-10-22 Cree, Inc. Power semiconductor devices having selectively doped JFET regions and related methods of forming such devices
JP2012099601A (ja) * 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8350365B1 (en) * 2011-01-13 2013-01-08 Xilinx, Inc. Mitigation of well proximity effect in integrated circuits
JP2013021242A (ja) * 2011-07-14 2013-01-31 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN102507704A (zh) * 2011-10-18 2012-06-20 重庆邮电大学 基于碳化硅的肖特基势垒二极管氧传感器及制造方法
CN102496559A (zh) * 2011-11-25 2012-06-13 中国科学院微电子研究所 一种三层复合离子注入阻挡层及其制备、去除方法
US10937869B2 (en) * 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
CN109309009B (zh) * 2018-11-21 2020-12-11 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN116504612B (zh) * 2023-02-09 2023-11-21 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254935A (ja) * 1988-08-19 1990-02-23 Sony Corp Ｍｉｓ型トランジスタの製造方法
JPH03297147A (ja) * 1990-04-16 1991-12-27 Fujitsu Ltd 半導体装置の製造方法
JP2002359254A (ja) * 2001-03-30 2002-12-13 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006524433A (ja) * 2003-04-24 2006-10-26 クリー　インコーポレイテッド 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法
JP2007013087A (ja) * 2005-05-31 2007-01-18 Toshiba Corp 電界効果トランジスタおよびサイリスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
US4173818A (en) * 1978-05-30 1979-11-13 International Business Machines Corporation Method for fabricating transistor structures having very short effective channels
FR2575334B1 (fr) * 1984-12-21 1987-01-23 Radiotechnique Compelec Dispositif mos dont les regions de source sont disposees en bandes paralleles, et procede pour l'obtenir
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US6551865B2 (en) * 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
US6927422B2 (en) * 2002-10-17 2005-08-09 Astralux, Inc. Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
US7517807B1 (en) * 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254935A (ja) * 1988-08-19 1990-02-23 Sony Corp Ｍｉｓ型トランジスタの製造方法
JPH03297147A (ja) * 1990-04-16 1991-12-27 Fujitsu Ltd 半導体装置の製造方法
JP2002359254A (ja) * 2001-03-30 2002-12-13 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006524433A (ja) * 2003-04-24 2006-10-26 クリー　インコーポレイテッド 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法
JP2007013087A (ja) * 2005-05-31 2007-01-18 Toshiba Corp 電界効果トランジスタおよびサイリスタ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010071084A1 (ja) 2008-12-16 2010-06-24 住友電気工業株式会社 半導体装置およびその製造方法
US8643065B2 (en) 2008-12-16 2014-02-04 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing the same
WO2012098759A1 (ja) 2011-01-17 2012-07-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US8652954B2 (en) 2011-01-17 2014-02-18 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
EP2482308A2 (en) 2011-01-31 2012-08-01 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2012160509A (ja) * 2011-01-31 2012-08-23 Renesas Electronics Corp 半導体装置の製造方法
US8569132B2 (en) 2011-01-31 2013-10-29 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2013021219A (ja) * 2011-07-13 2013-01-31 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2018537859A (ja) * 2015-12-02 2018-12-20 アーベーベー・シュバイツ・アーゲー 半導体装置およびその製造方法
JP7432071B2 (ja) 2015-12-02 2024-02-16 ヒタチ・エナジー・リミテッド 半導体装置およびその製造方法
JP2019186429A (ja) * 2018-04-12 2019-10-24 富士電機株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP7187808B2 (ja) 2018-04-12 2022-12-13 富士電機株式会社 窒化物半導体装置および窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
KR20090098832A (ko) 2009-09-17
TW200842952A (en) 2008-11-01
EP2092552A4 (en) 2010-12-01
CA2672259A1 (en) 2008-06-19
US20100035420A1 (en) 2010-02-11
EP2092552A1 (en) 2009-08-26
CN101558475A (zh) 2009-10-14
WO2008072482A1 (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
JP2008147576A (ja) 半導体装置の製造方法
US6703648B1 (en) Strained silicon PMOS having silicon germanium source/drain extensions and method for its fabrication
TWI263305B (en) Method for fabricating semiconductor device
US6087239A (en) Disposable spacer and method of forming and using same
JP4283904B2 (ja) 半導体装置の製造方法
US20050245015A1 (en) Method for manufacturing a semiconductor device having a dual-gate structure
JP2007273588A (ja) 半導体装置の製造方法
JPH09190983A (ja) 半導体装置の製造方法
JP4039375B2 (ja) 半導体装置の製造方法
WO2013105550A1 (ja) 半導体装置及びその製造方法
JP2004152965A (ja) 半導体装置の製造方法と半導体装置
JP3455742B2 (ja) 半導体装置
JPH09213655A (ja) 半導体装置およびその製造方法
JP2008098264A (ja) 半導体装置の製造方法
JP2005101449A (ja) 半導体装置及びその製造方法
JP2008108913A (ja) 半導体装置の製造方法
JP2004319957A (ja) 半導体素子のゲート電極形成方法
JP2008227292A (ja) イオン注入マスク、イオン注入方法および半導体装置の製造方法
US20070114610A1 (en) Semiconductor device and method of fabricating the same
JP6707927B2 (ja) 炭化珪素半導体装置の製造方法
JP2007067322A (ja) Ｌｄｄ構造の半導体装置の製造方法
TWI373826B (en) Cmos transistor and the method for manufacturing the same
JP2007501512A (ja) バイポーラ・トランジスタを有する半導体装置の製造方法及びバイポーラ・トランジスタを有する装置
JP2004207354A (ja) 半導体装置及びその製造方法
JPH05211165A (ja) 拡散層の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108