JP2013162073A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2013162073A JP2013162073A JP2012025067A JP2012025067A JP2013162073A JP 2013162073 A JP2013162073 A JP 2013162073A JP 2012025067 A JP2012025067 A JP 2012025067A JP 2012025067 A JP2012025067 A JP 2012025067A JP 2013162073 A JP2013162073 A JP 2013162073A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- aluminum oxide
- silicon carbide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 半導体装置の特性ばらつきが抑制された炭化珪素半導体装置を提供する。
【解決手段】 半導体装置100は、酸化珪素膜形成工程と、酸化アルミニウム膜形成工程と、熱処理工程を経て製造される。酸化珪素膜形成工程では、炭化珪素層12の表面に第1酸化珪素膜22を形成する。酸化アルミニウム膜形成工程では、第1酸化珪素膜22の表面に非晶質の酸化アルミニウム膜24を形成する。その後、炭化珪素層12と第1酸化珪素膜22と酸化アルミニウム膜24の積層体を、窒化物ガスを含む雰囲気で熱処理する。
【選択図】図1
【解決手段】 半導体装置100は、酸化珪素膜形成工程と、酸化アルミニウム膜形成工程と、熱処理工程を経て製造される。酸化珪素膜形成工程では、炭化珪素層12の表面に第1酸化珪素膜22を形成する。酸化アルミニウム膜形成工程では、第1酸化珪素膜22の表面に非晶質の酸化アルミニウム膜24を形成する。その後、炭化珪素層12と第1酸化珪素膜22と酸化アルミニウム膜24の積層体を、窒化物ガスを含む雰囲気で熱処理する。
【選択図】図1
Description
本明細書は、炭化珪素層を有する半導体装置、及びその製造方法に関する技術を開示する。
耐圧に優れた半導体装置を実現するために、炭化珪素(SiC)を用いた半導体装置の開発が進められている。炭化珪素半導体装置では、例えば絶縁ゲート部を形成するために、炭化珪素層の表面に酸化珪素膜が形成されることがある。しかしながら、炭化珪素層と酸化珪素膜の接合面において、界面準位密度が大きくなるという問題がある。界面準位密度を低減させるために、炭化珪素層と酸化珪素膜の積層体を窒素酸化物ガスを含む雰囲気で熱処理する技術が知られている。
この技術は、炭化珪素層と酸化珪素膜の積層体を窒素酸化物ガスを含む雰囲気で熱処理し、炭化珪素層と酸化珪素膜の接合界面を窒化せせることで、界面準位密度を低減しようとするものである。しかしながら、窒素酸化物ガスが分解して生じた酸素が酸化珪素層と反応して、新たな界面準位を形成することがある。
上記した問題を解決するために、酸化珪素膜の表面に酸素の拡散を抑制する膜を形成した状態で熱処理を行う技術が開発されており、その一例が特許文献1に開示されている。酸素拡散抑制膜を用いることにより、炭化珪素層と酸化珪素膜の接合界面に酸素が供給されることを抑制している。特許文献1には、酸素拡散抑制膜の一例として、結晶性の酸化アルミニウム(αアルミナ)膜が開示されている。
完全に結晶化した酸化アルミニウム膜を得ることは難しい。通常は、結晶の方向が変化したり、格子欠陥が生じることにより、結晶性の酸化アルミニウム膜は、不均一な結晶粒界を有している。炭化珪素層と酸化珪素膜の接合界面に導入される窒素は、不均一な結晶粒界を通過するので、接合界面に導入される窒素の量が不均一になる。特許文献1の技術では、接合界面の窒化が十分に行われる部分と、窒化が不十分な部分が生じる。その結果、半導体装置の特性にばらつきが生じることがある。本明細書では、炭化珪素層と酸化珪素膜の接合界面が均一に窒化された炭化珪素半導体装置、及びその炭化珪素半導体装置の製造方法を開示する。
本明細書で開示する技術は、酸化珪素膜の表面に非晶質の酸化アルミニウム膜を形成した状態で、炭化珪素層と酸化珪素膜の接合界面を窒化させることを特徴とする。非晶質の酸化アルミニウムは、不均一な結晶粒界を有していない。そのため、炭化珪素層と酸化珪素膜の接合界面を窒化させるときに、接合界面を均一に窒化させることができる。その結果、接合界面の特性を均一にすることができる。
本明細書で開示する炭化珪素半導体装置の製造方法は、炭化珪素層の表面に第1酸化珪素膜を形成する酸化珪素膜形成工程と、第1酸化珪素膜の表面に非晶質の酸化アルミニウム膜を形成する酸化アルミニウム膜形成工程と、炭化珪素層と第1酸化珪素膜と酸化アルミニウム膜の積層体を窒化物ガスを含む雰囲気で熱処理する熱処理工程を備える。
本明細書で開示する技術は、炭化珪素半導体装置に具現化することができる。この半導体装置は、炭化珪素層と、炭化珪素層の表面に形成されている酸化珪素膜と、酸化珪素膜の表面に形成されている非晶質の酸化アルミニウム膜を備えている。非晶質の酸化アルミニウム膜を備えた半導体装置は、本明細書で開示される技術を用いて製造されたことを反映している。
本明細書で開示される技術によると、半導体装置の特性ばらつきが抑制された炭化珪素半導体装置を提供することができる。
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(特徴1)炭化珪素層の表面に第1酸化珪素膜を形成する酸化珪素膜形成工程と、第1酸化珪素膜の表面に非晶質の酸化アルミニウム膜を形成する酸化アルミニウム膜形成工程と、炭化珪素層と第1酸化珪素膜と酸化アルミニウム膜の積層体を窒化物ガスを含む雰囲気で熱処理する熱処理工程を備えていてもよい。
(特徴2)第1酸化珪素膜と酸化アルミニウム膜を介して炭化珪素層に対向するゲート電極を形成する工程を備えていてもよい。この工程により、炭化珪素層と第1酸化珪素膜の接合界面が均一に窒化された部分に、ゲート電極を対向させることができる。ゲート電極の閾値電圧を安定化させることができる。
(特徴3)酸化アルミニウム膜の表面に第2酸化珪素膜を形成する工程を備えていてもよい。この工程により、酸化アルミニウム膜の表面が覆われた状態で、半導体装置の製造を行うことができる。
(特徴4)酸化アルミニウム膜の厚みは、1nm以上、且つ100nm以下である。このような厚みにすることにより、炭化珪素層と酸化珪素膜の接合界面の窒化をスムーズに行うことができる。
(特徴2)第1酸化珪素膜と酸化アルミニウム膜を介して炭化珪素層に対向するゲート電極を形成する工程を備えていてもよい。この工程により、炭化珪素層と第1酸化珪素膜の接合界面が均一に窒化された部分に、ゲート電極を対向させることができる。ゲート電極の閾値電圧を安定化させることができる。
(特徴3)酸化アルミニウム膜の表面に第2酸化珪素膜を形成する工程を備えていてもよい。この工程により、酸化アルミニウム膜の表面が覆われた状態で、半導体装置の製造を行うことができる。
(特徴4)酸化アルミニウム膜の厚みは、1nm以上、且つ100nm以下である。このような厚みにすることにより、炭化珪素層と酸化珪素膜の接合界面の窒化をスムーズに行うことができる。
(第1実施例)
図1に示すように、半導体装置100は縦型であり、半導体層12と、半導体層12の裏面に設けられているドレイン電極2と、半導体層12の表面に設けられているソース電極20と、半導体層12の表面に設けられているゲート部30を備えている。
図1に示すように、半導体装置100は縦型であり、半導体層12と、半導体層12の裏面に設けられているドレイン電極2と、半導体層12の表面に設けられているソース電極20と、半導体層12の表面に設けられているゲート部30を備えている。
半導体層12の材料は炭化珪素(SiC)であり、n+型のドレイン領域4と、n−型のドリフト領域6と、p型のベース領域8と、n+型のソース領域10を備えている。ドレイン領域4に含まれるn型不純物の濃度は、およそ1×1019cm−3に調整されている。n型不純物として、リン(P),窒素(N)等が利用されている。ドレイン領域4の厚みは特に限定されないが、本実施例では、およそ100〜300μmである。
ドリフト領域6に含まれるn型不純物の濃度は、およそ1×1015cm−3〜1×1016cm−3に調整されている。n型不純物として、リン,窒素等が利用されている。ドリフト領域6の不純物濃度は、半導体装置100の厚さ方向(ドレイン電極2とソース電極20を結ぶ方向)で均一であってもよい。あるいは、ドリフト領域6の不純物濃度は、厚さ方向で連続的に変化していてもよい。ドリフト領域6の厚みは、耐圧等の特性に応じて任意に選択することができる。本実施例では、ドリフト領域6の厚みは、およそ10μmである。
ベース領域8は、半導体層12の表面側に分散して設けられている。ベース領域8のp型不純物の濃度は、およそ1×1015cm−3〜1×1019cm−3に調整されている。p型不純物として、アルミニウム,ホウ素(B)等が利用されている。なお、ベース領域8は、イオン注入技術を用いて、p型不純物を半導体層12に導入することにより形成されている。そのため、ベース領域8の不純物濃度は、半導体層12の表面で濃く、半導体層12の裏面に向かうに従って薄くなっている。ベース領域8の厚みは、特性に応じて任意に選択することができる。本実施例では、ベース領域8の厚みは、およそ0.5〜3.0μmである。
ソース領域10は、半導体層12の表面側に分散して設けられており、ベース領域8によってドリフト領域6から分離されている。ソース領域10のn型不純物の濃度は、およそ1×1021cm−3〜3×1021cm−3に調整されている。n型不純物として、リン,窒素等が利用されている。ソース領域10は、イオン注入技術を用いて、n型不純物を半導体層12に導入することにより形成されている。そのため、ソース領域10の不純物濃度は、半導体層12の表面で濃く、半導体層12の裏面に向かうに従って薄くなっている。本実施例では、ソース領域10の厚みは、およそ0.3〜0.5μmである。
ドレイン電極2は、ニッケル(Ni),チタン(Ti)及びアルミニウム(Al)がこの順に積層された積層体である。ニッケルが、半導体層12側に位置しており、半導体層12とシリサイド化している。そのため、ドレイン電極2は、ドレイン領域4とオーミック接続している。
ソース電極20は、ソース接続部16とソース引出部18を備えている。ソース接続部16の材料はニッケルである。ソース接続部16は、半導体層12とシリサイド化している。ソース引出部18は、ソース接続部16上に設けられている。ソース引出部18は、チタン及びアルミニウムの積層体であり、チタンがソース接続部16上に位置している。ソース電極20は、ソース領域10とオーミック接続している。ソース引出部18は、酸化珪素(SiO2)膜14によって、ソース領域10及びベース領域8から絶縁されている。
プレーナ型のゲート部30は、第1酸化珪素膜22と、非晶質の酸化アルミニウム(Al2O3)膜24と、ゲート電極26と、ゲート引出部28を備えている。第1酸化珪素膜22の厚みはおよそ5〜100nmである。酸化アルミニウム膜24は、第1酸化珪素膜22上に設けられている。酸化アルミニウム膜24の厚みはおよそ1〜100nmである。第1酸化珪素膜22と酸化アルミニウム膜24によって、ゲート絶縁膜が構成されている。
ゲート電極26は、酸化アルミニウム膜24上に設けられている。ゲート電極26の材料は多結晶シリコンであり、厚みはおよそ200〜400nmである。ゲート電極26は、第1酸化珪素膜22と酸化アルミニウム膜24を介して、ソース領域10とドリフト領域6を分断しているベース領域8に対向している。ゲート電極26は、ソース領域10の一部と、ベース領域8間のドリフト領域6にも対向している。ゲート引出部28は、ゲート電極26上に設けられている。ゲート引出部28は、チタン及びアルミニウムの積層体であり、チタンがゲート電極26上に位置している。ソース電極20とゲート部30は、酸化珪素膜14によって、絶縁されている。
(第1製造方法)
半導体装置100の製造方法について説明する。まず、図2に示すように、n+型の炭化珪素基板4の表面に、n−型の炭化珪素層6を結晶成長させる。炭化珪素層6は、公知の方法を用いて作製することができる。炭化珪素基板4として、6H−SiC,4H−SiC,3C−SiC等を使用することができる。また、炭化珪素基板4の面方位は、(0001),(000−1),(11−20)等であってよい。さらに、炭化珪素基板4は、基板面に対して0°のオン基板、基板面に対して2°〜8°のオフ基板等を使用することができる。炭化珪素基板4は、図1のドレイン領域4に相当する。
半導体装置100の製造方法について説明する。まず、図2に示すように、n+型の炭化珪素基板4の表面に、n−型の炭化珪素層6を結晶成長させる。炭化珪素層6は、公知の方法を用いて作製することができる。炭化珪素基板4として、6H−SiC,4H−SiC,3C−SiC等を使用することができる。また、炭化珪素基板4の面方位は、(0001),(000−1),(11−20)等であってよい。さらに、炭化珪素基板4は、基板面に対して0°のオン基板、基板面に対して2°〜8°のオフ基板等を使用することができる。炭化珪素基板4は、図1のドレイン領域4に相当する。
次に、図3に示すように、炭化珪素層6の表面に開口40aを有するマスク層40を形成する。マスク層40の材料の一例として、酸化珪素が挙げられる。その後、炭化珪素層6に向けて、p型の不純物(アルミニウム、ホウ素等)をイオン注入し、p型領域8を形成する。p型領域8が形成されたことによる炭化珪素層6の残部が、図1のドリフト領域6に相当する。
p型領域8を形成するときに、加速エネルギーが異なるイオン注入を、複数回行ってもよい。その場合、各イオン注入時のドーズ量を1×1011cm−2〜1×1013cm−2に調整し、加速エネルギーの範囲を50〜1300keVに調整してもよい。これにより、炭化珪素層6の表面から1μmの深さにおいて、p型不純物の濃度をおよそ1×1017cm−3に調整することができる。なお、p型の不純物をイオン注入するときに、炭化珪素基板4及び炭化珪素層6を、およそ500℃で加熱してもよい。およそ500℃に加熱することによって、欠陥密度の増大を抑制することができる。
マスク層40を除去した後に、図4に示すように、ドリフト領域6の表面に開口42aを有するマスク層42を形成する。マスク層42の材料の一例として、酸化珪素が挙げられる。マスク層42は、ドリフト領域6とp型領域8の境界部分と、ドリフト領域6の表面を覆うように形成する。その後、p型領域8に向けて、n型の不純物(リン,窒素等)をイオン注入し、n+型のソース領域10を形成する。ソース領域10が形成されたことによるp型領域8の残部が、図1のベース領域8に相当する。これにより、図1に示す半導体層12が完成する。
ソース領域10を形成するときに、加速エネルギーが異なるイオン注入を、複数回行ってもよい。その場合、各イオン注入時のドーズ量を1×1014cm−2〜1×1015cm−2に調整し、加速エネルギーの範囲を20〜500keVに調整してもよい。これにより、p型領域8の表面から0.5μmの深さにおいて、n型不純物の濃度をおよそ1×1020cm−3〜1×1021cm−3に調整することができる。なお、n型の不純物をイオン注入するときに、炭化珪素基板4及び炭化珪素層6を、およそ500℃で加熱してもよい。およそ500℃に加熱することによって、欠陥密度の発生を抑制することができる。
マスク層42を除去した後に、不活性ガス雰囲気中で、1300℃〜1800℃の温度で10〜120分間熱処理を行う。熱処理によって、イオン注入された不純物が、電気的に活性化する。
次に、図5に示すように、半導体層12の表面に、第1酸化珪素膜22を形成する(酸化珪素膜形成工程)。第1酸化珪素膜22は、酸素(O2)又は水蒸気(H2O)雰囲気中で、1000℃〜1300℃の温度で熱処理を行うことにより形成することができる。あるいは、亜酸化窒素(N2O)又は一酸化窒素(NO)雰囲気中で、1000℃〜1300℃の温度で熱処理を行ってもよい。他の方法として、第1酸化珪素膜22は、CVD法、スパッタ法を用いて形成してもよい。
その後、第1酸化珪素膜22の表面に、非晶質の酸化アルミニウム膜24を形成する(酸化アルミニウム膜形成工程)。非晶質の酸化アルミニウム膜24は、CVD法、スパッタ法を用いて形成することができる。例えば、原子層堆積法を用いて、非晶質の酸化アルミニウム膜24を形成することができる。原子層堆積法は、CVD法の一種である。具体的には、半導体層12と第1酸化珪素膜22をおよそ200℃に加熱し、トリメチルアルミニウム「(CH3)3Al」と水分(例えば、水蒸気)を第1酸化珪素膜22の表面に交互に供給する。これにより、膜厚を原子層レベルで制御した状態で、非晶質の酸化アルミニウム膜24を形成することができる。
次に、熱処理炉内を使用して、半導体層12と第1酸化珪素膜22と酸化アルミニウム膜24を、窒化物ガスを含む雰囲気で、900℃〜1400℃の温度で熱処理を行う(熱処理工程)。窒化物ガスとして、一酸化窒素,亜酸化窒素,アンモニア(NH3),窒素(N2)等、又は、これらの混合ガスを使用することができる。なお、窒化物ガスをプラズマ励起させた状態で熱処理を行ってもよい。熱処理を所定時間行った後、熱処理炉内を不活性ガス雰囲気に置換し、室温まで降温する。不活性ガスの一例として、アルゴン(Ar)が挙げられる。
窒化物ガスで熱処理を行うことにより、第1酸化珪素膜22と半導体層12の界面に生じた界面準位密度を低減することができる。なお、熱処理の時間は、酸化アルミニウム膜24の厚みと、熱処理温度によって、およそ1分〜5時間の間で適宜選択することができる。熱処理は、窒化物ガスが酸化アルミニウム膜24と第1酸化珪素膜22を通過して第1酸化珪素膜22と半導体層12の界面に到達し、酸素ガスが第1酸化珪素膜22と半導体層12の界面に到達しないような条件で行われる。一例として、酸化アルミニウム膜24の厚みが10nmであり、熱処理温度が1200℃であり、熱処理時間が30分以下であれば、酸素ガスが第1酸化珪素膜22と半導体層12の界面に到達することを抑制することができる。
図6は、窒化物ガスと酸素ガスについて、熱処理を30分行ったときの、熱処理温度と酸化膜内の拡散深さの関係を示す。グラフの横軸は熱処理温度(℃)を示し、縦軸は拡散深さ(nm)を示す。直線50は非晶質の酸化アルミニウム内の酸素ガスの拡散深さ示し、直線52は酸化珪素膜内の酸素ガスの拡散深さを示し、直線54は酸化珪素膜内のNOガスの拡散深さを示し、直線56は酸化珪素膜内のN2ガスの拡散深さを示している。
直線50及び52から明らかなように、酸化珪素膜内の酸素ガスの拡散速度は、非晶質の酸化アルミニウム内の拡散速度のおよそ1000倍である。そのため、熱処理工程において、酸素ガスが第1酸化珪素膜22と半導体層12の界面に達するか否かは、酸化アルミニウム膜24の厚みによって決定する。直線50に示すように、熱処理温度が1200℃で熱処理時間が30分の場合、酸素ガスの拡散深さは10nmである。そのため、上記一例で示した条件であれば、酸素ガスが、第1酸化珪素膜22と半導体層12の界面に達することを抑制することができる。
なお、直線52,54及び56に示すように、酸化珪素膜内の窒化物ガスの拡散速度は、酸化珪素膜内の酸素ガスの拡散速度よりも速い。同様に、非晶質の酸化アルミニウム内の窒化物ガスの拡散速度は、非晶質の酸化アルミニウム内の酸素ガスの拡散速度よりも速い。そのため、上記一例で示した条件であっても、窒化物ガスは、第1酸化珪素膜22と半導体層12の界面に達し、界面準位密度を低減することができる。
次に、図7に示すように、酸化アルミニウム膜24の表面に多結晶シリコン26を形成し、フォトリソグラフィー及びプラズマエッチング工程を使用して、ソース領域10の一部及びベース領域8の一部を露出させる。この工程により、図1に示すゲート絶縁膜(第1酸化珪素膜22と酸化アルミニウム膜24)及びゲート電極26が完成する。
次に、図8に示すように、開口14a及び14bを有する絶縁膜14を形成する。開口14aは、ソース領域10の一部が露出するように形成する。また、開口14bは、ゲート電極26の全面が露出するように形成する。開口14a及び14bは、フォトリソグラフィー工程,プラズマエッチング工程,ウェットエッチング工程等を使用して形成される。絶縁膜14の一例として、テトラエトキシシラン(TEOS)を原料とした酸化珪素膜が挙げられる。
次に、図9に示すように、開口14aによって露出したソース領域10の表面に、ニッケル膜(ソース接続部)16を形成する。ニッケル膜16は、スパッタ法、蒸着法等を使用して形成することができる。ニッケル膜16を形成した後に、500℃〜1000℃の温度で1分〜10分間熱処理を行う。熱処理によって、ニッケル膜16とソース領域10がシリサイド化し、ニッケル膜16とソース領域10が電気的に接続する。これにより、図1に示すソース接続部16が完成する。なお、ニッケル膜16の厚みは、ソース領域10と十分にシリサイド化する厚みであればよい。一例として、ニッケル膜16の厚みは、10nm〜200nmにすることができる。
その後、ゲート電極26の表面及びニッケル膜16の表面に、スパッタ法、蒸着法等を使用して、チタンとアルミニウムの積層体を形成する。これにより、図1に示すゲート部30及びソース電極20が完成する。チタンとアルミニウムの積層体の厚みは、10〜300nmの間で任意に選択することができる。
また、半導体層12の裏面にもニッケル膜を形成してシリサイド化を行った後に、チタンとアルミニウムの積層体を形成することにより、図1に示すドレイン電極が完成する。
半導体装置100の特徴を説明する。上記したように、半導体装置100では、半導体層12の表面を第1酸化珪素膜22と非晶質の酸化アルミニウム膜24で覆った状態で、窒化物ガスで熱処理を行う。酸化アルミニウムは、酸素の拡散速度が低い。そのため、第1酸化珪素膜22と半導体層12の界面が再酸化することを抑制しながら、第1酸化珪素膜22と半導体層12の界面を窒化させることができる。それにより、第1酸化珪素膜22と半導体層12の界面準位密度を低減させることができる。なお、非晶質の酸化アルミニウムは、結晶粒界を有していない。そのため、窒化物ガスで熱処理を行うときに、窒素ガスが、半導体層12の全体に均一に到達する。非晶質の酸化アルミニウム膜24で覆った状態で窒化処理を行うことにより、結晶質の酸化アルミニウム膜で覆った状態で窒化処理を行うよりも、均一に界面準位密度を低減させることができる。その結果、ゲート部30の閾値電圧がばらつくことを抑制することができる。
上記したように、非晶質の酸化アルミニウム膜24は結晶粒界を有していないので、ゲート部30にリーク電流が流れることを抑制することができる。また、結晶粒界に電荷がトラップされて、閾値電圧が変動するような不具合が生じることも抑制することができる。
(第2実施例)
図10に示す半導体装置100aは、ゲート部30aの形態が半導体装置100と異なる。半導体装置100aは、第1酸化珪素膜22と、非晶質の酸化アルミニウム膜24と、第2酸化珪素膜25と、ゲート電極26と、ゲート引出部28を備えている。第1酸化珪素膜22,酸化アルミニウム膜24,ゲート電極26及びゲート引出部28の材料は、半導体装置100と同じである。第2酸化珪素膜の厚みはおよそ10nmである。
図10に示す半導体装置100aは、ゲート部30aの形態が半導体装置100と異なる。半導体装置100aは、第1酸化珪素膜22と、非晶質の酸化アルミニウム膜24と、第2酸化珪素膜25と、ゲート電極26と、ゲート引出部28を備えている。第1酸化珪素膜22,酸化アルミニウム膜24,ゲート電極26及びゲート引出部28の材料は、半導体装置100と同じである。第2酸化珪素膜の厚みはおよそ10nmである。
(第2製造方法)
半導体装置100aの製造方法について説明する。酸化アルミニウム膜24を形成するまでの工程(図5)は、半導体装置100と同じである。その後、窒化物ガスで熱処理を行う前に、図11に示すように、非晶質の酸化アルミニウム膜24の表面に第2酸化珪素膜25を形成する。その後、非晶質の酸化アルミニウム膜24の表面を第2酸化珪素膜25で覆った状態で、半導体装置100aの製造を行う。なお、その後の工程は、半導体装置100と実質的に同じなので省略する。
半導体装置100aの製造方法について説明する。酸化アルミニウム膜24を形成するまでの工程(図5)は、半導体装置100と同じである。その後、窒化物ガスで熱処理を行う前に、図11に示すように、非晶質の酸化アルミニウム膜24の表面に第2酸化珪素膜25を形成する。その後、非晶質の酸化アルミニウム膜24の表面を第2酸化珪素膜25で覆った状態で、半導体装置100aの製造を行う。なお、その後の工程は、半導体装置100と実質的に同じなので省略する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
12:炭化珪素層
22:第1酸化珪素膜
24:酸化アルミニウム膜
25:第2酸化珪素膜
26:ゲート電極
100:半導体装置
22:第1酸化珪素膜
24:酸化アルミニウム膜
25:第2酸化珪素膜
26:ゲート電極
100:半導体装置
Claims (6)
- 炭化珪素層の表面に第1酸化珪素膜を形成する酸化珪素膜形成工程と、
前記第1酸化珪素膜の表面に非晶質の酸化アルミニウム膜を形成する酸化アルミニウム膜形成工程と、
前記炭化珪素層と第1酸化珪素膜と酸化アルミニウム膜の積層体を窒化物ガスを含む雰囲気で熱処理する熱処理工程と、
を備える炭化珪素半導体装置の製造方法。 - 前記第1酸化珪素膜と前記酸化アルミニウム膜を介して前記炭化珪素層に対向するゲート電極を形成する工程をさらに備える請求項1に記載の製造方法。
- 前記酸化アルミニウム膜の表面に第2酸化珪素膜を形成する工程をさらに備える請求項1又は2に記載の製造方法。
- 前記酸化アルミニウム膜の厚みが、1nm以上、且つ100nm以下である請求項1〜3のいずれか一項に記載の製造方法。
- 炭化珪素層と、
前記炭化珪素層の表面に形成されている酸化珪素膜と、
前記酸化珪素膜の表面に形成されている非晶質の酸化アルミニウム膜と、
を備える炭化珪素半導体装置。 - 前記酸化珪素膜と前記酸化アルミニウム膜を介して前記炭化珪素層に対向するゲート電極をさらに備える請求項5に記載の炭化珪素半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012025067A JP2013162073A (ja) | 2012-02-08 | 2012-02-08 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012025067A JP2013162073A (ja) | 2012-02-08 | 2012-02-08 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013162073A true JP2013162073A (ja) | 2013-08-19 |
Family
ID=49174054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012025067A Pending JP2013162073A (ja) | 2012-02-08 | 2012-02-08 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013162073A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019145570A (ja) * | 2018-02-16 | 2019-08-29 | トヨタ自動車株式会社 | 炭化珪素半導体装置の製造方法、及び、炭化珪素半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005531136A (ja) * | 2002-05-20 | 2005-10-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | リモートスキャッタリングの削減による高パフォーマンスmosトランジスタのゲート酸化方法 |
JP2008016798A (ja) * | 2006-06-08 | 2008-01-24 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2009016530A (ja) * | 2007-07-04 | 2009-01-22 | Mitsubishi Electric Corp | 炭化珪素電界効果型トランジスタ及びその製造方法 |
JP2010251589A (ja) * | 2009-04-17 | 2010-11-04 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
-
2012
- 2012-02-08 JP JP2012025067A patent/JP2013162073A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005531136A (ja) * | 2002-05-20 | 2005-10-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | リモートスキャッタリングの削減による高パフォーマンスmosトランジスタのゲート酸化方法 |
JP2008016798A (ja) * | 2006-06-08 | 2008-01-24 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2009016530A (ja) * | 2007-07-04 | 2009-01-22 | Mitsubishi Electric Corp | 炭化珪素電界効果型トランジスタ及びその製造方法 |
JP2010251589A (ja) * | 2009-04-17 | 2010-11-04 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019145570A (ja) * | 2018-02-16 | 2019-08-29 | トヨタ自動車株式会社 | 炭化珪素半導体装置の製造方法、及び、炭化珪素半導体装置 |
CN111788661A (zh) * | 2018-02-16 | 2020-10-16 | 株式会社电装 | 碳化硅半导体器件的制造方法和碳化硅半导体器件 |
JP7154772B2 (ja) | 2018-02-16 | 2022-10-18 | 株式会社豊田中央研究所 | 炭化珪素半導体装置の製造方法 |
US11501971B2 (en) | 2018-02-16 | 2022-11-15 | Denso Corporation | Manufacturing method of silicon carbide semiconductor device and silicon carbide semiconductor device |
CN111788661B (zh) * | 2018-02-16 | 2024-03-22 | 株式会社电装 | 碳化硅半导体器件的制造方法和碳化硅半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106716609B (zh) | 碳化硅半导体装置 | |
US8766334B2 (en) | Semiconductor device with low resistance gate electrode and method of manufacturing the same | |
JP6032831B2 (ja) | SiC半導体装置及びその製造方法 | |
JP5646570B2 (ja) | 半導体装置及びその製造方法 | |
JP6052911B2 (ja) | セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するSiC MOSFETの形成 | |
JP6222771B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US20140252376A1 (en) | Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device | |
US20190198634A1 (en) | Semiconductor device | |
US9716186B2 (en) | Semiconductor device manufacturing method, and semiconductor device | |
JP2011091186A (ja) | 炭化珪素半導体装置の製造方法 | |
WO2015015672A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2012104735A (ja) | 半導体装置及びその製造方法 | |
JP5646569B2 (ja) | 半導体装置 | |
WO2015045628A1 (ja) | 炭化珪素半導体装置の製造方法 | |
US9960040B2 (en) | Manufacturing method of silicon carbide semiconductor device | |
JP2012038919A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2008182070A (ja) | 酸化珪素層の形成方法 | |
JP2017055098A (ja) | 半導体装置の製造方法及びこれに用いる半導体製造装置 | |
JP6108330B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP7196458B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
JP2015142078A (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
JP2013162073A (ja) | 半導体装置とその製造方法 | |
JPWO2016114055A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP6582537B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014222734A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161004 |