JP5126240B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5126240B2
JP5126240B2 JP2010006950A JP2010006950A JP5126240B2 JP 5126240 B2 JP5126240 B2 JP 5126240B2 JP 2010006950 A JP2010006950 A JP 2010006950A JP 2010006950 A JP2010006950 A JP 2010006950A JP 5126240 B2 JP5126240 B2 JP 5126240B2
Authority
JP
Japan
Prior art keywords
silicon carbide
gas
semiconductor device
nitriding
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010006950A
Other languages
English (en)
Other versions
JP2011146580A (ja
Inventor
寿一 谷岡
壮之 古橋
友勝 渡辺
之泰 中尾
昌之 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010006950A priority Critical patent/JP5126240B2/ja
Publication of JP2011146580A publication Critical patent/JP2011146580A/ja
Application granted granted Critical
Publication of JP5126240B2 publication Critical patent/JP5126240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特に、炭化珪素MOSFETのオン抵抗を低減するための製造方法に関する。
炭化珪素(SiC)は、珪素(Si)に比べて、バンドギャップが広く、また絶縁破壊電界強度、飽和電子速度および熱伝導度などの物性値が優れており、半導体パワーデバイス材料として優れた性質を有する。炭化珪素を用いたパワーデバイスとして実現を期待されているのが、高耐圧・低損失の高出力絶縁ゲート型電界効果トランジスタ(MOSFET)である。炭化珪素は熱酸化法により良質の二酸化珪素(SiO2)からなる絶縁膜の形成が可能であるという優れた特徴があるため、炭化珪素MOSFETのゲート絶縁膜として、二酸化珪素(SiO2)膜を用いることができる。炭化珪素上のSiO2膜は、熱酸化法あるいは化学気相堆積(CVD)法等の方法によって形成できる。
炭化珪素は上述のように優れた物性値を有するものの、従来の製造方法で炭化珪素MOSFETを作製しても、チャネル層(反転層)の移動度が小さく、物性値から期待される性能はいまだ実現されていない。これは、従来の熱酸化法で形成した二酸化珪素(SiO2)/炭化珪素(SiC)のいわゆるMOS界面には多数の界面準位(トラップ)が発生するため、チャネル層内で十分に移動可能な多数キャリアを存在させることが困難であり、チャネルコンダクタンス(チャネル移動度μch)が非常に低くなるからである。この結果、素子のオン抵抗(導通時のソース/ドレイン間抵抗)が大きくなり、オン動作時の損失が増大するという不具合が生じた。
かかるMOS界面に存在する界面準位を低減するために、種々の方法が研究・報告されている。例えば、特許文献1に開示された減圧雰囲気下で窒化処理する方法、特許文献2に開示された不活性ガスで窒素酸化ガスを希釈して窒化処理する方法、特許文献3に開示されたコールドウォール炉を用いて窒化処理する方法等が報告されている。また、特許文献4に開示された、一酸化窒素(NO)、二酸化窒素(NO)、アンモニア(NH)、水素(H)の単体ガスまたは混合ガス雰囲気で紫外線照射しながら熱処理する方法も報告されている。
特開2005−136386 特開2006−210818 特開2005−109396 特開2000−286258
上述のように、熱酸化法による絶縁膜形成後のNOガスまたはNOガス雰囲気中での高温熱処理(窒化処理)は、チャネル移動度を向上させる手段として有望である。しかしながら、かかる窒化処理においてNOガスもしくはNOガスを高温の反応炉内に導入すると、これらのガスが熱分解し、この熱分解時に発生する酸素による再酸化によって新たな界面準位が発生するため、低減できる界面準位密度が抑制されるといった問題があった。
上述の特許文献1,2,3記載の発明は、窒化処理雰囲気の酸素分圧を小さくすることによって酸化速度を遅くして、ゲート絶縁膜/炭化珪素界面の再酸化を防止する技術であるが、NOガスやNOガスの分解自体の防止は極めて困難なため、微量の酸素が発生してしまう不具合が生じた。同様に、紫外線を照射しながら高温熱処理する方法においても、NOガスもしくはNOガス雰囲気では酸化力の高いラジカル酸素(-O-)による再酸化が、NOガスもしくはNOガスとNHガスもしくはHガスの混合雰囲気では両者の反応により生じるHOによる再酸化がそれぞれ生じて新たな界面準位を発生させるため、窒化処理による界面準位密度低減の効果が抑制されてしまう問題があった。本発明は、上述の問題点を解決するためになされたものである。
本発明者らは、窒化処理に有効な1100℃以上の高温の処理温度領域では、かかる酸素量(分圧)でもゲート絶縁膜/炭化珪素界面が再酸化されて、窒化処理による界面準位低減効果が抑制されることを初めて見出し、以下に詳述する半導体装置の製造方法を発明するに至った。
本発明に係る半導体装置の製造方法は、表面が炭化珪素層から成るウエハ上に絶縁膜を形成する工程と、絶縁膜形成後のウエハを1100℃以上1300℃以下の処理温度で、酸化窒素系ガスに対する一酸化炭素ガスの分圧比が0.1以上1以下となるように一酸化炭素ガスを混合した、酸化窒素系ガス雰囲気中で熱処理することにより炭化珪素層と絶縁膜との界面を窒化する窒化処理工程と、を備える。


本発明に係る半導体装置の製造方法によると、再酸化による界面準位の生成を抑制できるため、窒化処理により低減される界面準位量が増大して、チャネル移動度が向上する効果をもたらす。この結果、オン抵抗の小さい低損失の半導体装置が製造可能となる。
この発明の実施の形態1に係る炭化珪素半導体装置の断面構造を概略的に示す図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法の工程断面図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法の工程断面図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法の工程断面図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法の工程断面図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造に使用する反応炉の模式図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造におけるゲート絶縁膜作製に関連する処理工程時系列および各工程における温度プロファイルを示す図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法に用いられる反応炉における反応炉内での各ガスの流れと生じる反応を模式的に示した図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法の工程断面図である。 この発明の実施の形態1に係る炭化珪素半導体装置の製造方法の工程断面図である。 この発明の実施の形態2に係る炭化珪素半導体装置の製造におけるゲート絶縁膜作製に関連する処理工程時系列および各工程における温度プロファイルを示す図である。 この発明の実施の形態3に係る炭化珪素半導体装置の断面構造を概略的に示す図である。
実施の形態1.
図1は、実施の形態1の炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の断面模式図を示したものである。炭化珪素半導体装置の一例として、nチャネル炭化珪素MOSFETの断面構造を示す。
図1において、炭化珪素半導体装置は、低抵抗のn型炭化珪素基板10の第一の主面上に形成されたn型の炭化珪素ドリフト層20と、炭化珪素ドリフト層20の表面側で所定の幅だけ離間した部位に形成され、第1不純物であるアルミニウム(Al)をp型不純物として含有するp型のベース領域30と、ベース領域30のそれぞれの断面方向に対して内部側の表層部位に、ベース領域30より浅く形成され、第2不純物である窒素(N)をn型不純物として含有するn型のソース領域40と、ベース領域30およびソース領域40を含む炭化珪素ドリフト層20の表面側に形成され、ソース領域40の表面側の一部を除き、二酸化珪素から成るゲート絶縁膜50と、ゲート絶縁膜50上の一対のソース領域40間の領域を含む部位に対向する位置に設けられたゲート電極60と、ゲート絶縁膜50が形成されていないソース領域40の表面に設けられたソース電極70と、炭化珪素基板10の第一の主面と反対側の第二の主面、すなわち、裏面側に設けられたドレイン電極80とで構成されている。
なお、図1において、ベース領域30中でゲート絶縁膜50を介してゲート電極60と対向し、オン動作時にチャネル層が形成される領域をチャネル領域と称する。また、炭化珪素ドリフト層20の表層部位でイオン注入されていない領域とソース領域40との間でチャネル領域を挟む距離をチャネル長と称する。
まず、図1に示す炭化珪素半導体装置の動作の概要を説明する。図1の炭化珪素半導体装置では、ゲート電極60に電圧が印加されると、このゲート電極直下のベース領域30表面にチャネル層が形成され、ソース領域40と炭化珪素ドリフト層20との間に電荷の流れる経路が形成される。炭化珪素MOSFETがnチャネルMOSFETの場合、多数キャリアは電子であり、ソース領域40から炭化珪素ドリフト層20へ流れ込む電子は、ドレイン電極80への印加電圧によって生じる電界に沿って炭化珪素ドリフト層20およびn型炭化珪素基板10を経てドレイン電極80に到達する。したがって、ゲート電極60に電圧を印加することにより、ドレイン電極80からソース電極70に電流が流れる。
一方、炭化珪素MOSFETがpチャネルMOSFETであり、多数キャリアが正孔の場合には、ドレイン電極80から注入される正孔が炭化珪素ドリフト層20を介して流れてベース領域30に到達し、次いで、ベース領域30表面に形成されたチャネル層を介してソース電極70の電位に従ってソース領域40に流れ込む。これにより、正孔がドレイン電極80からソース電極70に流れる。
実施の形態1の炭化珪素半導体装置であるnチャネルMOSFETの製造方法について、図2〜10を用いて説明する。図2〜5および図9、図10は、nチャネルMOSFETの各製造工程における断面模式図をそれぞれ示したものである。
図2に示すように、まず、第一の主面の面方位が(0001)面であり、4Hのポリタイプを有する低抵抗のn型炭化珪素基板10の表面上に、例えば、化学気相堆積法(Chemical Vapor Deposition:CVD)により、1×1015cm-3〜1×1018cm-3のn型の不純物濃度、5〜50μmの層厚の炭化珪素ドリフト層20をエピタキシャル成長する。かかる条件で炭化珪素ドリフト層20を形成することにより、数100V〜3kV以上の耐圧を具備する縦型の高耐圧MOSFETが実現できる。
次に、図3に示すように、炭化珪素ドリフト層20の表面に第1注入マスク100を形成し、当該第1注入マスク100をマスクとして、p型の第1不純物であるAlを炭化珪素ドリフト層20中にイオン注入する。このとき、Alのイオン注入の深さは炭化珪素ドリフト層20の層厚を超えない程度、すなわち0.5〜3μm程度に設定する。また、イオン注入されたAlの不純物濃度は、1×1017cm-3〜1×1019cm-3の範囲内で、かつ、炭化珪素ドリフト層20のn型不純物濃度より高くなるように予め設定する。炭化珪素ドリフト層20中でAlがイオン注入されてp型の導電型となる領域が、ベース領域30として機能する。
第1注入マスク100を除去後、図4に示すように、炭化珪素ドリフト層20の表面に第1注入マスク100よりチャネル長方向において幅の広い第2注入マスク110を形成する。第2注入マスク110が形成された炭化珪素ドリフト層20の表面に、n型の第2不純物である窒素(N)をイオン注入する。Nのイオン注入深さはベース領域30の厚さより浅くなるように設定する。また、イオン注入したNの不純物濃度は1×1018cm-3〜1×1021cm-3の範囲内でベース領域30のp型不純物濃度を超えるように予め設定する。炭化珪素ドリフト層20内のNが注入された領域のうちn型となる領域がソース領域40として機能する。第2注入マスク110を除去後、熱処理装置内で、アルゴン(Ar)ガスなどの不活性ガス雰囲気中で1300〜1900℃の処理温度で、30秒〜1時間のアニールを行う。かかるアニール処理により、イオン注入されたN、Alを電気的に活性化させる。
続いて、図5に示すように、ソース領域40、ベース領域30を含む炭化珪素ドリフト層20の表面を熱酸化して、100nm以下の厚さで所望の膜厚のSiOから成るゲート絶縁膜50を形成する。
次に、実施の形態1の炭化珪素半導体装置の製造方法における特徴的な製造工程、すなわち窒化処理工程について、以下に詳述する。
図6に示す反応炉200を用いて、図7のシーケンスに従って窒化処理を実施する。なお、図7では、縦軸は各処理工程における温度を、横軸は時間をそれぞれ表し、NOガスまたはNOガス雰囲気下での窒化処理工程が、時系列的に温度プロファイルとともに示される。
図6の反応炉200の動作を以下に説明する。先ず、反応炉200内のボート201にそれぞれ半導体製造装置が多数形成されたウエハを設置する。ボート201を用いることにより、同時に複数枚のウエハ処理が可能となり、製造コストを低減できる効果がある。ボート201で空いた部分は、ダミー基板204を設置して、成膜中に空いた部分が汚れないようにする。反応炉200内にウエハを設置後、ガス導入口203から処理用の各ガスを導入、反応炉200の周辺部に取り付けられたヒーター202によって反応炉200内を加熱する。ヒーター202の出力を電子制御することにより、所望の処理温度を高精度に制御できる。
続いて、窒化処理工程について説明する。反応炉200内にウエハ300を導入した後、反応炉200内およびガス配管の圧力が1.3Pa以下に到達するまで真空排気する。かかる真空排気は、反応炉200内の酸化性ガスの除去を目的として実施する。目標圧力に到達後、ガス導入口203から反応炉200内に不活性ガスを流入させて大気圧に戻してから、同雰囲気を保持しながら昇温する。所望の熱処理温度に到達後、NOガスもしくはNOガスと酸素に対して反応性が高いCOガスとをガス導入口203から反応炉200内に導入する。COガスは、NOガスもしくはNOガスを、例えばCOガスのような酸化力の低い気体へと変化させる性質を有する。ちなみに、COガスは炭化珪素層表面を窒化処理するような高温の熱処理領域でも極めて安定で、熱分解しない特徴を有する。
図8は、反応炉200内での各ガスの流れと生じる反応を模式的に示した図である。窒化処理時にNOガスやNOガスで代表されるような酸化窒素系ガスの熱分解で発生した酸素(O)はCOガスと反応して、酸化力の低い安定なガスであるCO(CO+O→2CO)ガスとなる。上述の混合ガスに加えてNやArなどの不活性ガスで希釈した雰囲気や減圧雰囲気で窒化処理しても同様の効果を奏する。
上述の方法による窒化処理によって、ゲート絶縁膜/炭化珪素界面を再酸化して界面準位を生ぜしめるおそれのある酸素(O)の発生が防止されるので、効果的に窒化処理が実施できる。また、窒化処理時間に制限は無くなり、ゲート絶縁膜材料や膜厚に応じた最適な時間を選択することが可能となる。窒化処理時の処理温度は、窒化の効果が高い1100℃以上1300℃以下の範囲が好適である。降温時の雰囲気は上述の不活性ガスあるいは混合ガス雰囲気等が好適である。
なお、COガスはニッケル(Ni)や鉄(Fe)を含有する材料を腐食する性質があるため、ガス配管、排気配管をSUS配管とする点に注意を要する。
COガスの最適な混合比率について、以下に考察する。一例として、NOガスとCOガスの最適な混合比率(体積比)について説明する。
NOガスとCOガスを混合した場合、以下の3つの反応が生じる。
2NO→N+O (1)
2CO+O→2CO (2)
2NO+2CO→2CO+N (3)
反応(1)はNOガスの熱分解によって酸素が生成される反応である。反応式(2)は反応(1)で発生したOガスをCOガスにより、COガスへ変化させる反応である。反応(3)は界面準位を低減させる役割を担うNOガスがCOガスによって消費される反応である。
反応(1)、(2)によって生成されたOガスを全てCOガスに変化せしめるには、COガス流量をOガス発生量の2倍以上にする必要がある。しかし、反応(3)から、NOガスがCOガスと反応して消費される点も考慮しなければならない。よって、COガス流量はNOガス流量よりも少なくする必要がある。つまり、最適な条件は、NOガスとCOガスの混合比率[CO]/[NO](以下、体積比を表す)が1以下で、かつ、生成されるOガス発生量の2倍以上となる。反応式(1)〜(3)に従い生成されるOガス発生量の算出は、表1に示すNOガス反応方程式を利用して、表2の計算方法により可能である。すなわち、表2に、熱処理温度、反応炉に流すNOガス流量を代入することによって、t秒後のOガス発生量を求めることができる。t秒を、ガスがウエハに到達する時間と一致するようになるまで計算すれば算出できる。
Figure 0005126240
Figure 0005126240

上述の表中で、Ea, E-aは矢印方向(⇔)の活性化エネルギーを表し、ka、k-aは矢印方向(⇔)の反応測定定数を表す。Eb, E-b, kb、k-b以下も同様である。また、Rは気体定数を、Tは温度、tは時間をそれぞれ表す。
例えば、熱処理温度を1250℃、反応炉200内でウエハに到達するまでにガスが滞留する時間を30秒とした場合、Oガス発生量は、0.1×NOガス流量発生する。つまり、NOガス流量の10%に相当するOガスが発生する。この場合のNOガス流量とCOガス流量の最適な混合比率[CO]/[NO]は、COガス流量がOガス発生量より多いという観点から0.1より大きく、COガス流量がNOガス流量より少ないという観点から1より小さい範囲内となる。
ArやNなど不活性ガスを混合した場合においても同様の計算方法によりOガス発生量は算出可能であるので、最適な混合比率[CO]/[NO]の範囲を見積もることができる。
以上の計算に従って最適化された混合比率[CO]/[NO]を有する混合ガスを用いることにより、炭化珪素/ゲート絶縁膜界面の再酸化が生じるおそれのない窒化処理を施すことが可能となる。
次に、図9に示すように、ゲート絶縁膜50上に、導電性を有する多結晶珪素膜を減圧CVD法により成膜して、所定の形状にパターニングすることによりゲート電極60を形成する。このとき、ゲート電極60は、ゲート絶縁膜50を介して、一対のソース領域40と例えば10nm〜5μmの範囲でオーバーラップしていることが望ましい。
その後、図10に示すように、ゲート電極60に覆われた部分およびその近傍を除くゲート絶縁膜50を除去する。最後に、ソース領域40に電気的に接続されるソース電極70を、炭化珪素基板10の裏面側にドレイン電極80をそれぞれ形成して、図1に示すnチャネルMOSFETが完成する。ここで、ソース電極70およびドレイン電極80を構成する材料として、Al合金などが挙げられる。
上述の工程で製造した炭化珪素半導体装置の一種である炭化珪素MOSFETは、窒化処理時にCOガスを添加することにより、炭化珪素表面を再酸化するおそれのある酸素(O)の発生を効果的に防止するので、窒化処理により低減される界面準位量が増大する。この結果、チャネル層内で高いチャネル移動度が得られるので、炭化珪素MOSFETのオン抵抗が小さくなり、オン動作時の損失を低減できる効果を奏する。
なお、本実施の形態において、ゲート絶縁膜50は炭化珪素を熱酸化して形成した酸化珪素膜である例を示したが、ゲート絶縁膜50はCVD法、蒸着法、スパッタ法、イオンクラスタービーム法、分子線エピタキシー法などで形成した堆積膜であっても良い。また、ゲート絶縁膜材料も酸化珪素に限らず、窒化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化ハフニウム膜、酸化ジルコニウム膜などであっても良い。さらに、ゲート絶縁膜は、例えば、窒化珪素と二酸化珪素を組み合わせた積層構造などであっても良い。
また、炭化珪素基板10として、第一の主面の面方位が(0001)面であり、4Hのポリタイプを有する低抵抗のn型炭化珪素基板10を一例として示したが、炭化珪素基板10は4Hに限定されるものではなく、第一の主面の方位が(000−1)面、(11−20)面などであっても良く、これらの面方位からいずれかの方向に傾斜しているものであっても良い。さらに、炭化珪素基板10のポリタイプとしては、6Hや3Cであっても良い。
なお、ゲート電極80の材料は低抵抗多結晶珪素の例を示したが、導電型としてはn型、p型のいずれでも良い。また、n型またはp型の低抵抗多結晶炭化珪素であっても良い。さらに、ゲート電極80の材料はAlやチタニウム(Ti)、モリブデン(Mo)、タンタル(Ta)、ニオブ(Nb)、タングステン(W)あるいはそれらの金属の窒化物でも良い。ソース電極90とドレイン電極100の材料についても、ゲート電極80と同様の金属で構成されても良い。また、各電極形成後、1000℃程度でアニールしても良い。
実施の形態2.
実施の形態1で説明した炭化珪素半導体装置の製造方法はゲート絶縁膜形成後に窒化処理する工程に関するものであったが、実施の形態2に係る炭化珪素半導体装置の製造方法は、実施の形態1の工程に加えて、炭化珪素表面にゲート絶縁膜を形成する前に実施する窒化処理する工程に関する。
図11は、ゲート絶縁膜形成前の炭化珪素基体表面の窒化処理工程、化学的気相成長法による二酸化珪素膜の形成工程およびその後の窒化処理工程に至る各工程における反応炉内の温度プロファイルを表わす図である。
図11では、縦軸に各処理工程における温度、横軸に時間をそれぞれ示し、NOガスまたはNOガス雰囲気下での窒化処理工程、化学的気相成長法による酸化膜形成工程、およびその後のNOガスまたはNOガス雰囲気下での窒化処理工程を含むゲート絶縁膜形成工程が、時系列的に各対応の温度プロファイルとともに示される。
まず、アルゴン(Ar)または窒素(N)などの不活性ガス雰囲気下での窒化処理用反応炉内にベース領域30およびソース領域40形成後のウエハを導入する。
窒化処理用反応炉内の温度が所望の処理温度に到達した時点で、NOガスもしくはNOガスと酸素に対して反応性が高いCOガスとを反応炉200内に導入する。窒化処理時に酸化窒素系ガスの熱分解で発生した酸素(O)はCOガスと反応して、酸化力の低い安定なガスであるCO(CO+O→2CO)ガスとなる。上述の混合ガスに加えてNやArなどの不活性ガスで希釈した雰囲気や減圧雰囲気で窒化処理しても同様の効果を奏する。このような窒化処理工程を実施することにより、炭化珪素表面を酸素によって再酸化されることなしに窒素原子(N)がパッシベートするので、次工程で堆積される二酸化珪素膜との界面が良好となる。
窒化処理温度としては、1100℃〜1300℃が好適である。この窒化処理時間としては、30分〜6時間程度が好適である。
窒化処理工程後、ウエハ取出し温度まで降温する。降温時の雰囲気は上述の不活性ガスあるいは混合ガス雰囲気等が好適である。これにより、ゲート絶縁膜形成前の窒化処理工程が終了する。ゲート絶縁膜形成後の窒化処理は実施の形態1とほぼ同様なので、省略する。
実施の形態1の場合と同様、上述の処理によって、炭化珪素表面を再酸化して界面準位を発生させるおそれのある酸素(O)の発生を防止しつつ、効果的に窒化処理が実施できる。また、窒化処理時間に制限は無くなり、ゲート絶縁膜材料や膜厚に応じた最適な処理時間を選択することが可能となる。
実施の形態3.
図12は、本発明の実施の形態3における炭化珪素半導体装置である炭化珪素MOSFETの断面模式図である。図12において、炭化珪素基板10の第一の主面上にn型の炭化珪素ドリフト層20、p型のウェル領域30、n型のソース領域40が、順に積層して形成されている。n型の炭化珪素ドリフト層20、p型のウェル領域30、n型のソース領域40には、ウェル領域30、ソース領域40を貫通して炭化珪素ドリフト層20に達するトレンチが設けられている。
トレンチの表面およびソース領域40の表面には、ソース領域40の表面側の一部を除き酸化珪素から成るゲート絶縁膜50が形成されている。さらに、ゲート絶縁膜50上で、炭化珪素ドリフト層20、ウェル領域30、ソース領域40に対向する位置にはゲート電極60が形成されている。また、ゲート絶縁膜50が形成されていないソース領域40の表面にはソース電極70が、また、炭化珪素基板10の第一の主面と反対側の第二の主面、すなわち、裏面側にはドレイン電極80がそれぞれ形成されている。本実施の形態の炭化珪素MOSFETは、構造がトレンチ構造であることの他は、実施の形態1と同様であるので詳細な説明は省略する。
本実施の形態のトレンチ構造の炭化珪素MOSFETにおいても、実施の形態1に示した炭化珪素MOSFETを製造する場合と同様、ゲート絶縁膜50形成後に酸化窒素系ガスと酸素との反応性が高く、かつ、反応後は酸化力の低い気体へと変化せしめるようなCOガスとの混合ガスを用いて窒化処理を行なうことにより、炭化珪素層とゲート絶縁膜50との界面に形成される界面準位が低減でき、この結果、チャネル移動度を高めることが可能となる。
また、炭化珪素IGBT(Insulated Gate Bipolar Transistor)においても、本実施の形態の場合と同じく、ゲート絶縁膜50形成後に、COガスと酸化窒素系ガスの混合ガスを用いて窒化処理を行なうことにより、同様の効果を奏する。
なお、上記実施の形態1〜3において、電子をキャリアとするnチャネルMOSFETの例を示したが、正孔をキャリアとするpチャネルMOSFETでも同様の効果を奏することは言うまでもない。
10 炭化珪素基板、20 ドリフト層、30 ウェル領域、40 ソース領域、50 ゲート絶縁膜、60 ゲート電極、70 ソース電極、80 ドレイン電極、200 炉、201 ボート、202 ヒーター、203 ガス導入口、204 ダミー基板、300 基板。

Claims (8)

  1. 表面が炭化珪素から成るウエハ上に絶縁膜を形成する工程と、
    前記絶縁膜形成後のウエハを1100℃以上1300℃以下の処理温度で、酸化窒素系ガスに対する一酸化炭素ガスの分圧比が0.1より大きく、かつ1より小さくなるように一酸化炭素ガスを混合した酸化窒素系ガス雰囲気中で熱処理することにより、前記炭化珪素層と前記絶縁膜との界面を窒化する窒化処理工程と、
    を備える炭化珪素半導体装置の製造方法。
  2. 前記酸化窒素系ガスは一酸化窒素ガスあるいは二酸化窒素ガスのいずれか一方あるいは両方であることを特徴とする請求項1記載の炭化珪素半導体装置の製造方法。
  3. 前記窒化処理工程は、不活性ガスと酸化窒素系ガスと一酸化炭素ガスとの混合雰囲気でなされることを特徴とする請求項1記載の炭化珪素半導体装置の製造方法。
  4. 前記絶縁膜は、二酸化珪素膜であることを特徴とする請求項1〜3のいずれか1項記載の炭化珪素半導体装置の製造方法。
  5. 前記窒化処理工程は、減圧雰囲気下で窒化することを特徴とする請求項1〜4のいずれか1項記載の炭化珪素半導体装置の製造方法。
  6. 前記絶縁膜形成前のウエハを、一酸化炭素ガスが添加された酸化窒素系ガス雰囲気中で所定の処理温度で熱処理することにより前記炭化珪素層表面を窒化する窒化処理工程を、さらに備える請求項1ないし4のいずれか1項記載の炭化珪素半導体装置の製造方法。
  7. 酸化窒素系ガス流量に対する一酸化炭素ガス流量の体積比が1以下で、かつ、生成される酸素ガス流量の2倍以上であることを特徴とする請求項1ないし6のいずれか1項記載の炭化珪素半導体装置の製造方法。
  8. 前記炭化珪素半導体装置が、トレンチ構造の炭化珪素MOSFETであることを特徴とする請求項1ないし7のいずれか1項記載の炭化珪素半導体装置の製造方法。
JP2010006950A 2010-01-15 2010-01-15 炭化珪素半導体装置の製造方法 Active JP5126240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010006950A JP5126240B2 (ja) 2010-01-15 2010-01-15 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010006950A JP5126240B2 (ja) 2010-01-15 2010-01-15 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011146580A JP2011146580A (ja) 2011-07-28
JP5126240B2 true JP5126240B2 (ja) 2013-01-23

Family

ID=44461160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010006950A Active JP5126240B2 (ja) 2010-01-15 2010-01-15 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5126240B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5687220B2 (ja) * 2012-01-20 2015-03-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6785202B2 (ja) * 2017-09-11 2020-11-18 株式会社豊田中央研究所 炭化珪素半導体装置
JP7196458B2 (ja) * 2018-08-13 2022-12-27 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
JP7242488B2 (ja) * 2019-09-17 2023-03-20 株式会社東芝 半導体装置の製造方法
US11764270B2 (en) 2020-03-19 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111046A (ja) * 1999-10-08 2001-04-20 Toshiba Corp 半導体装置及び絶縁膜の形成方法
JP2005252284A (ja) * 2001-03-12 2005-09-15 Renesas Technology Corp 半導体集積回路装置の製造方法
CN1599961A (zh) * 2001-11-30 2005-03-23 松下电器产业株式会社 半导体装置及其制造方法
JP4549167B2 (ja) * 2004-11-25 2010-09-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2011146580A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
JP6332357B2 (ja) 炭化珪素半導体装置の製造方法
JP5236281B2 (ja) 縦型mosfetの製造方法
JP2009224797A (ja) 半導体装置
JP5126240B2 (ja) 炭化珪素半導体装置の製造方法
JP2011091186A (ja) 炭化珪素半導体装置の製造方法
WO2015076166A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2006210818A (ja) 半導体素子およびその製造方法
JP2011165941A (ja) 半導体装置および半導体装置の製造方法
JP7103444B2 (ja) 炭化珪素半導体素子
JP2008117878A (ja) 半導体装置の製造方法
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
US6559068B2 (en) Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
WO2015015672A1 (ja) 炭化珪素半導体装置及びその製造方法
JP2012038919A (ja) 炭化珪素半導体装置の製造方法
JP5728153B2 (ja) 半導体装置の製造方法
JP6162388B2 (ja) 炭化珪素半導体装置の製造方法
JP2010251589A (ja) 炭化珪素半導体装置の製造方法
JP2015142078A (ja) 炭化ケイ素半導体装置およびその製造方法
JP6844176B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2013247141A (ja) 炭化珪素半導体装置の製造方法
JP4016928B2 (ja) 炭化珪素半導体装置の製造方法
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
JP5687220B2 (ja) 炭化珪素半導体装置の製造方法
JP2015069989A (ja) 炭化珪素半導体装置の製造方法
JP2011049368A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R151 Written notification of patent or utility model registration

Ref document number: 5126240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250