CN101512727B - 用于改善碳化硅mosfet中反型层迁移率的方法 - Google Patents

用于改善碳化硅mosfet中反型层迁移率的方法 Download PDF

Info

Publication number
CN101512727B
CN101512727B CN2007800321388A CN200780032138A CN101512727B CN 101512727 B CN101512727 B CN 101512727B CN 2007800321388 A CN2007800321388 A CN 2007800321388A CN 200780032138 A CN200780032138 A CN 200780032138A CN 101512727 B CN101512727 B CN 101512727B
Authority
CN
China
Prior art keywords
sic substrate
oxidation
oxide
oxygenation efficiency
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800321388A
Other languages
English (en)
Other versions
CN101512727A (zh
Inventor
托马斯·C·勒德尔
埃纳尔·O·斯文比约登松
哈尔多尔·O·奥拉夫松
古德约·I·古德永松
卡尔·F·阿勒斯坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101512727A publication Critical patent/CN101512727A/zh
Application granted granted Critical
Publication of CN101512727B publication Critical patent/CN101512727B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/931Silicon carbide semiconductor

Abstract

一种制造基于SiC衬底(12)的半导体器件的方法,包括步骤:以足够高的氧化率在SiC衬底(12)的Si端面上形成(201)氧化物层(14)从而获得小于5×1011cm-2的邻近界面陷阱浓度;以及在含氢气的环境中使得经过氧化的SiC衬底退火(202),以使得在氧化物形成步骤中形成的深陷阱钝化,从而能制造具有改善的反型层迁移率和减小的阈值电压的基于SiC的MOSFET(10)。本发明人已经发现当SiC衬底的Si面受到快速氧化时,DT的浓度增加,而NIT的浓度减小。根据本发明,可以通过氢气退火来使得在快速氧化期间形成的深陷阱钝化,从而导致在氧化物上形成的半导体器件的阈值电压明显降低。

Description

用于改善碳化硅MOSFET中反型层迁移率的方法
技术领域
本发明一般涉及一种改善碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)中的反型层迁移率的方法。本发明尤其涉及在SiC衬底的Si面上形成栅极氧化物以得到具有改善的反型层迁移率的MOSFET。
背景技术
硅(Si)是最常见的并且在过去三十年已经广泛用作半导体材料。在这一时期,由于不断的提纯以及改良,Si器件技术已经达到先进水平。这种不断改良的结果已使得硅功率器件达到正接近对于这种材料所预想的最大理论功率极限的这样的效率水平。这意味着在器件设计和工艺处理方面的进一步改良不太可能产生性能方面的本质改善。然而,对于硅功率器件以严重操作损失运行的许多当前或今后应用来说,这种状况是不能接受的。为了缓和这种情况,材料科学家们已经在考虑各种宽带隙(bandgap)半导体作为硅的替代物。碳化硅(SiC)是一种用于高电压、高频和高温应用下的理想半导体材料。这主要是由于SiC的大临界电场(是Si的10倍)、大带隙(是Si的3倍)、高导热率(是Si的4倍)以及大电子饱和速度(是Si的2倍)。这些特点使得SiC成为用于制造诸如MOSFET之类的器件的Si的理想替代物。SiC n沟道增强型MOSFET(这里称为SiC MOSFET)对于在高电压、高速度和高频下操作的应用来说是理想的。
为了将碳化硅用于金属氧化物半导体场效应晶体管,在SiC衬底上形成氧化物层。可以在SiC晶体的C面或Si面上形成氧化物。然而,在C面上生长的外延层目前在商业上无法得到,因此理想的是在Si面上形成栅极氧化物。
然而,当前在SiC衬底的Si面上制造的SiC MOSFET已显示出极低的反型层迁移率(~1cm2/Vs),这比期望的迁移率值要低100倍。这导致了较大功率损耗和效率损失,使得SiC MOSFET相比较它们的Si对应物来说吸引力减小。较低反型层迁移率主要是由于在栅极氧化物与碳化硅衬底之间的其中发生电流传导的不良界面。具体地说,栅极氧化物与SiC衬底之间的界面具有大量的界面陷阱,这些界面陷阱以各种方式对迁移通过反型沟道的电子产生影响。
在由Eiichi Okuno和Shinji Amano于2002年在Materials ScienceForum上第389-393卷发表的题为“Reduction of Interface TrapDensity in 4H-SiC MOS by High-Temperature Oxidation”的文章中,公开了通过进行快速氧化可以减小这一问题。这导致了邻近界面陷阱,即邻近导带边沿(conduction band edge)的具有界面能量的陷阱的较低浓度。
然而,当执行SiC的快速氧化时,负面的效果是半导体器件的阈值电压增加。
由FUKUDA K等人于2000年3月20日在APPLIED PHYSICSLETTERS(AMERICAN INSTITUTE OF PHYSICS,MELVILLE,NY,US)上第12期第76卷、1585-1587页发表的题为“Reduction ofinterface-state density in 4H-SiC n-type metal-oxide-semiconductorstructures using high-temperature hydrogen anneling”的论文,描述了氢退火对电容/电压特性以及4H-SiC金属氧化物半导体结构的影响。
发明内容
本发明的一个目的在于缓解上述问题,并且在SiC衬底的Si面提供氧化物层,当该衬底用于制造半导体器件时,产生了改进的反型沟道迁移率同时具有足够低的阈值电压。
通过制造基于SiC衬底的半导体器件的方法实现了本发明的这一目的和其他目的,该方法包括步骤:以足够高的氧化率在SiC衬底的Si端面上形成氧化物层从而获得小于5×1011cm-2的邻近界面陷阱浓度的步骤;以及在含氢气的环境中将经过氧化的SiC衬底退火,使得在氧化物形成步骤中形成的深陷阱钝化,从而能制造具有改善的反型层迁移率和减小的阈值电压的基于SiC的MOSFET。
根据本申请的前后文内容,“邻近界面陷阱”(NIT)应当被理解为位于距离SiC衬底的导带边沿0.1到0.8eV的距离处的界面陷阱。
用于确定SiC氧化物界面处的NIT浓度的适当方法是公知的热电介质弛豫电流技术(TDRC),在下面参考文献中有所描述:T.E.Rudenko,I.N.Osiyuk,I.P.Tyagulski,H.
Figure GSB00000398783300031
Figure GSB00000398783300032
and E.
Figure GSB00000398783300033
Figure GSB00000398783300034
Solid State Electr.Vol.49(2005),p.545。
本发明是基于以下认识:上述增加的阈值电压是增加的平带(flatband)电压的结果,该平带电压的增加是“深陷阱”(DT)浓度,即具有靠近SiC带隙中部(典型地距离导带边沿0.8到2eV)的界面能量的陷阱的浓度的增加所导致的。本发明人已经发现在SiC衬底的Si面受到快速氧化时,DT浓度增大,而NIT的浓度减小。根据本发明,可以通过氢气退火来使得在快速氧化期间形成的深陷阱钝化,从而使得在氧化物上形成的半导体器件的阈值电压明显降低。
在现有技术中已经提出了在SiC上形成的氧化物的氧化后退火(POA),例如,在Junji Senzaki等人于2002年1月在IEEEElectr.Dev.Lett.,vol 23上发表的题为“Excellent effects of HydrogenPostoxidation Annealing on Inversion Channel Mobility of 4H-SiCMOSFET Fabricated on(1120)Face”的文章中。然而,这篇文章是关于与商业上使用的Si面垂直的SiC的一面,并且主要讨论了氢气POA相对于沟道迁移率的影响。同一篇文章还提到作者在有关SiC的Si面的早期研究中已经发表过氢气POA减小了NIT的浓度。因此,本领域技术人员没有理由怀疑氢气POA将会减小Si面上的深界面陷阱。而且,本领域技术人员将很难尝试减小深陷阱的数量从而降低半导体器件的阈值电压。事实上,据发明人所知,在SiC氧化物界面处的DT的出现先前并不为人所知。
氧化率可能具有在1150℃温度下每小时至少700埃的最大值。优选地是,氧化率最少是在相同温度下通过传统方式氧化所获得的最大氧化率的5倍,例如,利用下面参数:利用每分钟30标准立方厘米的流速的氧气,在1个大气压下进行氧化。
对于这种提高的氧化率,本发明人已经论证出反型层迁移率相比较利用传统工艺参数的氧化增加了10-100倍。
根据本发明的一个实施例,通过氧化率改良剂可以有利地获得足够高的氧化率,其中氧化率改良剂可以是碱金属(诸如钠、钾和铷)。
这种氧化率改良剂可以是能够增加在SiC衬底的Si面上的氧化率的任何材料,并且这种材料可以应用于各种方式,下面将对其中的一些进行描述。
不使用氧化率改良剂而将“自然氧化率”增大到足够高的氧化率是有可能的,例如通过在高温和/或高压下进行氧化。然而,这会要求极高温度(1300-1400℃),这将严重限制了可用设备的范围,诸如加热炉、夹紧装置(所谓的“舟皿”)等。而且,在这种高温下SiC衬底的Si面处的氧化物的形成将会导致极有限的工艺范围,这将会被认为对所得到的元件产量产生不利影响。
氧化率改良剂可以在SiC衬底的Si端面的氧化期间被导入氧化腔室中。
这种氧化率改良剂的导入可以采取各种方式进行,诸如,例如在氧化期间将含有氧化率改良剂的固态物质插入到氧化腔室中,将掺杂有氧化率改良剂的蒸汽(例如水蒸汽)馈送到氧化腔室,或者在氧化之前将SiC衬底在含有氧化率改良剂的溶液中浸泡。
氧化率改良剂还可以采取其他方式实施,诸如通过在SiC衬底的待氧化的表面上进行离子注入。在离子注入的情况下,增加的氧化率的主要原因是由于注入所引起的晶格损坏。在有些情况下,注入的元素的存在也会影响氧化率。像Si一样的自然元素的使用可能尤其有利,这是由于不存在可能需要通过进一步处理来去除的杂质。
另外,具有金属杂质(诸如Fe、Cr、Cu、Co、Ni和Ti)情况下的氧化可能导致足够高的氧化率。
尤其已经证实钠(Na)将氧化工艺提高到足够高的氧化率从而将邻近界面陷阱(NIT)的数量减小到使得反型层迁移率相比较通过传统氧化过程获得的迁移率提高了10-100倍的水平(<5×1011cm-2)。
根据本发明的一个实施例,氧化物形成步骤可以包括步骤:在氧化腔室中配备SiC衬底;并且在SiC衬底的Si端面的氧化期间将钠导入氧化腔室中,从而获得足够高的氧化率以将邻近界面陷阱的浓度减小到5×1011cm-2以下。
通过将钠导入到氧化腔室中,获得了足够高的氧化率,这导致了前面多次提到的改善的反型层迁移率。而且,钠离子迁移到SiC氧化物界面从而消除了在快速氧化期间形成的深陷阱(DT)。然而,为了实现SiC MOSFET的稳定运行,需要从SiC氧化物界面去除移动的钠离子。这可以例如通过在根据本发明的退火步骤中选择适合的操作条件来实现。
可选地,退火步骤可以包括步骤:将经过氧化的SiC衬底在惰性气体中进行第一次氧化后退火以减小经过氧化的SiC衬底中的移动的钠的数量;并且在含氢气的环境中将减少了钠的经过氧化的SiC衬底进行第二次氧化后退火,从而使得深陷阱钝化。
第一次氧化后退火(POA)可以在充分的惰性环境下进行,诸如基于Ar或N2的环境下。通过第一次POA,钠从氧化物扩散出来。可选择地,第一次POA之后可以蚀刻掉几nm厚的氧化物以去除在氧化物表面累积的钠。第一次POA之后是第二次POA,以利用氢气使得此刻未被补偿的DT钝化。
作为上述第一次POA的替代,可以通过电场根据以下过程来去除钠:将SiC衬底的氧化物层以及背面覆盖上金属,诸如铝。随后加热样品并且进行UV光照射,同时在焊盘之间施加1-2MV/cm的电场。随后在偏置电压下将样品冷却到室温。这实际上导致了所有钠漂移到铝/氧化物界面。在接下来的步骤中,去除铝顶层并且在缓冲HF溶液中去除50nm厚的氧化物。
附图说明
现在将参考当前示出了本发明优选实施例的附图来具体描述本
发明的这些和其他方面,其中:
图1示出了根据本发明的改进型NMOS SiC-MOSFET;
图2是示意性地示出了在传统方式氧化之后SiC氧化物界面处的情况的简化能级图;
图3是示意性地示出了根据本发明的方法的流程图;
图4是示意性地示出了根据本发明的方法的第一实施例的流程图;
图5a至图5c是示意性地示出了在根据本发明的方法的第一实施例中的不同步骤之后SiC氧化物界面处的情况的简化能级图;
图6是示出了在通过根据本发明的方法所获得的邻近界面陷阱的浓度的减小的示图;
图7是示意性地示出了根据本发明的方法的第二实施例的流程图。
具体实施方式
注意本发明的附图并不需要按比例绘制。附图只是示意性表示,而并非刻画出本发明的特定参数。附图意在仅描述本发明的典型实施例,因此不应理解为限定本发明的范围。特别地,参考实施例描述了根据本发明的方法,其中在氧化期间导入了氧化率改良剂(这里是钠)从而将氧化率增大到足够高的水平。应当注意的是,所述氧化率以及与氢气钝化的结合对于本发明来说是首要的。因此,本发明同样适用于以下包括实现所希望的氧化率的其他任何方式的处理:诸如在氧化前在SiC衬底中导入其他碱金属(如钾和铷)、导入其他金属杂质、离子注入,或者采取调整氧化参数(诸如温度和/或压力)以实现足够高的氧化率的其他方式。在附图中,相同的标号代表相同的元件。
现在参考图1描述增强型NMOS器件10。NMOS 10通常包括SiCp型掺杂衬底12、氧化物层14(有时称为栅极氧化物)、源极触点16、栅极触点18、漏极触点20、n+掺杂源极区域22、n+掺杂漏极区域24和钝化层26。如图所示,源极触点16和漏极触点20分别与源极区域22和漏极区域24电接触。应当理解的是,区域22和24以及触点16、18和20可以采用本领域公知的任何方式形成并且并非意在作为本发明的限定特征。例如,触点16、18和20可以是沉积的金属(例如铝)。可选地,栅极触点18可以是采用化学气相沉积(CVD)工艺所涂敷的多晶硅。在后一种情况下,还可以通过CVD在栅极触点18的顶面和侧面上提供附加的氧化物层。
如上所述,诸如器件10之类的SiC MOSFET通常展示出不良的反型层迁移率。反型层迁移率指的是电子从源极区域22到漏极区域24的迁移率。本发明通过以高氧化率形成氧化物层14并且随后在存在氢的情况下通过氧化后退火(POA)使得在快速氧化期间形成的深陷阱(DT)钝化,改善了氧化物层14与衬底12之间的界面。该结果在改进反型层迁移率方面是显著的,以下将结合图6进一步说明。
在传统的氧化过程中,氧化物层14的生长包括将SiC衬底在腔室(例如加热炉)中加热到希望的温度。一旦被加热,将氢气(H2)和氧气(O2)(即,氧化环境)的气体混合物导入腔室中。在腔室中,气体混合物形成了高热蒸汽,这使得SiC衬底12的顶面发生氧化从而形成栅极氧化物14。这就是通常所说的湿法氧化。可选地,通过将通过了热的去离子水的氮气(N2)或氧气(O2)导入受热的加热炉中,能够实现另一种形式的湿法氧化。与氢气和氧气的气体混合物类似的是,充满水蒸汽的氮气使得SiC衬底12的顶面发生氧化从而形成栅极氧化物14。可选地,所谓的干法氧化可用于氧气(O2)气体被单独导入到腔室中以在SiC衬底上形成氧化物的情况。
图2示意性地示出了在4H-SiC的Si面的传统氧化之后SiC氧化物界面处的情形。
在图2中,主要的界面陷阱100被表示成位于SiC衬底的导带边沿101附近。在Si面的传统氧化之后,邻近界面陷阱(NIT)被典型地表示为具有大约1013cm-2的浓度。NIT 100捕获了在MOSFET中的反型层中可用的大多数电子,并且观测到很低的迁移率(1cm2/Vs)。深陷阱(DT)的浓度为较低的1011cm-2范围,并且未示出。
在示意性地示出了根据本发明的方法的流程图的图3中,第一步骤201,在SiC衬底的Si面上以足够高的氧化率(典型的是在1150℃下每小时至少700埃)形成了氧化物从而获得邻近界面陷阱(NIT)的5×1011cm-2以下的表面浓度。本发明人已经发现快速氧化导致了所谓深陷阱(DT)的形成。这些DT对反型层迁移率仅有少量影响,但是导致了该器件的较大阈值电压(大约20-40V)。为了能够形成具有高反型层迁移率和低阈值电压的稳定的SiC MOSFET,在步骤202中,在含氢气的环境下随后对氧化的SiC衬底进行退火。通过选择用于该氢气退火的合适的退火参数,可以把在步骤201中的快速氧化中形成的DT钝化,而不会明显增加NIT的浓度或者在关于例如温度和/或曝光方面引入对器件的稳定性具有有害影响的其他因素。
参考图4中的流程图以及图5a至图5c中的简化的能级图,将描述根据本发明的方法的第一实施例。
在图4中,示出了根据本发明的方法的第一实施例,其中在第一步骤301中在氧化腔室中配备了SiC衬底。在后续的步骤302,在氧化腔室中导入了氧化率改良剂(这里是以钠的形式)。通过几个已被证实的方法中的任意一个可以在氧化期间将钠导入氧化腔室:
(i)将一条烧结的氧化铝或者氧化铝载体舟皿在氧化期间插入到氧化腔室中。钠作为杂质存在于烧结的氧化铝中并且在氧化期间扩散到SiC表面。
(ii)通过在氧化期间将掺杂钠的水蒸汽馈送到氧化腔室来把钠导入。这可以通过将氮气通过去离子水冒出来完成,该去离子水故意掺杂了钠。
(iii)将SiC样品浸入含钠溶液中并且随后被载入氧化腔室中用于氧化。
现在参考图5a,示意性地示出了在完成了上述氧化处理之后SiC氧化物衬底处的情形。如图所示,界面陷阱350的大多数正位于比传统氧化之后的情况(参见图2)更靠近SiC的价带(valence band)351的能级处。图5a中所示的界面陷阱350是界面陷阱浓度大约为1013cm-2的深陷阱。邻近界面陷阱(NIT)的浓度处在较低的1011cm-2范围并且未示出。在氧化之后,DT充满了电子并且随后由钠离子352进行补偿。这种补偿发生在大约200℃的样品的冷却期间。氧化物中钠含量最高等于DT的浓度。如果在这一阶段(在步骤302之后)终止该过程,那么由于NIT浓度很微小,所以使用该氧化物制成的MOSFET将显示出很高沟道迁移率。而且,由于DT通过钠得到补偿,它们不会影响到器件性能(实现了较低阈值电压)。然而,室温条件下的反向栅极偏置将使得钠从SiC氧化物界面向金属氧化物界面转移。这将会留下带负电荷的DT,造成大的平带电压漂移。当使用比钠的迁移率要低的其他氧化率改良剂时,氧化率改良剂离子典型地不能扩散通过氧化物层并且补偿在SiC氧化物界面处的DT中捕获的电子。在此情况下,由于未补偿的DT造成极高的阈值电压(大约20-40V),所以器件性能可能会受到严重影响。
再次参考图4,在引入氧化率改良剂的步骤302之后是在含氢气的环境中进行氧化后退火(POA)的步骤303以去除引入的氧化率改良剂(如果需要的话)并且使得DT钝化,从而减小阈值电压。下面,将参考图5b至图5c,针对使用钠作为氧化率改良剂的情况来描述POA的效果。
图5b示意性地示出了在合成气体中(Ar/H2)在掺杂钠的氧化物的氧化后退火之后的情形。退火是在无钠的洁净的加热炉中完成的(在进行氯清除之后)。在退火期间,钠400扩散出来,而氢401扩散到氧化物中。氢401替代了界面403处的钠并且形成了具有深陷阱(DT)的钝态复合物。DT的氢钝化比正电荷的钠与负电荷的深陷阱之间的库伦吸引力更稳定。在样本的冷却期间,钠在SiC氧化物界面403处没有可用的场所并且剩余的钠400扩散到氧化物的表面404。通过继续退火或者可选地通过蚀刻掉氧化物层的部分可以从氧化物层去除剩余的钠400。
当在合成气体(Ar/H2)中直接将氧化物退火时,退火将发生在足够高的温度以确保扩散出钠并扩散入氢从而使得深陷阱钝化。根据第一实施例的示例,经过氧化的SiC衬底在Ar/H2中在750℃温度下退火18个小时。样品在氮气中从500℃逐渐下降到室温。其后,在缓冲HF溶液中去除5nm厚的表面氧化物层,从而将样本表面邻近的钠蚀刻掉。CV分析显示出样品中不含钠并且大约70%的深陷阱被氢钝化。在Ar/H2(Ar为90%,H2为10%)中在400℃温度下进行30分钟的进一步氧化后退火将深陷阱的钝化增加到90%(DT<7×1011cm-2)。需要更多的研究来找到合成气体退火的最佳温度,而看起来接近400℃。
图5c示意性地示出了通过继续退火或者蚀刻氧化物的顶部表面层
Figure GSB00000398783300101
从氧化物中去除钠残留物之后的情形。钠浓度处于检测极限以下并且大多数深陷阱被氢401钝化。
得到的栅极氧化物包含低浓度的钠、邻近界面陷阱(NT)以及深陷阱(DT)。这些氧化物特点产生了具有低阈值电压的稳定的高沟道迁移率器件。
图6是示出在利用根据本发明的方法的第一实施例获得的邻近界面陷阱的浓度的减小的示图。
在图6中,分别针对利用传统氧化和氧化后退火(POA)以及根据本发明的方法在4H-SiC的Si面上生长的氧化物,示出了作为跨越氧化物的电场的函数的在邻近界面陷阱(NIT)中捕获的电子的数目浓度。针对传统方式生长的氧化物的曲线451以及示出了在MOS电容器中可用的总累积电荷的虚线的曲线452示出了在累积层中的几乎全部电子都被捕获到NIT中。另一方面,对于利用根据本发明的方法生长的氧化物,在NIT中捕获的电子浓度小于5×1011cm-2并且实际上没有受到跨越氧化物的电场的影响,如曲线453所示。利用这些氧化物制成的晶体管中的场效应迁移率(μFE)与图6中曲线451、453所示的NIT浓度高度相关。利用传统方式生长的氧化物,获得了大约2cm2/Vs的反型层迁移率,而根据本发明的方法制造的氧化物产生了大约100cm2/Vs的反型层迁移率。
在图7中,示出了获得足够高的氧化率以得到浓度小于5×1011cm-2的NIT的氧化物的替代方法,其中,提供SiC衬底的第一步骤500之后是在所提供的SiC衬底的Si面上进行离子注入的步骤501。在接下来的步骤502中,在氧化腔室中使得离子注入的SiC衬底发生了氧化。最终,在步骤503,在含氢气的环境下使得氧化的SiC衬底退火,从而使得在氧化物形成步骤502中形成的深陷阱(DT)钝化,并且如果需要的话,从氧化物中去除注入的离子。
本发明人已经进行了多次实验来在氧化之前把16种不同的化学元素注入SiC中。在所有的情况下,注意了SiC的改善的氧化率并且观察深陷阱的形成。改善的氧化率的主要原因被认为是由于注入所引起的晶格损坏。在有些情况下,异质成分(尤其是碱离子和过渡金属)的存在可能也会影响氧化率。如果在本发明中使用了自然元素诸如Si,那么氧化后退火的目的仅在于将氢引入样品以钝化DT。
本领域技术人员认识到本发明绝非限制于优选实施例。例如,除了上述以外还可以使用其他退火温度、含氢气体混合物以及时间来使得氧化处形成的深陷阱钝化。
总之,本发明提供了一种制造基于SiC衬底(12)的半导体器件的方法,包括步骤:以足够高的氧化率在SiC衬底(12)的Si端面上形成(201)氧化物层(14)来获得小于5×1011cm-2的邻近界面陷阱浓度;以及在含氢气的环境中使得经过氧化的SiC衬底退火(202),以使得在氧化物形成步骤中形成的深陷阱钝化,从而能制造具有改善的反型层迁移率和减小的阈值电压的基于SiC的MOSFET(10)。本发明人已经发现当SiC衬底的Si面受到快速氧化时,DT的浓度增加,而NIT的浓度减小。根据本发明,可以通过氢气退火来使得在快速氧化期间形成的深陷阱钝化,从而导致在氧化物上形成的半导体器件的阈值电压明显降低。

Claims (6)

1.一种制造基于SiC衬底(12)的半导体器件的方法,包括步骤:
以足够高的氧化率在SiC衬底(12)的Si端面上形成氧化物层(14)来获得小于5×1011cm-2的邻近界面陷阱浓度,其中所述足够高的氧化率是通过氧化率改良剂实现的,其中所述氧化率改良剂是碱金属;以及
在含氢气的环境中使得经过氧化的SiC衬底退火,以使得在所述氧化物形成步骤中形成的深陷阱钝化,从而能制造具有改善的反型层迁移率和减小的阈值电压的基于SiC的MOSFET(10)。
2.根据权利要求1的方法,其中所述氧化率具有在1150℃温度下每小时至少700埃的最大值。
3.根据权利要求1或2的方法,其中所述氧化率改良剂在所述SiC衬底(12)的Si端面的氧化期间被导入氧化腔室中。
4.根据权利要求3的方法,其中所述氧化率改良剂是钠。
5.根据权利要求4的方法,其中所述氧化物形成步骤包括步骤:
在氧化腔室中配备所述SiC衬底;以及
在所述SiC衬底(12)的Si端面的氧化期间将钠导入所述氧化腔室中,从而获得足够高的氧化率以将邻近界面陷阱的浓度减小到5×1011cm-2以下。
6.根据权利要求5的方法,其中退火步骤包括步骤:
将经过氧化的所述SiC衬底在惰性气体中进行第一次氧化后退火以减小经过氧化的所述SiC衬底中的移动的钠的数量;并且
在含氢气的环境中将经过氧化的已减小了钠数量的所述SiC衬底进行第二次氧化后退火,从而使得所述深陷阱钝化。
CN2007800321388A 2006-09-01 2007-08-29 用于改善碳化硅mosfet中反型层迁移率的方法 Expired - Fee Related CN101512727B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06119975 2006-09-01
EP06119975.8 2006-09-01
PCT/IB2007/053484 WO2008026181A1 (en) 2006-09-01 2007-08-29 Method for improving inversion layer mobility in a silicon carbide mosfet

Publications (2)

Publication Number Publication Date
CN101512727A CN101512727A (zh) 2009-08-19
CN101512727B true CN101512727B (zh) 2011-04-20

Family

ID=38858969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800321388A Expired - Fee Related CN101512727B (zh) 2006-09-01 2007-08-29 用于改善碳化硅mosfet中反型层迁移率的方法

Country Status (6)

Country Link
US (1) US8012818B2 (zh)
EP (1) EP2062289B1 (zh)
JP (1) JP2010502031A (zh)
CN (1) CN101512727B (zh)
AT (1) ATE531076T1 (zh)
WO (1) WO2008026181A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217398B2 (en) 2008-10-15 2012-07-10 General Electric Company Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby
US20100123140A1 (en) * 2008-11-20 2010-05-20 General Electric Company SiC SUBSTRATES, SEMICONDUCTOR DEVICES BASED UPON THE SAME AND METHODS FOR THEIR MANUFACTURE
JP2011119512A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体装置およびその製造方法
US8603348B2 (en) 2011-01-14 2013-12-10 Headway Technologies, Inc. Method of reducing main pole corrosion during aluminum oxide etch
JP5455973B2 (ja) 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
EP2793251B1 (en) * 2012-03-19 2019-05-08 Fuji Electric Co., Ltd. Production method for semiconductor device
JP5939626B2 (ja) * 2012-04-27 2016-06-22 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法
JP6237046B2 (ja) * 2013-09-25 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6535773B2 (ja) * 2013-11-08 2019-06-26 住友電気工業株式会社 炭化珪素半導体装置
JP6292926B2 (ja) 2013-11-08 2018-03-14 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE112015000352T5 (de) * 2014-03-11 2016-09-22 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
CN104716045A (zh) * 2015-02-28 2015-06-17 上海芯亮电子科技有限公司 改善SiC热氧化后的界面态的制造方法
JP6667809B2 (ja) * 2016-05-30 2020-03-18 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN114678441B (zh) * 2022-05-30 2022-09-13 陕西半导体先导技术中心有限公司 基于预氧化处理技术的4H-SiC场效应光电晶体管及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1552092A (zh) * 2000-10-03 2004-12-01 ���﹫˾ 利用n2o在碳化硅层上制造氧化物层的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648282A (en) * 1992-06-26 1997-07-15 Matsushita Electronics Corporation Autodoping prevention and oxide layer formation apparatus
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
DE19829309B4 (de) * 1997-07-04 2008-02-07 Fuji Electric Co., Ltd., Kawasaki Verfahren zur Herstellung eines thermischen Oxidfilms auf Siliciumcarbid
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
DE10392870B4 (de) * 2002-06-28 2009-07-30 National Institute Of Advanced Industrial Science And Technology Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1552092A (zh) * 2000-10-03 2004-12-01 ���﹫˾ 利用n2o在碳化硅层上制造氧化物层的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ALLERSTAM F ET AL.HIGH FIELD-EFFECT MOBILITY IN 6H-SIC MOSFET WITH GATE OXIDES GROWN IN ALUMINA ENVIRONMENT.MATERIALS SCIENCE FORUM.AEDERMANNSFDORF,CH,2005,483-485837-840. *
FUKUDA K ET AL.Reduction of interface-state densit in 4H-SiC n-type metal-oxide-semiconductor structures using high-temperature hydrogen annealing.APPLIED PHYSICS LETTERS.AIP,AMERICAN INSTITUTE OF PHYSICS,MELVILLE,NY,US,2000,76(12),1585-1587. *
SUZUKI SEIJI ET AL.Correlation between channel mobility and shallow interface traps in SiC metal-oxide-semiconductor field-effect transistors.JOURNAL OF APPLIED PHYSICS.AMERICAN INSTITUTE OF PHYSICS.NEW YORK,US,2002,92(10),6230-6234. *

Also Published As

Publication number Publication date
ATE531076T1 (de) 2011-11-15
CN101512727A (zh) 2009-08-19
EP2062289B1 (en) 2011-10-26
US8012818B2 (en) 2011-09-06
JP2010502031A (ja) 2010-01-21
US20100006860A1 (en) 2010-01-14
WO2008026181A1 (en) 2008-03-06
EP2062289A1 (en) 2009-05-27

Similar Documents

Publication Publication Date Title
CN101512727B (zh) 用于改善碳化硅mosfet中反型层迁移率的方法
US7883949B2 (en) Methods of forming silicon carbide switching devices including P-type channels
JP3085272B2 (ja) 炭化けい素半導体装置の熱酸化膜形成方法
Raynaud Silica films on silicon carbide: a review of electrical properties and device applications
EP1430518B1 (en) Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
EP2740148B1 (en) Forming sic mosfets with high channel mobility by treating the oxide interface with cesium ions
JP2006210818A (ja) 半導体素子およびその製造方法
JP5266996B2 (ja) 半導体装置の製造方法および半導体装置
CN105206513B (zh) 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法
CN112599408A (zh) 具有复合氧化层的碳化硅金属氧化物半导体制备方法
Im et al. Nitric acid oxidation method to form SiO2/3C–SiC structure at 120° C
JP2003209251A (ja) 炭化珪素半導体素子及びその絶縁膜の形成方法
Ishida et al. Characterization of Metal–Insulator–Semicomductor Capacitors with Insulating Nitride Films Grown on 4H-SiC
Schöner et al. Realization of large area vertical 3C-SiC MOSFET devices
Xu et al. Improved Electrical Properties of 4H-SiC MOS Devices with High Temperature Thermal Oxidation
Guarin et al. Role of N/sub 2/ion implantation dose on hot carrier lifetime in deep submicron NMOS devices
Makihara et al. Pre-oxide-Controlled Oxidation for Very Thin Gate Oxide
Baik et al. Enhancement of the Characteristics of the ALD HfO2 Film by Using the High-pressure D2 Annealing
Constant et al. Rapid Thermal Oxynitridation and Hydrogenation of 3C‐SiC/Si using N 2 O and H 2 Ambient

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20150829

EXPY Termination of patent right or utility model