JP6535773B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6535773B2
JP6535773B2 JP2018021266A JP2018021266A JP6535773B2 JP 6535773 B2 JP6535773 B2 JP 6535773B2 JP 2018021266 A JP2018021266 A JP 2018021266A JP 2018021266 A JP2018021266 A JP 2018021266A JP 6535773 B2 JP6535773 B2 JP 6535773B2
Authority
JP
Japan
Prior art keywords
silicon carbide
sodium
interface
main surface
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018021266A
Other languages
English (en)
Other versions
JP2018101796A (ja
Inventor
良輔 久保田
良輔 久保田
山田 俊介
俊介 山田
拓 堀井
拓 堀井
増田 健良
健良 増田
大輔 濱島
大輔 濱島
田中 聡
聡 田中
真二 木村
真二 木村
小林 正幸
正幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Original Assignee
Sumitomo Electric Industries Ltd
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd, Renesas Electronics Corp filed Critical Sumitomo Electric Industries Ltd
Publication of JP2018101796A publication Critical patent/JP2018101796A/ja
Application granted granted Critical
Publication of JP6535773B2 publication Critical patent/JP6535773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、炭化珪素半導体装置およびその製造方法に関し、特定的には、閾値電圧の変動を低減可能な炭化珪素半導体装置およびその製造方法に関する。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を材料として用いた半導体装置のうち、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)などは、所定の閾値電圧を境にしてチャネル領域における反転層の形成の有無を制御することにより、2つの電極間を流れる電流の導通および遮断を制御することが可能である。
たとえば、岡本 光央、外7名,「4H−SiCカーボン面MOSFETにおけるVth不安定性の低減」,第59回応用物理学関連連合講演会,講演予稿集,2012年春,15−309(非特許文献1)において、炭化珪素MOSFETは、ゲートバイアスストレスにより閾値電圧が変動することが指摘されている。上記文献には、当該閾値電圧の変動を低減するために、ゲート酸化膜が形成された炭化珪素基板を水素雰囲気下でアニールする方法が開示されている。
岡本 光央、外7名,「4H−SiCカーボン面MOSFETにおけるVth不安定性の低減」,第59回応用物理学関連連合講演会,講演予稿集,2012年春,15−309
しかしながら、水素雰囲気下でアニールする場合、一旦は閾値電圧の変動が低減できたとしても、たとえばその後のオーミック電極形成工程などにおいて基板が高温にさらされると、閾値電圧の変動の低減効果は失われてしまうと考えられる。言い換えれば、基板上にゲート電極を形成した段階では閾値電圧の変動は低減されるが、最終的なデバイスになった段階では閾値電圧の変動が低減されないと考えられる。
本発明は、上記の課題を解決するためになされたものであって、その目的は、閾値電圧の変動を低減可能な炭化珪素半導体装置およびその製造方法を提供することである。
本発明に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極とを備える。炭化珪素基板は、第1の主面と、第1の主面と反対側の第2の主面とを有する。ゲート絶縁膜は、炭化珪素基板の第1の主面に接して設けられている。ゲート電極は、炭化珪素基板との間にゲート絶縁膜を挟むようにゲート絶縁膜上に設けられている。175℃の温度下において、ゲート電極に対して−5Vのゲート電圧を100時間印加する第1のストレス試験を行う場合に、第1のストレス試験を行う前の閾値電圧を第1の閾値電圧とし、第1のストレス試験を行った後の閾値電圧を第2の閾値電圧とした場合、第1の閾値電圧と第2の閾値電圧との差の絶対値は、0.5V以下である。
本発明に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。一方の主面と、一方の主面と反対側の他方の主面とを含む中間基板が準備される。中間基板の一方の主面に接してナトリウムブロック部材が配置される。ナトリウムブロック部材が一方の主面に接した状態で中間基板がアニールされる。中間基板をアニールする工程後に、ナトリウムブロック部材が一方の主面から除去される。中間基板は、一方の主面と対向する第1の主面と、第1の主面とは反対側であって、中間基板の他方の主面を構成する第2の主面と有する炭化珪素基板と、炭化珪素基板の第1の主面と部分的に接するゲート絶縁膜と、ゲート絶縁膜から露出している第1の主面に接するソース電極とを含む。ナトリウムブロック部材に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。
本発明に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。一方の主面と、一方の主面と反対側の他方の主面とを含む中間基板が準備される。中間基板の一方の主面に接して第1のナトリウム吸取部材が配置される。第1のナトリウム吸取部材が一方の主面に接した状態で中間基板がアニールされる。中間基板をアニールする工程後に、第1のナトリウム吸取部材が一方の主面から除去される。中間基板は、一方の主面と対向する第1の主面と、第1の主面とは反対側であって、かつ中間基板の他方の主面を構成する第2の主面と有する炭化珪素基板と、炭化珪素基板の第1の主面と部分的に接するゲート絶縁膜と、ゲート絶縁膜から露出している第1の主面に接するソース電極とを含む。第1のナトリウム吸取部材に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。
本発明によれば、閾値電圧の変動を低減可能な炭化珪素半導体装置およびその製造方法を提供することができる。
本発明の一実施の形態に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。 ナトリウムの総数の定義を説明するための図である。 炭化珪素半導体装置の閾値電圧の定義を説明するための図である。 本発明の一実施の形態に係る炭化珪素半導体装置の第1の閾値電圧および第2の閾値電圧を説明するための図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に説明するためのフロー図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第1の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第2の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第3の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第4の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程を概略的に説明するための拡大断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第6の工程を概略的に説明するための断面模式図である。 ナトリウム濃度を測定するためのTEG(Test Element Group)の構成を概略的に説明するための断面模式図である。 ナトリウム濃度とポリシリコン表面からの深さとの関係を示す図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第1の変形例の第1の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第1の変形例の第2の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第1の変形例の第3の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第2の変形例の第1の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第2の変形例の第2の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第2の変形例の第3の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第2の変形例の第4の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第2の変形例の第5の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第2の変形例の第6の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第2の変形例の第7の例を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第5の工程の第2の変形例の第8の例を概略的に説明するための断面模式図である。 温度175℃およびゲート電圧−5Vの条件下における、サンプル1、4、5および6に係るMOSFETの閾値電圧の変動量について説明する図である。 温度150℃およびゲート電圧−10Vの条件下における、サンプル1、4、5および6に係るMOSFETの閾値電圧の変動量について説明する図である。
[本願発明の実施形態の説明]
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を360度とする系を用いている。
発明者らは、ゲートバイアスストレスによる閾値電圧の変動を抑制する方策について鋭意検討を行なった結果、以下のような知見を得て本発明を見出した。
まず、ソース電極形成工程の前後において、雰囲気中に存在するナトリウム(Na)、硫黄(S)、カリウム(K)、鉄(Fe)、銅(Cu)、マグネシウム(Mg)およびカルシウム(Ca)などの金属不純物が炭化珪素基板上に設けられた層間絶縁膜の表面に付着する。ナトリウムなどの金属不純物は、ソース電極形成工程およびソース電極形成工程より後の工程の熱処理によって、層間絶縁膜の表面からゲート電極中に入りこみ、ゲート絶縁膜付近にまで拡散する。これらの金属不純物が、MOSFETの動作時に電荷を供給することにより、閾値電圧が低下して電流が流れやすい状態になると考えられる。
さらに研究を進めていくと、金属不純物の中でも、特にナトリウムが閾値電圧の変動に影響を与えていることが分かってきた。より詳細な研究の結果、ゲート絶縁膜付近におけるナトリウムの総数をある一定数以下とすることにより、ゲートバイアスストレスによる閾値電圧の変動を効果的に低減可能であることを見出した。具体的には、ゲート絶縁膜とゲート電極の界面を第1の界面とし、ゲート絶縁膜と炭化珪素基板との界面であって、第1の界面と対向する領域を第2の界面とした場合、第1の界面の法線方向に沿って第1の界面からゲート絶縁膜の厚みだけゲート電極側に離れた第1仮想面と、第2の界面の法線方向に沿って第2の界面からゲート絶縁膜の厚みだけ炭化珪素基板側に離れた第2仮想面とに挟まれた界面領域に含まれるナトリウムの総数を第1の界面の面積で除した値が、5×1010atoms/cm2以下に制御される。
発明者らは、鋭意研究の結果、炭化珪素結晶に対するナトリウムイオンの拡散が、従来から広く用いられている珪素結晶に対するナトリウムの拡散よりも遅いことを見出した。これにより、外部より混入するナトリウムの不純物量が一定の場合、炭化珪素結晶の内部へのナトリウムの拡散は、珪素結晶の内部へのナトリウムの拡散よりも遅いため、炭化珪素結晶の表面には珪素結晶の表面よりもナトリウムが蓄積されやすいことを意味している。
発明者らは、珪素基板および炭化珪素基板へのナトリウムの拡散状態を調査した。具体的には、まず一定量のナトリウムをNaClで付着させたグラファイト製のトレーを4つ準備した。2つのトレーの内部に珪素基板を挿入し、残りの2つのトレーに炭化珪素基板を挿入した。各トレーは上蓋および下蓋とからなり、上蓋と下蓋とにより閉鎖空間が形成され、閉鎖空間の内部に基板が閉じ込められている。各トレーに対して、1000℃の温度で5分間の熱処理が行われた。その後、トレーから珪素基板および炭化珪素基板を取り出して、各基板の表面におけるナトリウム濃度をICP−MS(Inductively Coupled Plasma Mass Spectrometry)により測定した。
Figure 0006535773
表1を参照して、各基板の表面におけるナトリウム濃度について説明する。サンプル1およびサンプル2が珪素基板であり、サンプル3およびサンプル4が炭化珪素基板である。表1に示すように、熱処理後の珪素基板の表面におけるナトリウムの濃度は170×109atoms/cm2および140×109atoms/cm2であった。一方、熱処理後の炭化珪素基板の表面におけるナトリウム濃度は、1700×109atoms/cm2および1500×109atoms/cm2であった。つまり、炭化珪素基板の表面におけるナトリウム濃度は、珪素基板の表面におけるナトリウム濃度よりも一桁高い値を示した。熱処理の温度および時間を変えた場合においても、同様の関係が確認されている。
以上の結果より、炭化珪素基板は、珪素基板よりも基板内部へのナトリウムの拡散が遅いため、基板の表面にナトリウムが多く蓄積されることが分かった。そのため、炭化珪素基板を用いる場合においては、珪素基板を用いる場合よりも、不純物の混入低減のための厳格な管理および基板内部の濃度の管理が必要である。
(1)実施の形態に係る炭化珪素半導体装置は、炭化珪素基板10と、ゲート絶縁膜15と、ゲート電極27とを備える。炭化珪素基板10は、第1の主面10aと、第1の主面10aと反対側の第2の主面10bとを有する。ゲート絶縁膜15は、炭化珪素基板10の第1の主面10aに接して設けられている。ゲート電極27は、炭化珪素基板10との間にゲート絶縁膜15を挟むようにゲート絶縁膜15上に設けられている。175℃の温度下において、ゲート電極27に対して−5Vのゲート電圧を100時間印加する第1のストレス試験を行う場合に、第1のストレス試験を行う前の閾値電圧を第1の閾値電圧とし、第1のストレス試験を行った後の閾値電圧を第2の閾値電圧とした場合、第1の閾値電圧と第2の閾値電圧との差の絶対値は、0.5V以下である。これにより、炭化珪素半導体装置の閾値電圧の変動を効果的に低減することができる。
(2)上記(1)に係る炭化珪素半導体装置において好ましくは、150℃の温度下において、ゲート電極27に対して−10Vのゲート電圧を100時間印加する第2のストレス試験を行う場合に、第2のストレス試験を行う前の閾値電圧を第3の閾値電圧とし、第2のストレス試験を行った後の閾値電圧を第4の閾値電圧とした場合、第3の閾値電圧と第4の閾値電圧との差の絶対値は、0.1V以下である。これにより、炭化珪素半導体装置の閾値電圧の変動をより効果的に低減することができる。
(3)上記(1)または(2)に係る炭化珪素半導体装置において好ましくは、ゲート絶縁膜15とゲート電極27との界面を第1の界面15aとし、ゲート絶縁膜15と炭化珪素基板10との界面のうち、第1の界面15aと対向する領域を第2の界面15bとした場合、第1の界面15aの法線方向に沿って第1の界面15aからゲート絶縁膜15の厚みだけゲート電極27側に離れた第1仮想面2aと、第2の界面15bの法線方向に沿って第2の界面15bからゲート絶縁膜15の厚みだけ炭化珪素基板10側に離れた第2仮想面2bとに挟まれた界面領域Rに含まれるナトリウムの総数を第1の界面15aの面積で除した値は、5×1010atoms/cm2以下である。これにより、炭化珪素半導体装置の閾値電圧の変動をより効果的に低減することができる。
(4)上記(3)に係る炭化珪素半導体装置において好ましくは、ゲート電極27の第2の界面15bとは反対側の第3の主面27aから10nm以内の領域におけるナトリウム濃度の最大値は、界面領域Rにおけるナトリウム濃度の最大値よりも大きく、界面領域Rにおけるナトリウム濃度の最大値は、1×1016atoms/cm3以下である。これにより、ナトリウム濃度が高い環境下において炭化珪素半導体装置が製造される場合においても、閾値電圧の変動量の小さい炭化珪素半導体装置を得ることができる。
(5)上記(1)〜(4)のいずれかに係る炭化珪素半導体装置において好ましくは、ゲート電極27の第2の界面15bとは反対側の第3の主面27aを覆い、かつゲート絶縁膜15に接して設けられた層間絶縁膜21と、炭化珪素基板10の第1の主面10aに接するソース電極16とをさらに備える。ナトリウムの拡散長をLT(nm)とし、第1の界面15aの法線方向Yに沿った方向における第3の主面27aとは反対側の層間絶縁膜21の表面21cから第1の界面15aまでの距離をx(nm)とし、かつ層間絶縁膜21の表面21cにおけるナトリウム濃度をN0(cm-3)とした場合に、N0×LT/x<1.52×1020となるように、ソース電極をアニールする工程以降にゲート電極27および層間絶縁膜21に対して行われる熱処理の温度および時間が制御される。これにより、炭化珪素半導体装置の閾値電圧の変動をより効果的に低減することができる。
(6)上記(3)〜(5)のいずれかに係る炭化珪素半導体装置において好ましくは、炭化珪素基板10の第2の主面10bから10nm以内の領域におけるナトリウム濃度の最大値は、界面領域Rにおけるナトリウム濃度の最大値よりも大きい。これにより、ナトリウム濃度が高い環境下においても、界面領域Rのナトリウム濃度を低く維持することにより、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
(7)実施の形態に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。一方の主面21cと、一方の主面21cと反対側の他方の主面10bとを含む中間基板100が準備される。中間基板100の一方の主面21cに接してナトリウムブロック部材7aが配置される。ナトリウムブロック部材7aが一方の主面21cに接した状態で中間基板100がアニールされる。中間基板100をアニールする工程後に、ナトリウムブロック部材7aが一方の主面21cから除去される。中間基板100は、一方の主面21cと対向する第1の主面10aと、第1の主面10aとは反対側であって、中間基板100の他方の主面10bを構成する第2の主面10bと有する炭化珪素基板10と、炭化珪素基板10の第1の主面10aと部分的に接するゲート絶縁膜15と、ゲート絶縁膜15から露出している第1の主面10aに接するソース電極16とを含む。ナトリウムブロック部材7aに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材7aによって、外部から中間基板100の一方の主面21cにナトリウムが混入することを効果的にブロックすることができる。そのため、界面領域Rにおけるナトリウム濃度を低く維持することができるので、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
(8)上記(7)に係る炭化珪素半導体装置の製造方法において好ましくは、ナトリウムブロック部材7aは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、外部から中間基板100の一方の主面21cにナトリウムが混入することをより効果的にブロックすることができる。
(9)上記(7)または(8)に係る炭化珪素半導体装置の製造方法において好ましくは、中間基板100の他方の主面10bと対向する中間基板保持部4を配置する工程をさらに備える。中間基板保持部4に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部4により、中間基板100の他方に主面10bにナトリウムが混入することを効果的にブロックすることができる。
(10)上記(9)に係る炭化珪素半導体装置の製造方法において好ましくは、中間基板保持部4は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の他方に主面10bにナトリウムが混入することをより効果的にブロックすることができる。
(11)上記(9)または(10)に係る炭化珪素半導体装置の製造方法において好ましくは、中間基板保持部4と接し、かつナトリウムブロック部材7aを覆う蓋部6を配置する工程をさらに備える。中間基板100をアニールする工程において、蓋部6および中間基板保持部4によって囲まれた空間に中間基板100が配置された状態で中間基板100がアニールされる。蓋部6に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部6により、中間基板100の一方に主面21cにナトリウムが混入することを効果的にブロックすることができる。
(12)上記(11)に係る炭化珪素半導体装置の製造方法において好ましくは、蓋部6は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の一方に主面21cにナトリウムが混入することをより効果的にブロックすることができる。
(13)実施の形態に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。一方の主面21cと、一方の主面21cと反対側の他方の主面10bとを含む中間基板100が準備される。中間基板100の一方の主面21cに接して第1のナトリウム吸取部材7bが配置される。第1のナトリウム吸取部材7bが一方の主面21cに接した状態で中間基板100がアニールされる。中間基板100をアニールする工程後に、第1のナトリウム吸取部材7bが一方の主面21cから除去される。中間基板100は、一方の主面21cと対向する第1の主面10aと、第1の主面10aとは反対側であって、かつ中間基板100の他方の主面10bを構成する第2の主面10bと有する炭化珪素基板10と、炭化珪素基板10の第1の主面10aと部分的に接するゲート絶縁膜15と、ゲート絶縁膜15から露出している第1の主面10aに接するソース電極16とを含む。第1のナトリウム吸取部材7bに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。それゆえ、中間基板100の一方の主面21cがナトリウムで汚染されている場合であっても、第1のナトリウム吸取部材7bによって中間基板100の一方の主面21c上のナトリウムを吸い取ることにより、中間基板100の一方の主面21c上のナトリウム濃度を効果的に低減することができる。そのため、界面領域Rにおけるナトリウム濃度を低く維持することができるので、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
(14)上記(13)に係る炭化珪素半導体装置の製造方法において好ましくは、第1のナトリウム吸取部材7bは、珪素層、二酸化珪素層、珪素層上に二酸化珪素層がコーティングされた層および二酸化珪素層上に珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の一方の主面21c上のナトリウムをより効果的に吸い取ることができる。
(15)上記(13)または(14)に係る炭化珪素半導体装置の製造方法において好ましくは、断面視において、第1のナトリウム吸取部材7bの厚みは300μm以上である。これにより、中間基板100の一方の主面21c上のナトリウムをより効果的に吸い取ることができる。
(16)上記(13)〜(15)のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、中間基板100をアニールする工程前に、中間基板100の他方の主面10bに接して第2のナトリウム吸取部材7cを配置する工程と、中間基板100をアニールする工程後に、第2のナトリウム吸取部材7cを他方の主面10bから除去する工程とをさらに備える。中間基板100をアニールする工程において、第1のナトリウム吸取部材7bが中間基板100の一方の主面21cに接し、かつ第2のナトリウム吸取部材7cが中間基板100の他方の主面10bに接した状態で、中間基板100がアニールされる。第2のナトリウム吸取部材7cに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。第2のナトリウム吸取部材7cより、中間基板100の他方の主面10b上のナトリウムを効果的に吸い取ることができる。
(17)上記(13)〜(16)のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、中間基板100の他方の主面10bと対向する中間基板保持部4を配置する工程をさらに備える。中間基板保持部4に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部4により、中間基板100の他方に主面10bにナトリウムが混入することを効果的にブロックすることができる。
(18)上記(17)に係る炭化珪素半導体装置の製造方法において好ましくは、中間基板保持部4は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の他方に主面10bにナトリウムが混入することをより効果的にブロックすることができる。
(19)上記(17)または(18)に係る炭化珪素半導体装置の製造方法において好ましくは、中間基板保持部4と接し、かつ第1のナトリウム吸取部材7bを覆う蓋部6を配置する工程をさらに備える。中間基板100をアニールする工程において、蓋部6および中間基板保持部4によって囲まれた空間に中間基板100が配置された状態で中間基板100がアニールされる。蓋部6に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部6により、中間基板100の一方に主面21cにナトリウムが混入することを効果的にブロックすることができる。
(20)上記(19)に係る炭化珪素半導体装置の製造方法において好ましくは、蓋部6は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の一方に主面21cにナトリウムが混入することをより効果的にブロックすることができる。
(21)上記(13)〜(20)のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第1のナトリウム吸取部材7bは、一方の主面21cに接する第4の主面7b2と、第4の主面7b2と反対側の第5の主面7b1とを含み、第1のナトリウム吸取部材7bの第5の主面7b1に接してナトリウムブロック部材7aを配置する工程と、中間基板100をアニールする工程後に、ナトリウムブロック部材7aを中間基板100から除去する工程とをさらに備える。中間基板100をアニールする工程において、ナトリウムブロック部材7aが第1のナトリウム吸取部材7bの第5の主面7b1に接し、かつ第1のナトリウム吸取部材7bの第4の主面7b2が中間基板100の一方の主面21cと接した状態で中間基板100がアニールされる。ナトリウムブロック部材7aに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材7aにより、中間基板100の一方に主面21cにナトリウムが混入することをより効果的にブロックすることができる。
(22)上記(21)に係る炭化珪素半導体装置の製造方法において好ましくは、ナトリウムブロック部材7aは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の一方に主面21cにナトリウムが混入することをより効果的にブロックすることができる。
[本願発明の実施形態の詳細]
まず、本発明の一実施の形態に係る炭化珪素半導体装置としてのMOSFET1の構成について説明する。
図1を参照して、本実施の形態に係るMOSFET1は、炭化珪素基板10と、ゲート電極27と、ゲート絶縁膜15と、層間絶縁膜21と、ソース電極16と、表面保護電極19と、ドレイン電極20と、裏面保護電極23とを主に有している。炭化珪素基板10は、第1の主面10aと、第1の主面10aと反対側の第2の主面10bとを有し、炭化珪素単結晶基板11と、炭化珪素単結晶基板11上に設けられた炭化珪素エピタキシャル層5とを主に含む。
炭化珪素単結晶基板11は、たとえばポリタイプ4Hの六方晶炭化珪素単結晶からなる。炭化珪素基板10の第1の主面10aの最大径は100mmより大きく、好ましくは150mm以上であり、より好ましくは200mm以上である。炭化珪素基板10の第1の主面10aは、たとえば{0001}面または{0001}面から8°以下オフした面である。具体的には、第1の主面10aは、たとえば(0001)面または(0001)面から8°以下程度オフした面であり、第2の主面10bは、(000−1)面または(000−1)面から8°以下程度オフした面である。炭化珪素基板10の厚みは、たとえば700μm以下であり、好ましくは600μm以下である。炭化珪素基板10の厚みは、好ましくは250μm以上600μm未満であり、より好ましくは300μm以上600μm未満であり、さらに好ましくは250μm以上500μm以下であり、さらに好ましくは350μm以上500μm以下である。
炭化珪素エピタキシャル層5は、ドリフト領域12と、ボディ領域13と、ソース領域14と、コンタクト領域18とを有している。ドリフト領域12は、窒素などの不純物を含むn型(第1導電型)の領域である。ドリフト領域12における不純物濃度は、たとえば5.0×1015cm-3程度である。ボディ領域13はp型(第2導電型)を有する領域である。ボディ領域13に含まれる不純物は、たとえばAl(アルミニウム)またはB(ホウ素)などである。ボディ領域13に含まれる不純物濃度は、たとえば1×1017cm-3程度である。
ソース領域14は、リンなどの不純物を含むn型の領域である。ソース領域14は、ボディ領域13に取り囲まれるように、ボディ領域13の内部に形成されている。ソース領域14の不純物濃度は、ドリフト領域12の不純物濃度よりも高い。ソース領域14の不純物濃度はたとえば1×1020cm-3である。ソース領域14は、ボディ領域13によりドリフト領域12と隔てられている。
コンタクト領域18はp型領域である。コンタクト領域18は、ソース領域14に囲まれて設けられており、ボディ領域13に接して形成されている。コンタクト領域18は、たとえばAlまたはBなどの不純物をボディ領域13に含まれる不純物よりも高い濃度で含んでいる。コンタクト領域18におけるAlまたはBなどの不純物濃度はたとえば1×1020cm-3である。
ゲート絶縁膜15は、一方のソース領域14の上部表面から他方のソース領域14の上部表面にまで延在するように炭化珪素基板10の第1の主面10aに接して形成されている。ゲート絶縁膜15は、炭化珪素基板10の第1の主面10aにおいてソース領域14、ボディ領域13およびドリフト領域12に接している。ゲート絶縁膜15は、たとえば二酸化珪素からなっている。ゲート絶縁膜15の厚みaは、好ましくは10nm以上100nm以下程度であり、より好ましくは40nm以上60nm以下程度であり、たとえば45nmである。
ゲート電極27は、一方のソース領域14上から他方のソース領域14上にまで延在するように、ゲート絶縁膜15に接触して配置されている。ゲート電極27は、炭化珪素基板10との間にゲート絶縁膜15を挟むようにゲート絶縁膜15上に設けられている。ゲート電極27は、ソース領域14、ボディ領域13およびドリフト領域12の上方にゲート絶縁膜15を介して形成されている。ゲート電極27は、たとえば不純物がドーピングされたポリシリコンまたはAlなどの導電体からなっている。
ソース電極16は、一対のソース領域14上のそれぞれから、ゲート絶縁膜15から離れる向きにコンタクト領域18上にまで延在するとともに、炭化珪素基板10の第1の主面10aに接触して配置されている。ソース電極16は、炭化珪素基板10の第1の主面10aと接する。ソース電極16は、炭化珪素基板10の第1の主面10aにおいてソース領域14およびコンタクト領域18と接する。ソース電極16は、たとえばTiAlSiを含み、炭化珪素基板10とオーミック接合している。
層間絶縁膜21は、ゲート電極27およびゲート絶縁膜15と接して設けられている。層間絶縁膜21は、ゲート電極27とソース電極16とを電気的に絶縁している。層間絶縁膜21は、ゲート電極27を覆うように設けられた第1の絶縁膜21aと、第1の絶縁膜21aを覆うように設けられた第2の絶縁膜21bとを含んでいる。第2の絶縁膜21bは、第1の絶縁膜21aよりも不純物としてのリンを多く含んでいてもよい。表面保護電極19は、ソース電極16に接触して形成されており、Alなどの導電体を含んでいる。そして、表面保護電極19は、ソース電極16を介してソース領域14と電気的に接続されている。
ドレイン電極20は、炭化珪素基板10の第2の主面10bに接して設けられている。このドレイン電極20は、NiSi(ニッケルシリサイド)など、炭化珪素単結晶基板11とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極20は炭化珪素単結晶基板11と電気的に接続されている。裏面保護電極23は、ドレイン電極20の炭化珪素単結晶基板11とは反対側の主面に接して形成されている。裏面保護電極23は、たとえばTi層と、Pt層と、Au層とからなる積層構造を有している。
次に、図1および図2を参照して、界面領域におけるナトリウムの総数について説明する。
ゲート絶縁膜15とゲート電極27の界面を第1の界面15aとし、ゲート絶縁膜15と炭化珪素基板10との界面のうち、第1の界面15aと対向する領域を第2の界面15bとする。第1の界面15aの法線方向Yに沿って第1の界面15aからゲート絶縁膜15の厚みaだけゲート電極27側に離れた第1仮想面2aと、第2の界面15bの法線方向Yに沿って第2の界面15bからゲート絶縁膜15の厚みaだけ炭化珪素基板10側に離れた第2仮想面2bとに挟まれた領域を界面領域Rとする。界面領域Rに含まれるナトリウムの総数を第1の界面15aの面積で除した値は、好ましくは5×1010atoms/cm2以下であり、より好ましくは、3×1010atoms/cm2以下であり、さらに好ましくは、1×1010atoms/cm2以下である。
図2を参照して、界面領域Rに含まれるナトリウムの総数を第1の界面15aの面積で除した値とは、第1の界面15aの単位面積(1cm2)あたりの界面領域R中におけるナトリウム原子の数である。言い換えれば、界面領域Rに含まれるナトリウムの総数を第1の界面15aの面積で除した値とは、図2に示す直方体に含まれるナトリウム原子の総数である。なお、ナトリウムの総数は、SIMS(Secondary Ion−microprobe Mass Spectrometer)により測定可能である。
好ましくは、ゲート電極27の第2の界面15bとは反対側の第3の主面27aから10nm以内の領域におけるナトリウム濃度の最大値は、界面領域Rにおけるナトリウム濃度の最大値よりも大きく、界面領域Rにおけるナトリウム濃度の最大値は、1×1016atoms/cm3以下である。ゲート電極27の第3の主面27aから10nm以内の領域におけるナトリウム濃度の最大値は、1×1018atoms/cm3以上であってもよい。好ましくは、炭化珪素基板10の第2の主面10bから10nm以内の領域におけるナトリウム濃度の最大値は、界面領域Rにおけるナトリウム濃度の最大値よりも大きい。なお、主面から10nm以内の領域とは、当該主面から第1の界面15aの法線方向Yに沿って±10nm離れた面に挟まれた領域のことである。
図3を参照して、炭化珪素半導体装置の閾値電圧(Vth)の定義について説明する。まずゲート電圧(つまりゲートソース間電圧Vgs)を変化させてドレイン電流(つまりソースドレイン間電流Id)を測定する。ゲート電圧が閾値電圧より低い場合、ゲート絶縁膜15直下に位置するボディ領域13とドリフト領域12との間のpn接合が逆バイアスとなり非導通状態(オフ状態)となり、ソース電極16(第1の電極)およびドレイン電極20(第2の電極)間にはドレイン電流は、ほとんど流れない。一方、ゲート電極27に閾値電圧以上の電圧を印加すると、ボディ領域13のゲート絶縁膜15と接触する付近であるチャネル領域CHにおいて反転層が形成される。その結果、ソース領域14とドリフト領域12とが電気的に接続され、ソース電極16とドレイン電極20との間にドレイン電流が流れはじめる。つまり、閾値電圧は、ドレイン電流が流れ始めるゲート電圧のことである。より詳細には、閾値電圧は、ソースドレイン間の電圧(Vds)が10Vのときに、ドレイン電流が300μAとなるゲート電圧のことである。
図4を参照して、炭化珪素半導体装置の閾値電圧の変動について説明する。まず、炭化珪素半導体装置に印加されるゲート電圧を変化させてドレイン電流を測定し、ゲート電圧とドレイン電流の関係3aをプロットする。ソースドレイン間の電圧が10Vのときに、ドレイン電流が300μAとなるゲート電圧を第1の閾値電圧(Vth1)とする。次に、炭化珪素半導体装置のゲート電極27に対して負電圧を一定時間印加するストレス試験が実施される。その後、炭化珪素半導体装置に印加されるゲート電圧を変化させてドレイン電流を測定し、ゲート電圧とドレイン電流の関係3bをプロットする。ソースドレイン間の電圧が10Vのときに、ドレイン電流が300μAとなるゲート電圧を第2の閾値電圧(Vth2)とする。図4に示すように、ストレス試験の後、閾値電圧が変動する場合がある。特に、閾値電圧が負側に変動すると、ノーマリオフ動作すべきスイッチ動作がオンとなってしまう場合がある。
本実施の形態に係るMOSFET1において、175℃の温度下において、ゲート電極27に対して−5Vのゲート電圧を100時間印加する第1のストレス試験を行う場合に、第1のストレス試験を行う前の閾値電圧を第1の閾値電圧とし、第1のストレス試験を行った後の閾値電圧を第2の閾値電圧とした場合、第1の閾値電圧と第2の閾値電圧との差の絶対値(言い換えれば、閾値電圧の変動量)は、0.5V以下であり、好ましくは0.3V以下であり、より好ましくは0.1V以下である。第2の閾値電圧は、第1の閾値電圧よりも高くなってもよいし、第1の閾値電圧よりも低くなってもよい。
好ましくは、175℃の温度下において、ゲート電極27に対して−5Vのゲート電圧を300時間印加する第1のストレス試験を行う場合に、第1のストレス試験を行う前の閾値電圧を第1の閾値電圧とし、第1のストレス試験を行った後の閾値電圧を第2の閾値電圧とした場合、第1の閾値電圧と第2の閾値電圧との差の絶対値は、0.5V以下であり、好ましくは0.3V以下であり、より好ましくは0.1V以下である。第2の閾値電圧は、第1の閾値電圧よりも高くなってもよいし、第1の閾値電圧よりも低くなってもよい。
好ましくは、175℃の温度下において、ゲート電極27に対して絶対値で5V以上の負バイアスを300時間印加する第1のストレス試験を行う場合に、第1のストレス試験を行う前の閾値電圧を第1の閾値電圧とし、第1のストレス試験を行った後の閾値電圧を第2の閾値電圧とした場合、第1の閾値電圧と第2の閾値電圧との差の絶対値は、0.5V以下であり、好ましくは0.3V以下であり、より好ましくは0.1V以下である。第2の閾値電圧は、第1の閾値電圧よりも高くなってもよいし、第1の閾値電圧よりも低くなってもよい。
好ましくは、150℃の温度下において、ゲート電極27に対して−10Vのゲート電圧を100時間印加する第2のストレス試験を行う場合に、第2のストレス試験を行う前の閾値電圧を第3の閾値電圧とし、第2のストレス試験を行った後の閾値電圧を第4の閾値電圧とした場合、第3の閾値電圧と第4の閾値電圧との差の絶対値(言い換えれば、閾値電圧の変動量)は、0.1V以下である。第4の閾値電圧は、第3の閾値電圧よりも高くなってもよいし、第3の閾値電圧よりも低くなってもよい。
好ましくは、150℃の温度下において、ゲート電極27に対して−10Vのゲート電圧を300時間印加する第2のストレス試験を行う場合に、第2のストレス試験を行う前の閾値電圧を第3の閾値電圧とし、第2のストレス試験を行った後の閾値電圧を第4の閾値電圧とした場合、第3の閾値電圧と第4の閾値電圧との差の絶対値は、0.1V以下である。第4の閾値電圧は、第3の閾値電圧よりも高くなってもよいし、第3の閾値電圧よりも低くなってもよい。
次に、本実施の形態に係る炭化珪素半導体装置としてのMOSFET1の製造方法について説明する。
まず、炭化珪素基板準備工程(S10:図5)が実施される。たとえば、昇華法により形成されたポリタイプ4Hを有する六方晶炭化珪素単結晶からなるインゴットをスライスすることにより、炭化珪素単結晶基板11が準備される。次に、炭化珪素単結晶基板11上に炭化珪素エピタキシャル層5を、たとえばCVD(Chemical Vapor Deposition)法により形成する。具体的には、炭化珪素単結晶基板11上に、水素(H2)を含むキャリアガスと、モノシラン(SiH4)、プロパン(C38)および窒素(N2)などを含む原料ガスとが供給され、炭化珪素単結晶基板11がたとえば1500℃以上1700℃以下程度に加熱される。これにより、図6に示すように、炭化珪素エピタキシャル層5が炭化珪素単結晶基板11上に形成される。以上により、第1の主面10aと、第1の主面10aと反対側の第2の主面10bとを有し炭化珪素基板10が準備される。炭化珪素基板10は、第2の主面10bを形成する炭化珪素単結晶基板11と、炭化珪素単結晶基板11上に設けられ、第1の主面10aを形成する炭化珪素エピタキシャル層5とを含む。
次に、イオン注入工程(S20:図5)が実施される。具体的には、図7を参照して、炭化珪素基板10の第1の主面10aに対してイオン注入が実施される。たとえばAl(アルミニウム)イオンが、炭化珪素基板10の第1の主面10aに対して注入されることにより、炭化珪素エピタキシャル層5内に導電型がp型のボディ領域13が形成される。次に、たとえばP(リン)イオンが、上記Alイオンの注入深さよりも浅い深さでボディ領域13内に注入されることにより、導電型がn型のソース領域14が形成される。そして、たとえばAlイオンが、ソース領域14内にさらに注入されることにより、ソース領域14に囲まれ、ソース領域14と同等の深さを有し、かつ導電型がp型のコンタクト領域18が形成される。炭化珪素エピタキシャル層5において、ボディ領域13、ソース領域14およびコンタクト領域18のいずれも形成されない領域は、ドリフト領域12となる。以上により、炭化珪素基板10の第1の主面10a側に、ボディ領域13と、ソース領域14と、コンタクト領域18とが形成される。
次に、活性化アニール工程(S30:図5)が実施される。具体的には、炭化珪素基板10が、たとえば1600℃以上2000℃以下の温度で30分間程度加熱される。これにより、上記イオン注入工程にて形成されたボディ領域13、ソース領域14およびコンタクト領域18における不純物が活性化されて所望のキャリアが生成する。
次に、ゲート絶縁膜形成工程(S40:図5)が実施される。図8を参照して、たとえば、酸素を含む雰囲気中において炭化珪素基板10を1350℃程度の温度下において1時間程度加熱することにより、炭化珪素基板10の第1の主面10aを覆うように二酸化珪素からなるゲート絶縁膜15が形成される。具体的には、ゲート絶縁膜15は、一方のコンタクト領域18から他方のコンタクト領域18まで延在するように、第1の主面10aにおいてドリフト領域12と、ボディ領域13と、ソース領域14と、コンタクト領域18とに接して形成される。
次に、窒素アニール工程が実施される。具体的には、たとえば一酸化窒素、一酸化二窒素、二酸化窒素およびアンモニアなどの窒素を含む雰囲気ガス中において、ゲート絶縁膜15が形成された炭化珪素基板10が、1300℃以上1500℃以下の温度で、たとえば1時間程度保持される。この熱処理により、ゲート絶縁膜15とドリフト領域12との第2の界面15b付近に存在するトラップに窒素原子が捕獲される。これにより、第2の界面15b付近における界面準位の形成が抑制される。
次に、Arアニール工程が実施される。具体的には、アルゴンガス中において、ゲート絶縁膜15が形成された炭化珪素基板10が、たとえば1100℃以上1500℃以下の温度で1時間程度保持される。好ましくは、ゲート絶縁膜15が形成された炭化珪素基板10は、1300℃以上1500℃以下の温度に保持される。この熱処理により、炭化珪素基板10およびゲート絶縁膜15の第2の界面15b付近における余剰カーボンを低減することができる。結果として、当該第2の界面15b付近におけるホールトラップを低減することができる。
次に、ゲート電極形成工程(S50:図5)が実施される。たとえばLPCVD(Low Pressure Chemical Vapor Deposition)法により、ゲート絶縁膜15上に接触し、不純物を含むポリシリコンからなるゲート電極27が形成される。ゲート電極27は、ゲート絶縁膜15を介してドリフト領域12、ソース領域14およびボディ領域13に対向して形成される。
次に、層間絶縁膜形成工程(S60:図5)が実施される。たとえば二酸化珪素からなる層間絶縁膜21が、ゲート絶縁膜15およびゲート電極27を覆うように形成される。具体的には、たとえば650℃以上750℃以下程度の温度下において6時間程度、TEOS(Tetraethylorthosilicate)ガスが炭化珪素基板10上に供給される。その後、炭化珪素基板10が、たとえば800℃以上900℃以下程度の温度下で30分程度加熱される。次に、たとえば900℃以上1100℃以下程度の温度下において20分程度PSG(Phosphorus Silicon Glass)処理が実施される。これにより、ゲート電極27を覆うように設けられた第1の絶縁膜21aと、第1の絶縁膜21aを覆うように設けられた第2の絶縁膜21bとを含む層間絶縁膜21が形成される。第2の絶縁膜21bは、第1の絶縁膜21aよりも不純物としてのリンを多く含んでいる。
次に、ソース電極形成工程(S70:図5)が実施される。図9を参照して、ソース電極16を形成すべき領域において層間絶縁膜21およびゲート絶縁膜15が除去され、ソース領域14およびコンタクト領域18が層間絶縁膜21およびゲート絶縁膜15から露出した領域が形成される。次に、たとえばスパッタリングにより、上記領域において、たとえばNiSi、TiSi、TiAlまたはTiAlSi(チタンアルミニウムシリコン)を含むソース電極16が形成される。ソース電極16は、炭化珪素基板10の第1の主面10aに接して形成される。これにより、ソース電極16と、ゲート電極27と、層間絶縁膜21と、ゲート絶縁膜15とが設けられた炭化珪素基板10(以降、中間体100または中間基板100と称する)が形成される。中間基板100は、一方の主面21cと、一方の主面21cと反対側の他方の主面10bとを含む。中間基板100は、一方の主面21cと対向する第1の主面10aと、第1の主面10aとは反対側であって、中間基板100の他方の主面10bを構成する第2の主面10bと有する炭化珪素基板10と、炭化珪素基板10の第1の主面10aと部分的に接するゲート絶縁膜15と、ゲート絶縁膜15から露出している第1の主面10aに接するソース電極16とを含む(図11参照)。
次に、合金化アニール工程(S80:図5)が実施される。合金化アニール工程(S80:図5)は、中間基板にカバー部材を搭載する工程と、カバー部材が搭載された中間基板をアニールする工程とを含む。まず、中間基板にカバー部材を搭載する工程が実施される。まず、図10を参照して、中間体100がカーボンからなるトレー4内に配置される。中間体100を覆うようにカバー部材2が配置される。カバー部材2の上方にカーボンからなる蓋部6が配置されて、カバー部材2が設けられた中間体100がトレー4および蓋部6により取り囲まれてもよい。中間体100が有する炭化珪素基板10の第2の主面10bはトレーに接して配置される。カバー部材2は、たとえば炭化珪素または珪素からなり、好ましくは炭化珪素からなる。カバー部材2の厚みは、たとえば300μm以上1mm以下程度である。
図11を参照して、より詳細には、カバー部材2は層間絶縁膜21の表面21cと接し、かつカバー部材2がソース電極16から離間するようにカバー部材2が炭化珪素基板10の第1の主面10a側に配置されてもよい。好ましくは、カバー部材2は、炭化珪素基板10の第1の主面10a全体を覆うように設けられる。次に、カバー部材が搭載された中間基板をアニールする工程が実施される。具体的には、カバー部材2は層間絶縁膜21と接し、かつカバー部材2がソース電極16から離間するようにカバー部材2が炭化珪素基板10の第1の主面10a側に配置された状態で、ソース電極16が設けられた炭化珪素基板10およびカバー部材2は、たとえば900℃以上1100℃以下で5分程度加熱される。これにより、ソース電極16の少なくとも一部がシリサイド化し、ソース領域14とオーミック接合するソース電極16が形成される。
合金化アニール工程(S80:図5)において、中間体100を覆うようにカバー部材2が配置されていると、たとえばアニール炉内に存在するナトリウムなどの金属不純物が炭化珪素基板10の第1の主面10a側に配置された層間絶縁膜21の表面21cに付着することを抑制することができる。合金化アニール工程における熱処理および合金化アニール工程後に行われる熱処理によって、層間絶縁膜21の表面21cに付着したナトリウムなどの金属不純物は、ゲート絶縁膜15近傍の界面領域R(図1参照)に拡散すると考えられる。そこで、中間体100を覆うようにカバー部材2を配置した後に、中間体100およびカバー部材2に対して合金化アニールを行うことにより、界面領域Rにナトリウムなどの金属不純物が拡散することを抑制することができる。合金化アニール工程の終了後、カバー部材2が炭化珪素基板10の第1の主面10a側から取り除かれる。
次に、合金化アニール工程(S80:図5)の第1の変形例について説明する。
図15を参照して、中間基板にカバー部材を搭載する工程において、中間基板100の一方の主面21cに接してナトリウムブロック部材7aが配置される。ナトリウムブロック部材7aは、中間基板100の一方主面21cに接する第6の主面7a2と、第6の主面7a2と反対側の第7の主面7a1とを有する。ナトリウムブロック部材7aの第6の主面7a2は、中間基板100の一方の主面21cの全面を覆うように配置される。好ましくは、断面視(中間基板100の他方の主面10bと平行な方向に沿って見た視野)において、ナトリウムブロック部材7aの幅は、中間基板100の幅以上である。
ナトリウムブロック部材7aに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材7aを構成する材料は、たとえば炭化珪素または炭素である。好ましくは、ナトリウムブロック部材7aは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。
次に、カバー部材が搭載された中間基板をアニールする工程が実施される。具体的には、ナトリウムブロック部材7aが中間基板100の一方の主面21cに接した状態で中間基板100がアニールされる。中間基板100は、たとえば900℃以上1100℃以下で5分程度アニールされる。中間基板100をアニールした後に、ナトリウムブロック部材7aが中間基板100の一方の主面21cから除去される。ナトリウムブロック部材7aによって、外部から中間基板100の一方の主面21cにナトリウムが混入することを効果的にブロックすることができる。外部からのナトリウム汚染としては、トレーからの汚染と、設備からの汚染とが考えられる。また設備の汚染源としては、高温になるヒータ部がナトリウムの発生源の一つと考えられる。
図16を参照して、中間基板にカバー部材を搭載する工程において、中間基板100の他方の主面10bと対向する位置に中間基板保持部4が配置されてもよい。中間基板保持部4は、たとえば中間基板100を保持可能なトレーである。中間基板保持部4は、たとえば中間基板100の他方の主面10bの全面を覆うように他方の主面10bに接している。中間基板保持部4の壁部は、中間基板100およびナトリウムブロック部材7aの各々の側面に対向するように、中間基板100の他方の主面10bの法線方向に延在している。好ましくは、断面視において、中間基板保持部4の幅は、中間基板100の幅以上である。中間基板保持部4の形状は、円筒の一方の開口が閉じられた形状であってもよいし、円板状であってもよいし、その他の形状であってもよい。
中間基板保持部4に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部4を構成する材料は、たとえば炭素である。好ましくは、中間基板保持部4は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。中間基板保持部4が炭素(グラファイト)からなる場合、ナトリウムはグラファイト中においてNa−C化合物を形成するため、ナトリウムのグラファイトに対する拡散長は短くなると考えられる。
次に、中間基板100をアニールする工程において、中間基板100の一方の主面21cがナトリウムブロック部材7aに覆われ、かつ中間基板100の他方の主面10bおよび側面が中間基板保持部4に覆われた状態で、中間基板100がアニールされる。中間基板100をアニールする温度および時間は上述の条件と同様である。中間基板100をアニールした後に、ナトリウムブロック部材7aが中間基板100の一方の主面21cから除去され、かつ中間基板100が中間基板保持部4から取り外される。
図17を参照して、中間基板にカバー部材を搭載する工程において、中間基板保持部4と接し、かつナトリウムブロック部材7aを覆うように蓋部6が配置されてもよい。蓋部6は、中間基板保持部4と組み合わせることにより、蓋部6および中間基板保持部4とに囲まれた閉鎖空間が形成されるように構成されている。ナトリウムブロック部材7aおよび中間基板100は、当該閉鎖空間内に配置される。ナトリウムブロック部材7aの第7の主面7a1は、蓋部6と離間していてもよし、蓋部と接していてもよい。蓋部6の形状は、円板状であってもよいし、円筒の一方の開口が閉じられた形状であってもよいし、円板の中央部が突出している形状であってもよいし、その他の形状であってもよい。
次に、中間基板100をアニールする工程において、蓋部6および中間基板保持部4によって囲まれた閉鎖空間内にナトリウムブロック部材7aおよび中間基板100が配置された状態で中間基板100がアニールされる。中間基板100をアニールする温度および時間は上述の条件と同様である。蓋部6に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部6を構成する材料は、たとえば炭素である。好ましくは、蓋部6は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。
次に、合金化アニール工程(S80:図5)の第2の変形例について説明する。
図18を参照して、中間基板にカバー部材を搭載する工程において、中間基板100の一方の主面21cに接して第1のナトリウム吸取部材7bが配置される。第1のナトリウム吸取部材7bに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。第1のナトリウム吸取部材7bを構成する材料は、たとえば珪素である。好ましくは、第1のナトリウム吸取部材7bは、珪素層、二酸化珪素層、珪素層上に二酸化珪素層がコーティングされた層および二酸化珪素層上に珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。珪素は、単結晶であってもよいし、多結晶であってもよいし、アモルファスであってもよいし、これらの組み合わせであってもよい。好ましくは、断面視において、第1のナトリウム吸取部材7bの幅は、中間基板100の幅以上である。
次に、カバー部材が搭載された中間基板をアニールする工程が実施される。具体的には、第1のナトリウム吸取部材7bが一方の主面21cに接した状態で中間基板100がアニールされる。中間基板100をアニールする温度および時間は上述の条件と同様である。中間基板100をアニールした後に、第1のナトリウム吸取部材7bが中間基板100の一方の主面21cから除去される。第1のナトリウム吸取部材7bによって中間基板100の一方の主面21c上のナトリウムを吸い取ることにより、中間基板100の一方の主面21c上のナトリウム濃度を効果的に低減することができる。言い換えれば、中間基板100と、第1のナトリウム吸取部材7bとの界面において、ナトリウムなどの不純物のゲッタリング捕獲が促進されることにより、中間基板100に対するナトリウムの拡散を抑制することができる。たとえば、基板を1000℃の温度で5分間アニールした場合の珪素に対するナトリウムの拡散距離は500nm程度であり、二酸化珪素に対するナトリウムの拡散距離は400nm程度である。第1のナトリウム吸取部材7bによって効果的にナトリウムを吸い取るためには、断面視において、第1のナトリウム吸取部材7bの厚みbは300μm以上であることが好ましい。第1のナトリウム吸取部材7bの厚みbは、炭化珪素基板10の第1の主面10aの法線方向に沿った、炭化珪素基板10の第1の主面10aから中間基板100の一方の主面21cまでの距離よりも大きくてもよい。
図19を参照して、中間基板にカバー部材を搭載する工程において、中間基板100の他方の主面10bに接して第2のナトリウム吸取部材7cが配置されてもよい。つまり、中間基板100の一方の主面21cに接して第1のナトリウム吸取部材7bが配置され、かつ中間基板100の他方の主面10bに接して第2のナトリウム吸取部材7cが配置される。第2のナトリウム吸取部材7cに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。第2のナトリウム吸取部材7cを構成する材料は、たとえば珪素である。第2のナトリウム吸取部材7cを構成する材料は、第1のナトリウム吸取部材7bを構成する材料と同様である。好ましくは、断面視において、第2のナトリウム吸取部材7cの幅は、中間基板100の幅以上である。
次に、カバー部材が搭載された中間基板をアニールする工程が実施される。具体的には、第1のナトリウム吸取部材7bが中間基板100の一方の主面21cに接し、かつ第2のナトリウム吸取部材7cが中間基板100の他方の主面10bに接した状態で、中間基板100がアニールされる。中間基板100をアニールする温度および時間は上述の条件と同様である。中間基板100をアニールした後に、第1のナトリウム吸取部材7bが中間基板100の一方の主面21cから除去され、かつ第2のナトリウム吸取部材7cが他方の主面10bから除去される。
図20を参照して、中間基板にカバー部材を搭載する工程において、中間基板100の他方の主面10bと対向する位置に中間基板保持部4が配置されてもよい。中間基板保持部4は、たとえば中間基板100を保持可能なトレーである。中間基板保持部4は、たとえば中間基板100の他方の主面10bの全面を覆うように他方の主面10bに接している。中間基板保持部4の壁部は、中間基板100およびナトリウムブロック部材7aの各々の側面に対向するように、中間基板100の他方の主面10bの法線方向に延在している。好ましくは、断面視において、中間基板保持部4の幅は、中間基板100の幅以上である。中間基板保持部4の形状は、円筒の一方の開口が閉じられた形状であってもよいし、円板状であってもよいし、その他の形状であってもよい。
中間基板保持部4に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部4を構成する材料は、たとえば炭素である。好ましくは、中間基板保持部4は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。
次に、中間基板100をアニールする工程において、中間基板100の一方の主面21cが第1のナトリウム吸取部材7bに覆われ、かつ中間基板100の他方の主面10bおよび側面が中間基板保持部4に覆われた状態で、中間基板100がアニールされる。中間基板100をアニールする温度および時間は上述の条件と同様である。中間基板100をアニールした後に、第1のナトリウム吸取部材7bが中間基板100の一方の主面21cから除去され、かつ中間基板100が中間基板保持部4から取り外される。
図21を参照して、中間基板にカバー部材を搭載する工程において、一方の主面21cに接して第1のナトリウム吸取部材7bが配置され、かつ他方の主面10bに接して第2のナトリウム吸取部材7cが配置された中間基板100が中間基板保持部4に形成された凹部を完全に埋めるように配置されてもよい。中間基板100の他方の主面10bと接する面と反対側の第2のナトリウム吸取部材7cの面が中間基板保持部4に接し、かつ中間基板100、第1のナトリウム吸取部材7bおよび第2のナトリウム吸取部材7cの各々の側面が中間基板保持部4に覆われるように、中間基板100が中間基板保持部4に形成された凹部内に配置される。
次に、中間基板100をアニールする工程において、中間基板100の一方の主面21cが第1のナトリウム吸取部材7bに覆われ、中間基板100の他方の主面10bが中間基板保持部4に対向し、かつ中間基板100の他方の主面10bと接する面と反対側の第2のナトリウム吸取部材7cの面が中間基板保持部4に覆われた状態で、中間基板100がアニールされる。中間基板100をアニールする温度および時間は上述の条件と同様である。中間基板100をアニールした後に、第1のナトリウム吸取部材7bが中間基板100の一方の主面21cから除去され、第2のナトリウム吸取部材7cが中間基板100の他方の主面10bから除去され、かつ中間基板100が中間基板保持部4から取り外される。
図22を参照して、中間基板にカバー部材を搭載する工程において、中間基板保持部4と接し、かつ第1のナトリウム吸取部材7bを覆うように蓋部6が配置されてもよい。蓋部6は、中間基板保持部4と組み合わせることにより、蓋部6および中間基板保持部4とに囲まれた閉鎖空間が形成されるように構成されている。一方の主面21c上に第1のナトリウム吸取部材7bが配置された中間基板100が、当該閉鎖空間内に配置される。第1のナトリウム吸取部材7bは、中間基板100の一方の主面21cに接する第4の主面7b2と、第4の主面7b2と反対側の第5の主面7b1とを含む。第1のナトリウム吸取部材7bの第5の主面7b1は、蓋部6と離間していてもよし、蓋部6と接していてもよい。蓋部6の形状は、上述の蓋部6の形状と同様である。
図23を参照して、中間基板にカバー部材を搭載する工程において、蓋部6および中間基板保持部4とに囲まれた閉鎖空間内に、一方の主面21cに接して第1のナトリウム吸取部材7bが配置され、かつ他方の主面10bに接して第2のナトリウム吸取部材7cが配置された中間基板100が配置される。第1のナトリウム吸取部材7bの第5の主面7b1は、蓋部6と接している。
次に、中間基板100をアニールする工程において、蓋部6および中間基板保持部4によって囲まれた閉鎖空間内に中間基板100が配置された状態で中間基板100がアニールされる。中間基板100をアニールする温度および時間は上述の条件と同様である。蓋部6に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部6を構成する材料は、たとえば炭素である。好ましくは、蓋部6は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。
図24を参照して、中間基板にカバー部材を搭載する工程において、第1のナトリウム吸取部材7bの第5の主面7b1に接してナトリウムブロック部材7aが配置されてもよい。これにより、中間基板100の一方の主面21cに接して第1のナトリウム吸取部材7bが配置され、第1のナトリウム吸取部材7bの第5の主面7b1に接してナトリウムブロック部材7aが配置された中間基板100が準備される。ナトリウムブロック部材7aに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材7aを構成する材料は、たとえば炭化珪素または炭素である。好ましくは、ナトリウムブロック部材7aは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。断面視において、ナトリウムブロック部材7aの幅は、中間基板100の幅以上である。図25を参照して、中間基板にカバー部材を搭載する工程において、中間基板100の他方の主面10bに第2のナトリウム吸取部材7cが配置されてもよい。第2のナトリウム吸取部材7cを構成する材料は上述の通りである。
また中間基板100の一方の主面21cに接して第1のナトリウム吸取部材7bが配置され、第1のナトリウム吸取部材7bの第5の主面7b1に接してナトリウムブロック部材7aが配置され、他方の主面10bに第2のナトリウム吸取部材7cが配置された中間基板100が、中間基板保持部4に保持されてもよいし、さらに中間基板保持部4に接して蓋部6が配置されてもよい。
次に、中間基板100をアニールする工程において、ナトリウムブロック部材7aが第1のナトリウム吸取部材7bの第5の主面7b1に接し、かつ第1のナトリウム吸取部材7bの第4の主面7b2が中間基板100の一方の主面21cと接した状態で中間基板100がアニールされる。さらに、中間基板100の他方の主面10bに接して第2のナトリウム吸取部材7cが配置された状態で中間基板100がアニールされてもよい。中間基板100をアニールした後に、ナトリウムブロック部材7aおよび第1のナトリウム吸取部材7bが中間基板100から除去される。中間基板100の他方の主面10bに接して第2のナトリウム吸取部材7cが配置された場合は、第2のナトリウム吸取部材7cが中間基板100から除去される。
次に、ソース電極16に接し、かつ層間絶縁膜21を覆うように表面保護電極19が形成される。表面保護電極19は、好ましくはAlを含む材料からなり、たとえばAlSiCuである。表面保護電極19形成後、ランプアニール工程が実施されてもよい。ランプアニール工程では、たとえば700℃以上800℃以下の温度下で、たとえば30秒間程度、表面保護電極19が設けられた炭化珪素基板10が加熱されてもよい。次に、パッシベーション膜形成工程が実施されてもよい。パッシベーション膜(図示せず)は、たとえば表面保護電極19上に設けられる。パッシベーション膜形成工程では、たとえば400℃以上450℃以下程度の温度下で、たとえば70秒程度、表面保護電極19が設けられた炭化珪素基板10が加熱される。次に、シンター処理工程が実施されてもよい。シンター処理工程では、350℃以上450℃以下程度の温度下で、たとえば15分間程度、パッシベーション膜が設けられた炭化珪素基板10が加熱される。
次に、炭化珪素基板10の第2の主面10bと接して、たとえばNiSiからなるドレイン電極20が形成される。ドレイン電極20は、たとえばTiAlSiなどであっても構わない。ドレイン電極20の形成は、好ましくはスパッタリング法により実施されるが、蒸着により実施されても構わない。当該ドレイン電極20が形成された後、当該ドレイン電極20がたとえばレーザーアニールにより加熱される。これにより、当該ドレイン電極20の少なくとも一部がシリサイド化し、炭化珪素単結晶基板11とオーミック接合するドレイン電極20が形成される。次に、ドレイン電極20に接して裏面保護電極23が形成される。裏面保護電極23は、好ましくはAlを含む材料からなる。以上のように、図1に示すMOSFET1が製造される。
なお、本実施の形態に係るMOSFET1の製造方法においては、合金化アニール工程以降の工程において、ソース電極16、ゲート電極27、ゲート絶縁膜15、層間絶縁膜21および炭化珪素基板10を含む中間体100に対する熱処理の温度および時間が以下のように制御される。
具体的には、ナトリウムの拡散長をLT(nm)とし、第1の界面15aの法線方向Yに沿った方向におけるゲート電極27の第3の主面とは反対側の層間絶縁膜21の表面21cから第1の界面15aまでの距離をx(nm)とし、かつ層間絶縁膜21の表面21cにおけるナトリウム濃度をN0(cm-3)とした場合に、N0×LT/x<1.52×1020となるように、ソース電極をアニールする工程以降(ソース電極をアニールする工程を含む)にゲート電極27および層間絶縁膜21に対して行われる熱処理の温度および時間が制御される。好ましくは、上記N0×LT/xは1.52×1020×0.85未満であり、より好ましくは、1.52×1020×0.70未満である。
たとえばゲート電極27および層間絶縁膜21を含む中間体100に対して、合金化アニール工程(つまりソース電極をアニールする工程)と、ランプアニール工程と、シンター処理工程と、パッシベーション膜形成工程とが実施される場合を想定する。合金化アニール工程では、1000℃の温度下で15分間、上記中間体100に対して熱処理が行われる。ランプアニール工程では、740℃の温度下で30秒間、上記中間体100に対して熱処理が行われる。シンター処理工程では、400℃の温度下で15分間、上記中間体100に対して熱処理が行われる。パッシベーション膜形成工程では、420℃の温度下で70秒間、上記中間体100に対して熱処理が行われる。なお、レジストの耐熱性を超えた高温である300℃以上の温度が上記中間体100に対して加えられる熱処理工程が追加される場合は、当該熱処理工程における拡散長を加算してトータルのナトリウムの拡散長LTが計算される。
合金化アニール工程以降の熱処理工程におけるゲート電極に対するナトリウムの拡散長LTは、LT=LA+LL+LS+LPとして計算される。ここで、LAは合金化アニール工程におけるナトリウムの拡散長であり、LLはランプアニール工程におけるナトリウムの拡散長であり、LSはシンター処理工程におけるナトリウムの拡散長であり、LPはパッシベーション膜形成工程におけるナトリウムの拡散長である。
拡散長Lは、以下の数式1で計算される。ここで、Dは拡散係数であり、tは熱処理時間(秒)である。
Figure 0006535773
拡散係数Dは、以下の数式2で計算される。ここで、D0は拡散定数(m2/秒)であり、Qは活性化エネルギー(kJ/mol)であり、Rは気体定数8.31(J/mol・K)であり、Tは熱処理温度(K)である。
Figure 0006535773
ポリシリコンからなるゲート電極27中のナトリウムの拡散定数D0は、1×10-6(cm2/秒)であり、活性化エネルギーQは122(kJ/mol)である。上記拡散定数D0、活性化エネルギーQおよび熱処理温度Tを上記数式2に代入すると拡散係数Dが計算される。合金化アニール工程(1000℃)における拡散係数は9.80×10-12(m2/秒)となり、ランプアニール工程(740℃)における拡散係数は5.08×10-13(m2/秒)となり、パッシベーション形成工程(420℃)における拡散係数は6.30×10-16(m2/秒)となり、シンター処理工程(400℃)における拡散係数は3.36×10-16(m2/秒)となる。
上記拡散係数Dおよび熱処理時間tを上記数式1に代入すると拡散長Lが計算される。合金化アニール工程(900秒)における拡散長LAは187871nmとなり、ランプアニール工程(30秒)における拡散長LLは7808nmとなり、パッシベーション形成工程(70秒)における拡散長LPは1100nmとなり、シンター処理工程(900秒)における拡散長LSは420nmとなる。ナトリウムの総拡散長LTは、187871nm+7808nm+1100nm+420nm=197199nmとなる。
ここで、ナトリウム濃度Nlを、Nl=N0×LT/x(数式3)と定義する。ここで、距離xは、第1の界面15aの法線方向Yに沿った方向におけるゲート電極27の第3の主面27aとは反対側の層間絶縁膜21の表面21cから第1の界面15aまでの距離である。言い換えれば、距離xは、層間絶縁膜21の膜厚と、ゲート絶縁膜15の膜厚との和である。層間絶縁膜21の膜厚が1000nmであり、かつゲート絶縁膜15の膜厚が300nmの場合、距離xは1300nmとなる。ナトリウム濃度N0は、合金化アニールが実施される前の層間絶縁膜21の表面21cにおけるナトリウム濃度である。ナトリウム濃度N0は、たとえば1×1018cm-3である。上記距離x、ナトリウム濃度N0および総拡散長LTを用いるとナトリウム濃度Nl0はN0×LT/x=1.52×1020cm-3となる。
層間絶縁膜21の表面21cに付着したナトリウムは熱処理によってゲート電極27中に拡散し、ゲート電極27中におけるナトリウム濃度がある一定の値以上になると閾値電圧の変動が顕著に発生する。言い換えれば、ゲート電極27中に拡散するナトリウム濃度をある一定の値未満に抑えることにより、閾値電圧の変動を効果的に抑制可能である。具体的には、Nl/Nl0<1(数式4)となるようにソース電極16を合金化アニールする工程以降の熱処理工程の熱処理温度および熱処理時間が制御される。Nl=N0×LT/x(数式3)をNl/Nl0<1(数式4)に代入すると、N0×LT/x<Nl0=1.52×1020となる。つまり、N0×LT/x<1.52×1020となるようにソース電極16を合金化アニールする工程以降の熱処理工程の熱処理温度および熱処理時間が制御されていれば、層間絶縁膜21およびゲート電極27中にナトリウムが拡散していても閾値電圧の変動を効果的に抑制することができる。たとえば、合金化アニール工程を1000℃の温度下で300秒間行い、かつランプアニール工程を740℃の温度下で30秒間行った場合、ゲート電極27に対するナトリウムの総拡散長は117796nmとなる。距離xを1300nmとし、かつナトリウム濃度N0を1×1018cm-3とすると、ナトリウム濃度Nlは9.06×1019cm-3となる。つまり、Nl/Nl0は約0.6となる。
また上記実施の形態においてn型とp型とが入れ替えられた構成のMOSFETが用いられてもよい。また上記においては、本発明の炭化珪素半導体装置の一例として、プレーナ型のMOSFETについて説明したが、炭化珪素半導体装置は、たとえばトレンチ型のMOSFET、IGBTなどであっても構わない。
なお、上記実施の形態の図15〜図25の説明における中間基板100の表面21cは、重力方向の上向きであってもよいし下向きであってもよい。ナトリウムブロック部材7a、第1のナトリウム吸取部材7bおよび第2のナトリウム吸取部材7bの各々の配置は、中間基板100の表面21cの位置を基準として決定されるものであり、中間基板100の表面21cの向きによって変わるものではない。
次に、本実施の形態に係る炭化珪素半導体装置としてのMOSFETの作用効果について説明する。
本実施の形態に係るMOSFET1によれば、175℃の温度下において、ゲート電極27に対して−5Vのゲート電圧を100時間印加する第1のストレス試験を行う場合に、第1のストレス試験を行う前の閾値電圧を第1の閾値電圧とし、第1のストレス試験を行った後の閾値電圧を第2の閾値電圧とした場合、第1の閾値電圧と第2の閾値電圧との差の絶対値は、0.5V以下である。これによりMOSFET1の閾値電圧の変動を効果的に低減することができる。
また本実施の形態に係るMOSFET1によれば、150℃の温度下において、ゲート電極27に対して−10Vのゲート電圧を100時間印加する第2のストレス試験を行う場合に、第2のストレス試験を行う前の閾値電圧を第3の閾値電圧とし、第2のストレス試験を行った後の閾値電圧を第4の閾値電圧とした場合、第3の閾値電圧と第4の閾値電圧との差の絶対値は、0.1V以下である。これにより、MOSFET1の閾値電圧の変動をより効果的に低減することができる。
さらに本実施の形態に係るMOSFET1によれば、ゲート絶縁膜15とゲート電極27との界面を第1の界面15aとし、ゲート絶縁膜15と炭化珪素基板10との界面のうち、第1の界面15aと対向する領域を第2の界面15bとした場合、第1の界面15aの法線方向に沿って第1の界面15aからゲート絶縁膜15の厚みだけゲート電極27側に離れた第1仮想面2aと、第2の界面15bの法線方向に沿って第2の界面15bからゲート絶縁膜15の厚みだけ炭化珪素基板10側に離れた第2仮想面2bとに挟まれた界面領域Rに含まれるナトリウムの総数を第1の界面15aの面積で除した値は、5×1010atoms/cm2以下である。これにより、MOSFETの閾値電圧の変動をより効果的に低減することができる。
さらに本実施の形態に係るMOSFET1によれば、ゲート電極27の第2の界面15bとは反対側の第3の主面27aから10nm以内の領域におけるナトリウム濃度の最大値は、界面領域Rにおけるナトリウム濃度の最大値よりも大きく、界面領域Rにおけるナトリウム濃度の最大値は、1×1016atoms/cm3以下である。これにより、ナトリウム濃度が高い環境下においてMOSFET1が製造される場合においても、閾値電圧の変動量の小さいMOSFET1を得ることができる。
さらに本実施の形態に係るMOSFET1によれば、ゲート電極27の第2の界面15bとは反対側の第3の主面27aを覆い、かつゲート絶縁膜15に接して設けられた層間絶縁膜21と、炭化珪素基板10の第1の主面10aに接するソース電極16とをさらに備える。ナトリウムの拡散長をLT(nm)とし、第1の界面15aの法線方向Yに沿った方向における第3の主面27aとは反対側の層間絶縁膜21の表面21cから第1の界面15aまでの距離をx(nm)とし、かつ層間絶縁膜21の表面21cにおけるナトリウム濃度をN0(cm-3)とした場合に、N0×LT/x<1.52×1020となるように、ソース電極をアニールする工程以降にゲート電極27および層間絶縁膜21に対して行われる熱処理の温度および時間が制御される。これにより、MOSFET1の閾値電圧の変動をより効果的に低減することができる。
さらに本実施の形態に係るMOSFET1によれば、炭化珪素基板10の第2の主面10bから10nm以内の領域におけるナトリウム濃度の最大値は、界面領域Rにおけるナトリウム濃度の最大値よりも大きい。これにより、ナトリウム濃度が高い環境下においても、界面領域Rのナトリウム濃度を低く維持することにより、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
本実施の形態に係るMOSFET1の製造方法によれば、一方の主面21cと、一方の主面21cと反対側の他方の主面10bとを含む中間基板100が準備される。中間基板100の一方の主面21cに接してナトリウムブロック部材7aが配置される。ナトリウムブロック部材7aが一方の主面21cに接した状態で中間基板100がアニールされる。中間基板100をアニールする工程後に、ナトリウムブロック部材7aが一方の主面21cから除去される。中間基板100は、一方の主面21cと対向する第1の主面10aと、第1の主面10aとは反対側であって、中間基板100の他方の主面10bを構成する第2の主面10bと有する炭化珪素基板10と、炭化珪素基板10の第1の主面10aと部分的に接するゲート絶縁膜15と、ゲート絶縁膜15から露出している第1の主面10aに接するソース電極16とを含む。ナトリウムブロック部材7aに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材7aによって、外部から中間基板100の一方の主面21cにナトリウムが混入することを効果的にブロックすることができる。そのため、界面領域Rにおけるナトリウム濃度を低く維持することができるので、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
また本実施の形態に係るMOSFET1の製造方法によれば、ナトリウムブロック部材7aは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、外部から中間基板100の一方の主面21cにナトリウムが混入することをより効果的にブロックすることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、中間基板100の他方の主面10bと対向する中間基板保持部4を配置する工程をさらに備える。中間基板保持部4に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部4により、中間基板100の他方に主面10bにナトリウムが混入することを効果的にブロックすることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、中間基板保持部4は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の他方に主面10bにナトリウムが混入することをより効果的にブロックすることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、中間基板保持部4と接し、かつナトリウムブロック部材7aを覆う蓋部6を配置する工程をさらに備える。中間基板100をアニールする工程において、蓋部6および中間基板保持部4によって囲まれた空間に中間基板100が配置された状態で中間基板100がアニールされる。蓋部6に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部6により、中間基板100の一方に主面21cにナトリウムが混入することを効果的にブロックすることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、蓋部6は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の一方に主面21cにナトリウムが混入することをより効果的にブロックすることができる。
本実施の形態に係るMOSFET1の製造方法によれば、一方の主面21cと、一方の主面21cと反対側の他方の主面10bとを含む中間基板100が準備される。中間基板100の一方の主面21cに接して第1のナトリウム吸取部材7bが配置される。第1のナトリウム吸取部材7bが一方の主面21cに接した状態で中間基板100がアニールされる。中間基板100をアニールする工程後に、第1のナトリウム吸取部材7bが一方の主面21cから除去される。中間基板100は、一方の主面21cと対向する第1の主面10aと、第1の主面10aとは反対側であって、かつ中間基板100の他方の主面10bを構成する第2の主面10bと有する炭化珪素基板10と、炭化珪素基板10の第1の主面10aと部分的に接するゲート絶縁膜15と、ゲート絶縁膜15から露出している第1の主面10aに接するソース電極16とを含む。第1のナトリウム吸取部材7bに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。それゆえ、中間基板100の一方の主面21cがナトリウムで汚染されている場合であっても、第1のナトリウム吸取部材7bによって中間基板100の一方の主面21c上のナトリウムを吸い取ることにより、中間基板100の一方の主面21c上のナトリウム濃度を効果的に低減することができる。そのため、界面領域Rにおけるナトリウム濃度を低く維持することができるので、炭化珪素半導体装置の閾値電圧の変動を低減することができる。
また本実施の形態に係るMOSFET1の製造方法によれば、第1のナトリウム吸取部材7bは、珪素層、二酸化珪素層、珪素層上に二酸化珪素層がコーティングされた層および二酸化珪素層上に珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の一方の主面21c上のナトリウムをより効果的に吸い取ることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、断面視において、第1のナトリウム吸取部材7bの厚みは300μm以上である。これにより、中間基板100の一方の主面21c上のナトリウムをより効果的に吸い取ることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、中間基板100をアニールする工程前に、中間基板100の他方の主面10bに接して第2のナトリウム吸取部材7cを配置する工程と、中間基板100をアニールする工程後に、第2のナトリウム吸取部材7cを他方の主面10bから除去する工程とをさらに備える。中間基板100をアニールする工程において、第1のナトリウム吸取部材7bが中間基板100の一方の主面21cに接し、かつ第2のナトリウム吸取部材7cが中間基板100の他方の主面10bに接した状態で、中間基板100がアニールされる。第2のナトリウム吸取部材7cに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長よりも大きい。第2のナトリウム吸取部材7cより、中間基板100の他方の主面10b上のナトリウムを効果的に吸い取ることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、中間基板100の他方の主面10bと対向する中間基板保持部4を配置する工程をさらに備える。中間基板保持部4に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。中間基板保持部4により、中間基板100の他方に主面10bにナトリウムが混入することを効果的にブロックすることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、中間基板保持部4は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の他方に主面10bにナトリウムが混入することをより効果的にブロックすることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、中間基板保持部4と接し、かつ第1のナトリウム吸取部材7bを覆う蓋部6を配置する工程をさらに備える。中間基板100をアニールする工程において、蓋部6および中間基板保持部4によって囲まれた空間に中間基板100が配置された状態で中間基板100がアニールされる。蓋部6に対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。蓋部6により、中間基板100の一方に主面21cにナトリウムが混入することを効果的にブロックすることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、蓋部6は、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の一方に主面21cにナトリウムが混入することをより効果的にブロックすることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、第1のナトリウム吸取部材7bは、一方の主面21cに接する第4の主面7b2と、第4の主面7b2と反対側の第5の主面7b1とを含み、第1のナトリウム吸取部材7bの第5の主面7b1に接してナトリウムブロック部材7aを配置する工程と、中間基板100をアニールする工程後に、ナトリウムブロック部材7aを中間基板100から除去する工程とをさらに備える。中間基板100をアニールする工程において、ナトリウムブロック部材7aが第1のナトリウム吸取部材7bの第5の主面7b1に接し、かつ第1のナトリウム吸取部材7bの第4の主面7b2が中間基板100の一方の主面21cと接した状態で中間基板100がアニールされる。ナトリウムブロック部材7aに対するナトリウムの拡散長は、炭化珪素に対するナトリウムの拡散長以下である。ナトリウムブロック部材7aにより、中間基板100の一方に主面21cにナトリウムが混入することをより効果的にブロックすることができる。
さらに本実施の形態に係るMOSFET1の製造方法によれば、ナトリウムブロック部材7aは、炭素層、炭化珪素層、炭化タンタル層、珪素層上に炭化珪素層がコーティングされた層および炭素層上に炭化珪素層がコーティングされた層からなる群から選択される少なくとも1つを含む。これにより、中間基板100の一方に主面21cにナトリウムが混入することをより効果的にブロックすることができる。
1.サンプル準備
本実施例では、MOSFET1の界面領域RにおけるNaの総数と、閾値電圧の変動量との関係について調査した。まず、サンプル1〜サンプル6に係るMOSFET1を、以下の条件を除き、上記実施の形態に記載の方法と同様の方法で作成した。図10および図11に示すように、合金化アニール工程が実施される前に、層間絶縁膜21と、ゲート電極27と、ゲート絶縁膜15と、ソース電極16とが設けられた炭化珪素基板10(中間体100)をトレー4に配置した。サンプル1の製造工程においては、トレーをカーボン製とし、かつ中間体100の層間絶縁膜21に接して炭化珪素からなるカバー部材2を設けた。サンプル2の製造工程においては、トレーをカーボン製とした。中間体100を覆うカバー部材2を設けなかった。サンプル3の製造工程においては、合金化アニールを2回実施した。1回目の合金化アニールにおけるトレーを炭化珪素製とし、2回目の合金化アニールにおけるトレーをカーボン製とした。1回目および2回目の合金化アニールにおいて、中間体100を覆うカバー部材2を設けなかった。サンプル4の製造工程においては、トレーをカーボン製とし、かつ中間体100の層間絶縁膜21に接して炭化珪素からなるカバー部材2を設けた。サンプル5の製造工程においては、図22に示すように、中間体100の一方の主面21cに接して珪素からなる第1のナトリウム吸取部材7bを設けた。中間体100および第1のナトリウム吸取部材7bをカーボン製のトレー4内に配置し、第1のナトリウム吸取部材7bを覆うようにカーボン製の蓋部6を配置した。サンプル6の製造工程においては、図23に示すように、中間体100の一方の主面21cに接して珪素からなる第1のナトリウム吸取部材7bを設け、かつ他方の主面10bに接して珪素からなる第2のナトリウム吸取部材7cを設けた。中間体100、第1のナトリウム吸取部材7bおよび第2のナトリウム吸取部材7cをカーボン製のトレー4内に配置し、第1のナトリウム吸取部材7bを覆うようにカーボン製の蓋部6を配置した。サンプル5およびサンプル6をそれぞれ3つずつ準備した。
次に、サンプル1〜サンプル6に対して合金化アニール工程を実施した。サンプル1およびサンプル4の合金化アニール工程においては炭化珪素からなるカバー部材2が中間体100の層間絶縁膜21に接した状態で合金化アニールを実施した。サンプル5およびサンプル6の合金化アニール工程においては珪素からなる第1のナトリウム吸取部材7bが中間体100の層間絶縁膜21に接した状態で合金化アニールを実施した。一方、サンプル2およびサンプル3の合金化アニール工程においては炭化珪素からなるカバー部材2が設けられず、層間絶縁膜21およびソース電極16がカバー部材2によって覆われていない状態で合金化アニールを実施した。合金化アニール工程の後、サンプル2およびサンプル3に対して、ランプアニール工程およびシンター処理工程が実施された。ランプアニール工程では、中間体100が740℃の温度下で30秒間加熱された。シンター処理工程では、中間体100が400℃の温度下で15分間加熱された。サンプル1、サンプル4、サンプル5およびサンプル6に対しては、ランプアニール工程およびシンター処理工程が実施されなかった。より詳細には、サンプル2およびサンプル3に対しては、合金化アニール以降における熱処理工程において、N0×LT/xが1.52×1020以上となるように、ゲート電極27および層間絶縁膜21を含む中間体100に対して行われる熱処理の温度および時間が制御された。サンプル1およびサンプル4に対しては、合金化アニール以降における熱処理工程において、N0×LT/xが1.52×1020未満となるように、ゲート電極27および層間絶縁膜21を含む中間体100に対して行われる熱処理の温度および時間が制御された。サンプル1は、サンプル4とほぼ同じ製造条件で製造されたが、大半の製造工程で異なる装置が用いられた。
またサンプル1〜サンプル6に係るMOSFETが形成されたウエハと同じウエハ上に、図13に示すTEGを形成した。当該TEGは、界面領域におけるナトリウムの総数を測定するために作成された。図13に示すように、炭化珪素基板10上に二酸化珪素膜15を設け、当該二酸化珪素膜上にポリシリコン27を設けた。二酸化珪素膜15はMOSFET1のゲート絶縁膜15に対応し、ポリシリコン27はMOSFET1のゲート電極27に対応する。ゲート絶縁膜15の厚みを45nmとし、ポリシリコン27の厚みを300nmとした。
2.実験
サンプル1〜サンプル6に係るMOSFET1の閾値電圧の変動量を測定した。具体的には、まず、サンプル1〜サンプル6に係るMOSFET1のゲート電極27にゲートバイアスストレスが印加される前の第1の閾値電圧を測定した。閾値電圧の定義は実施の形態で説明した通りである。次に、サンプル1〜サンプル6に係るMOSFET1に対してゲートバイアスストレスを印加した。ゲートバイアスストレスとして、175℃の温度下において、ゲート電極27に対して−5Vのゲート電圧を100時間印加した。ゲートバイアスストレス印加後、第2の閾値電圧を測定した。第1の閾値電圧から第2の閾値電圧を差し引き閾値電圧の変動量を計算した。同様に、サンプル1〜サンプル6に係るMOSFET1のゲート電極27にゲートバイアスストレスが印加される前の第3の閾値電圧を測定した。その後、150℃の温度下において、ゲート電極27に対して−10Vのゲート電圧を100時間印加した。ゲートバイアスストレス印加後、第4の閾値電圧を測定した。第3の閾値電圧から第4の閾値電圧を差し引き閾値電圧の変動量を計算した。
またサンプル1〜サンプル6に係るTEGを用いてナトリウム濃度を測定した。ナトリウム濃度は、SIMSによってポリシリコン27の表面27aから炭化珪素基板10の方向へTEGを掘り進みながら測定された。ポリシリコン27および二酸化珪素膜15の第1の界面15aから二酸化珪素膜15の厚さ分(45nm)だけポリシリコン27の表面27a側に離れた位置から、二酸化珪素膜15および炭化珪素基板10の第2の界面15bから二酸化珪素膜15の厚さ分(45nm)だけ炭化珪素基板10側に離れた位置まで、ナトリウム濃度を積分して、界面領域Rにおけるナトリウム原子の総数を計算した。同様に界面領域Rにおける鉄濃度、窒素濃度、リン濃度および水素濃度も測定した。
3.結果
図14を参照して、ナトリウム濃度とポリシリコン表面からの深さとの関係について説明する。サンプル1〜サンプル3に関しては、図14の横軸の位置0はポリシリコン27の表面27aに対応し、サンプル4に関しては、図14の横軸の位置αがポリシリコン27の表面27aに対応する。サンプル1〜サンプル4の各々に関して、図14の横軸の位置0.3は二酸化珪素膜15と炭化珪素基板10との第2の界面15bに対応する。サンプル5およびサンプル6に関しては、ナトリウム濃度のみを表2および表3に示し、図14において濃度プロファイルは省略する。
図14に示すように、サンプル2およびサンプル3に係るTEGにおいて、二酸化珪素膜15とポリシリコン27との第1の界面15a付近および二酸化珪素膜15と炭化珪素基板10との第2の界面15b付近においてNa濃度が1×1017atoms/cm3以上程度と高くなっていた。一方、サンプル1に係るTEGにおいて、界面領域RにおけるNa濃度の最大値が1×1016atoms/cm3以下程度と低くなっていた。また、サンプル1〜サンプル4の各々のTEGにおいて、ポリシリコン27の表面27aから10nm以内の領域におけるNa濃度の最大値は、1×1018atoms/cm3以上程度と高い値を示した。なお、サンプル1〜サンプル4の各々のTEGにおいて、ナトリウム以外の不純物である鉄、窒素、リンおよび水素の各々の濃度には大きな差は見られなかった。
表2を参照して、第1の閾値電圧、第2の閾値電圧および閾値電圧の変動量について説明する。
Figure 0006535773
表2に示すように、サンプル1〜サンプル6に係るMOSFETの第2の閾値電圧は、第1の閾値電圧よりも小さかった。Na総数が5×1010atoms/cm2以下であるサンプル1、サンプル4、サンプル5およびサンプル6に係るMOSFETの閾値電圧の変動量は、それぞれ0.01V、0.13V、0.01〜0.03Vおよび0.00〜0.01Vであり、共に0.5V以下であった。一方、Na総数が5×1010atoms/cm2超であるサンプル3に係るMOSFETの閾値電圧の変動量は、2.34Vと大きい値を示した。サンプル3に係るMOSFETの第2の閾値電圧は負の値となった。
図26を参照して、サンプル1、4、5および6に係るMOSFETの閾値電圧の変動量と、界面領域におけるNa総数との関係について説明する。
図26は、表2におけるサンプル1、4、5および6を、縦軸を閾値電圧の変動量とし、横軸を界面領域RにおけるNa総数としてプロットしたものである。菱形はサンプル1および4を示し、四角はサンプル5を示し、三角はサンプル6を示している。サンプル1および4は、炭化珪素からなるカバー部材(ナトリウムブロック部材)を使用して合金化アニールされている。一方、サンプル5および6は、珪素からなるカバー部材(ナトリウム吸取部材)を使用してアニールされている。サンプル5は片面カバーであり、サンプル6は両面カバーである。
表2および図26に示すように、サンプル1および4の閾値電圧の変動量の差異(ばらつき)は0.12V(差異31)であるのに対して、サンプル5間の3つのサンプルおよびサンプル6間の3つのサンプルの閾値電圧の変動量の差異は、それぞれ0.02V(差異32)および0.01V(差異33)であった。
以上の結果より、175℃の温度下において、ゲート電極に対して−5Vのゲート電圧を100時間印加する場合において、珪素からなる片面のカバー部材を用いたサンプル5は、炭化珪素からなるカバー部材を用いたサンプル1および4と、同等のNa総数および閾値電圧の変動量を示すことが確認された。また珪素からなる両面のカバー部材を用いる場合は、珪素からなる片面カバー部材および炭化珪素からなるカバー部材を用いるよりも、Na総数および閾値電圧の変動量が小さくなることが確認された。さらに、珪素からなるカバー部材を用いたサンプル5および6の方が、炭化珪素からなるカバー部材を用いたサンプル1および4よりも、閾値電圧の変動量のばらつきが小さくなることが確認された。サンプル5および6の場合は、珪素からなるカバー部材を用いてNaを吸取るため、外乱要因に対して強くなっていると推定される。
表3を参照して、第3の閾値電圧、第4の閾値電圧および閾値電圧の変動量について説明する。
Figure 0006535773
表3に示すように、サンプル1〜サンプル6に係るMOSFETの第4の閾値電圧は、第3の閾値電圧よりも小さかった。Na総数が5×1010atoms/cm2以下であるサンプル1、サンプル4、サンプル5およびサンプル6に係るMOSFETの閾値電圧の変動量は、それぞれ0.02V、0.10V、0.01〜0.04Vおよび0.00〜0.01Vであり、共に0.1V以下であった。一方、Na総数が5×1010atoms/cm2超であるサンプル2およびサンプル3に係るMOSFETの閾値電圧の変動量は、それぞれ2.55Vおよび3.39Vと大きい値を示した。サンプル2およびサンプル3に係るMOSFETの第2の閾値電圧は負の値となった。なお、サンプル1のNa総数および閾値電圧の変動量は、サンプル4のNa総数および閾値電圧の変動量よりも小さかった。サンプル1はサンプル4とほぼ同じ製造条件によって製造されているが、大半の製造工程において異なる装置が用いられた。そのため、層間絶縁膜21の表面21cに付着しているNa量に違いがあり、結果として閾値電圧の変動量に違いが生じたものと考えられる。
図27を参照して、サンプル1、4、5および6に係るMOSFETの閾値電圧の変動量のばらつきについて説明する。
図27は、表3におけるサンプル1、4、5および6を、縦軸を閾値電圧の変動量とし、横軸を界面領域RにおけるNa総数としてプロットしたものである。菱形はサンプル1および4を示し、四角はサンプル5を示し、三角はサンプル6を示している。サンプル1および4は、炭化珪素からなるカバー部材(ナトリウムブロック部材)を使用して合金化アニールされている。一方、サンプル5および6は、珪素からなるカバー部材(ナトリウム吸取部材)を使用してアニールされている。サンプル5は片面カバーであり、サンプル6は両面カバーである。
図27に示すように、サンプル1および4の閾値電圧の変動量の差異(ばらつき)は0.08V(差異41)であるのに対して、サンプル5間の3つのサンプルおよびサンプル6間の3つのサンプルの閾値電圧の変動量の差異は、それぞれ0.03V(差異42)および0.01V(差異43)であった。
以上の結果より、150℃の温度下において、ゲート電極に対して−10Vのゲート電圧を100時間印加する場合においても、珪素からなる片面のカバー部材を用いたサンプル5は、炭化珪素からなるカバー部材を用いたサンプル1および4と、同等のNa総数および閾値電圧の変動量を示すことが確認された。また珪素からなる両面のカバー部材を用いる場合は、珪素からなる片面カバー部材および炭化珪素からなるカバー部材を用いるよりも、Na総数および閾値電圧の変動量が小さくなることが確認された。さらに、珪素からなるカバー部材を用いたサンプル5および6の方が、炭化珪素からなるカバー部材を用いたサンプル1および4よりも、閾値電圧の変動量のばらつきが小さくなることが確認された。
以上の結果より、界面領域Rにおけるナトリウム総数が5×1010atoms/cm2以下であるMOSFET1は、閾値電圧の変動量を効果的に低減できることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 炭化珪素半導体装置(MOSFET)
2 カバー部材
2a 第1仮想面
2b 第2仮想面
4 中間基板保持部(トレー)
5 炭化珪素エピタキシャル層
6 蓋部7a2 第6の主面
7a1 第7の主面
7a ナトリウムブロック部材
7b2 第4の主面
7b 第1のナトリウム吸取部材
7b1 第5の主面
7c 第2のナトリウム吸取部材
10 炭化珪素基板
10a 第1の主面
10b 第2の主面
11 炭化珪素単結晶基板
12 ドリフト領域
13 ボディ領域
14 ソース領域
15 ゲート絶縁膜(二酸化珪素膜)
15a 第1の界面
15b 第2の界面
16 ソース電極
18 コンタクト領域
19 表面保護電極
20 ドレイン電極
21 層間絶縁膜
21a 第1の絶縁膜
21b 第2の絶縁膜
21c 表面
23 裏面保護電極
27 ゲート電極(ポリシリコン)
27a 第3の主面(表面)
100 中間基板(中間体)
R 界面領域
Y 法線方向
D 拡散係数
0 拡散定数
L,LA,LL,LP,LS,LT 拡散長
0,Nl,Nl0 ナトリウム濃度
Q 活性化エネルギー
a 厚み
x 距離
t 熱処理時間
T 熱処理温度

Claims (6)

  1. 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板と、
    前記炭化珪素基板の前記第1の主面に接して設けられたゲート絶縁膜と、
    前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極と、
    前記炭化珪素基板の前記第1の主面に接するソース電極とを備え、
    前記ゲート絶縁膜と前記ゲート電極との界面を第1の界面とし、前記ゲート絶縁膜と前記炭化珪素基板との界面のうち、前記第1の界面と対向する領域を第2の界面とした場合、前記第1の界面の法線方向に沿って前記第1の界面から前記ゲート絶縁膜の厚みだけ前記ゲート電極側に離れた第1仮想面と、前記第2の界面の法線方向に沿って前記第2の界面から前記ゲート絶縁膜の厚みだけ前記炭化珪素基板側に離れた第2仮想面とに挟まれた界面領域に含まれるナトリウムの総数を前記第1の界面の面積で除した値は、5×1010atoms/cm2以下であり、
    前記ゲート電極の前記第2の界面とは反対側の第3の主面を覆い、かつ前記ゲート絶縁膜に接して設けられた層間絶縁膜をさらに備え、
    前記ゲート電極の前記第2の界面とは反対側の第3の主面から10nm以内の領域におけるナトリウム濃度の最大値は、前記界面領域におけるナトリウム濃度の最大値よりも大きく、
    前記界面領域におけるナトリウム濃度の最大値は、1×10 16 atoms/cm 3 以下である、炭化珪素半導体装置。
  2. ナトリウムの拡散長をLT(nm)とし、前記第1の界面の法線方向に沿った方向における前記第3の主面とは反対側の前記層間絶縁膜の表面から前記第1の界面までの距離をx(nm)とし、かつ前記層間絶縁膜の前記表面におけるナトリウム濃度をN0(cm-3)とした場合に、N0×LT/x<1.52×1020となるように、前記ソース電極をアニールする工程以降に前記ゲート電極および前記層間絶縁膜に対して行われる熱処理の温度および時間が制御された、請求項1に記載の炭化珪素半導体装置。
  3. 前記炭化珪素基板の前記第2の主面から10nm以内の領域におけるナトリウム濃度の最大値は、前記界面領域におけるナトリウム濃度の最大値よりも大きい、請求項1または請求項2に記載の炭化珪素半導体装置。
  4. 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板と、
    前記炭化珪素基板の前記第1の主面に接して設けられたゲート絶縁膜と、
    前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極と、
    前記炭化珪素基板の前記第1の主面に接するソース電極とを備え、
    前記ゲート絶縁膜と前記ゲート電極との界面を第1の界面とし、前記ゲート絶縁膜と前記炭化珪素基板との界面のうち、前記第1の界面と対向する領域を第2の界面とした場合、前記第1の界面の法線方向に沿って前記第1の界面から前記ゲート絶縁膜の厚みだけ前記ゲート電極側に離れた第1仮想面と、前記第2の界面の法線方向に沿って前記第2の界面から前記ゲート絶縁膜の厚みだけ前記炭化珪素基板側に離れた第2仮想面とに挟まれた界面領域に含まれるナトリウムの総数を前記第1の界面の面積で除した値は、5×1010atoms/cm2以下であり、
    前記ゲート電極の前記第2の界面とは反対側の第3の主面を覆い、かつ前記ゲート絶縁膜に接して設けられた層間絶縁膜をさらに備え、
    ナトリウムの拡散長をL T (nm)とし、前記第1の界面の法線方向に沿った方向における前記第3の主面とは反対側の前記層間絶縁膜の表面から前記第1の界面までの距離をx(nm)とし、かつ前記層間絶縁膜の前記表面におけるナトリウム濃度をN 0 (cm -3 )とした場合に、N 0 ×L T /x<1.52×10 20 となるように、前記ソース電極をアニールする工程以降に前記ゲート電極および前記層間絶縁膜に対して行われる熱処理の温度および時間が制御された、炭化珪素半導体装置。
  5. 前記炭化珪素基板の前記第2の主面から10nm以内の領域におけるナトリウム濃度の最大値は、前記界面領域におけるナトリウム濃度の最大値よりも大きい、請求項4に記載の炭化珪素半導体装置。
  6. 第1の主面と、前記第1の主面と反対側の第2の主面とを有する炭化珪素基板と、
    前記炭化珪素基板の前記第1の主面に接して設けられたゲート絶縁膜と、
    前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極と、
    前記炭化珪素基板の前記第1の主面に接するソース電極とを備え、
    前記ゲート絶縁膜と前記ゲート電極との界面を第1の界面とし、前記ゲート絶縁膜と前記炭化珪素基板との界面のうち、前記第1の界面と対向する領域を第2の界面とした場合、前記第1の界面の法線方向に沿って前記第1の界面から前記ゲート絶縁膜の厚みだけ前記ゲート電極側に離れた第1仮想面と、前記第2の界面の法線方向に沿って前記第2の界面から前記ゲート絶縁膜の厚みだけ前記炭化珪素基板側に離れた第2仮想面とに挟まれた界面領域に含まれるナトリウムの総数を前記第1の界面の面積で除した値は、5×1010atoms/cm2以下であり、
    前記ゲート電極の前記第2の界面とは反対側の第3の主面を覆い、かつ前記ゲート絶縁膜に接して設けられた層間絶縁膜をさらに備え、
    前記炭化珪素基板の前記第2の主面から10nm以内の領域におけるナトリウム濃度の最大値は、前記界面領域におけるナトリウム濃度の最大値よりも大きい、炭化珪素半導体装置。
JP2018021266A 2013-11-08 2018-02-08 炭化珪素半導体装置 Active JP6535773B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013232369 2013-11-08
JP2013232369 2013-11-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014036900A Division JP6292926B2 (ja) 2013-11-08 2014-02-27 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018101796A JP2018101796A (ja) 2018-06-28
JP6535773B2 true JP6535773B2 (ja) 2019-06-26

Family

ID=62715633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018021266A Active JP6535773B2 (ja) 2013-11-08 2018-02-08 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP6535773B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232648A (ja) * 1985-07-30 1987-02-12 イ−トン コ−ポレ−シヨン 高密度高電圧fet
JPH11345964A (ja) * 1998-05-29 1999-12-14 Rohm Co Ltd Mosfetおよびその製造方法
KR101245899B1 (ko) * 2006-01-30 2013-03-20 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치의 제조 방법
JP2010502031A (ja) * 2006-09-01 2010-01-21 エヌエックスピー ビー ヴィ 炭化ケイ素mosfetの反転層移動度を改善する方法
JP2011199060A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置及びその製造方法
JP2013175593A (ja) * 2012-02-24 2013-09-05 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2018101796A (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
US10014258B2 (en) Silicon carbide semiconductor device having gate electrode
US10756188B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
EP2722892A1 (en) Silicon carbide semiconductor device and method for manufacturing same
CN102150270A (zh) Mosfet和用于制造mosfet的方法
US9786741B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US9425263B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US9263527B2 (en) Silicon carbide semiconductor device and method of manufacturing same
US10340344B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US20150279940A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US8809945B2 (en) Semiconductor device having angled trench walls
US10177233B2 (en) Silicon carbide semiconductor device
JP6119564B2 (ja) 炭化珪素半導体装置の製造方法
JP6535773B2 (ja) 炭化珪素半導体装置
JP6500912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20160071949A1 (en) Method for manufacturing silicon carbide semiconductor device
US20160211333A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP6658257B2 (ja) 炭化珪素半導体装置
WO2015045652A1 (ja) 炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190603

R150 Certificate of patent or registration of utility model

Ref document number: 6535773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250