WO2015045652A1 - 炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置 - Google Patents

炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置 Download PDF

Info

Publication number
WO2015045652A1
WO2015045652A1 PCT/JP2014/071161 JP2014071161W WO2015045652A1 WO 2015045652 A1 WO2015045652 A1 WO 2015045652A1 JP 2014071161 W JP2014071161 W JP 2014071161W WO 2015045652 A1 WO2015045652 A1 WO 2015045652A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
semiconductor substrate
carbide semiconductor
main surface
seed crystal
Prior art date
Application number
PCT/JP2014/071161
Other languages
English (en)
French (fr)
Inventor
聡 田中
太郎 西口
富仁 宮崎
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Publication of WO2015045652A1 publication Critical patent/WO2015045652A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a silicon carbide semiconductor substrate and a silicon carbide semiconductor device including the silicon carbide semiconductor substrate, and more particularly to a silicon carbide semiconductor substrate capable of reducing warpage and a silicon carbide semiconductor device including the silicon carbide semiconductor substrate.
  • silicon carbide has been increasingly adopted as a material for semiconductor devices in order to enable the use of high-voltage, low-loss and high-temperature environments in semiconductor devices such as MOSFETs (Metal Oxide Semiconductor Field Effect Transistors). It is being Silicon carbide is a wide band gap semiconductor having a larger band gap than silicon that has been widely used as a material for forming semiconductor devices. Therefore, by adopting silicon carbide as a material constituting the semiconductor device, it is possible to achieve a high breakdown voltage and a low on-resistance of the semiconductor device. In addition, a semiconductor device that employs silicon carbide as a material has an advantage that a decrease in characteristics when used in a high temperature environment is small as compared with a semiconductor device that employs silicon as a material.
  • Patent Document 1 describes a method for manufacturing a silicon carbide wafer having a diameter of 75 millimeters and a thickness of 600 ⁇ m. According to the method for manufacturing a silicon carbide wafer, after the silicon carbide boule is sliced into a wafer shape, the silicon carbide wafer is lapped while limiting the wrapping downward force to be less than the downward force for bending the wafer.
  • the thickness of the silicon carbide epitaxial layer varies. Further, the warp of the silicon carbide semiconductor substrate after the formation of the silicon carbide epitaxial layer causes the silicon carbide epitaxial layer to crack or peel off. Further, when activation annealing or electrode alloying annealing is performed, warpage of the silicon carbide semiconductor substrate causes non-uniformity in electrical characteristics. Furthermore, when the silicon carbide semiconductor substrate is attracted by the electrostatic chuck method, if the warp of the silicon carbide semiconductor substrate is large, the electrostatic chuck may not be attracted.
  • the present invention has been made to solve the above-described problems, and an object thereof is to provide a silicon carbide semiconductor substrate capable of reducing warpage and a silicon carbide semiconductor device including the silicon carbide semiconductor substrate. It is.
  • a silicon carbide semiconductor substrate according to the present invention includes a first main surface and a second main surface opposite to the first main surface, and contains nitrogen as an impurity.
  • a ratio obtained by dividing the thickness of the silicon carbide semiconductor substrate by the maximum diameter of the first main surface is 4 ⁇ 10 ⁇ 3 or less, and the concentration of nitrogen is 1 ⁇ 10 18 cm ⁇ 3 or more.
  • the present invention it is possible to provide a silicon carbide semiconductor substrate capable of reducing warpage and a silicon carbide semiconductor device including the silicon carbide semiconductor substrate.
  • FIG. 2 is a schematic plan view for schematically illustrating the structure of the silicon carbide semiconductor substrate according to the first embodiment of the present invention. It is a cross-sectional schematic diagram for demonstrating schematically the structure of the silicon carbide semiconductor substrate which concerns on Embodiment 1 of this invention.
  • FIG. 5 is a schematic cross sectional view for schematically illustrating a first step of the method for manufacturing the silicon carbide semiconductor substrate according to the first embodiment of the present invention.
  • FIG. 5 is a schematic cross sectional view for schematically illustrating a second step of the method for manufacturing the silicon carbide semiconductor substrate according to the first embodiment of the present invention.
  • FIG. 5 is a schematic cross sectional view for schematically illustrating a third step of the method for manufacturing the silicon carbide semiconductor substrate according to the first embodiment of the present invention.
  • silicon carbide semiconductor substrates tend to have a large surface diameter and a small thickness. As the diameter of the surface increases and the thickness decreases, the silicon carbide semiconductor substrate tends to warp.
  • the maximum diameter of the surface of the silicon carbide semiconductor substrate is 2R and the thickness is d, if d / 2R is about 4.0 ⁇ 10 ⁇ 3 or less, the above-described manufacturing problems become significant. .
  • the silicon carbide semiconductor substrate When the concentration of impurities such as nitrogen contained in the silicon carbide semiconductor substrate is increased, the silicon carbide semiconductor substrate is hardened, and warpage of the silicon carbide semiconductor substrate can be reduced.
  • the inventor hardened the silicon carbide semiconductor substrate by setting the concentration of nitrogen contained in the silicon carbide semiconductor substrate to 1 ⁇ 10 18 cm ⁇ 3 or more, for example, a silicon carbide semiconductor at a high temperature of about 350 ° C. It has been found that the warpage of the substrate can be effectively reduced.
  • Silicon carbide semiconductor substrate 10 includes first main surface 10a and second main surface 10b opposite to first main surface 10a, and contains nitrogen as an impurity.
  • a ratio obtained by dividing thickness d of silicon carbide semiconductor substrate 10 by maximum diameter 2R of first main surface 10a is 4 ⁇ 10 ⁇ 3 or less, and the concentration of nitrogen is 1 ⁇ 10 18 cm ⁇ 3 or more. Thereby, the curvature of silicon carbide semiconductor substrate 10 can be reduced.
  • maximum diameter 2R of first main surface 10a is larger than 100 mm.
  • warp of silicon carbide semiconductor substrate 10 in which maximum diameter 2R of first main surface 10a is larger than 100 mm can be effectively reduced.
  • thickness d of silicon carbide semiconductor substrate 10 is not less than 250 ⁇ m and less than 600 ⁇ m. Thereby, the curvature of silicon carbide semiconductor substrate 10 having a thickness of 250 ⁇ m or more and less than 600 ⁇ m can be effectively reduced.
  • the concentration of nitrogen is 5 ⁇ 10 18 cm ⁇ 3 or more.
  • the curvature of silicon carbide semiconductor substrate 10 can be reduced more effectively.
  • the concentration of nitrogen is 2 ⁇ 10 19 cm ⁇ 3 or less. Thereby, deterioration of crystallinity of silicon carbide semiconductor substrate 10 can be suppressed.
  • the ratio obtained by dividing thickness d of silicon carbide semiconductor substrate 10 by maximum diameter 2R of first main surface 10a is 1 .6 ⁇ 10 ⁇ 3 or more.
  • the curvature of silicon carbide semiconductor substrate 10 can be reduced more effectively.
  • silicon carbide semiconductor substrate 10 is formed of a main crystal of seed crystal 2 by a sublimation method using seed crystal 2 made of silicon carbide.
  • silicon carbide single crystal 1 grown on surface 2a it is obtained by slicing a portion separated from main surface 2a of seed crystal 2 along the normal direction of main surface 2a by 5 mm or more.
  • a portion of silicon carbide single crystal 1 close to main surface 2a of seed crystal 2 has many crystal defects and the crystallinity of silicon carbide semiconductor substrate 10 is likely to deteriorate.
  • silicon carbide semiconductor substrate 10 having good crystallinity can be obtained. .
  • Silicon carbide semiconductor device 100 includes silicon carbide semiconductor substrate 10 according to any of (1) to (7) above, and electrode 14. Electrode 14 is provided in contact with silicon carbide semiconductor substrate 10. Thereby, warpage of silicon carbide semiconductor device 100 can be effectively reduced.
  • silicon carbide semiconductor substrate 10 is made of, for example, a polytype 4H hexagonal silicon carbide single crystal, and includes first main surface 10a and first main surface. 10a and the second main surface 10b on the opposite side.
  • Radius R of first main surface 10a of silicon carbide semiconductor substrate 10 is, for example, 75 mm
  • maximum diameter 2R is, for example, 150 mm.
  • maximum diameter 2R of first main surface 10a of silicon carbide semiconductor substrate 10 is larger than 100 mm, more preferably 150 mm or more, and further preferably 200 mm or more.
  • First main surface 10a of silicon carbide semiconductor substrate 10 is, for example, a surface that is off by 8 ° or less from a ⁇ 0001 ⁇ plane or a ⁇ 0001 ⁇ plane.
  • the first main surface 10a is, for example, a surface that is off by about 8 ° or less from the (0001) surface or the (0001) surface
  • the second main surface 10b is a (000-1) surface or ( 000-1) is a surface that is off by about 8 ° or less from the surface.
  • the first main surface 10a is a surface that is off by about 8 ° or less from the (000-1) surface or the (000-1) surface
  • the second main surface 10b is from the (0001) surface or the (0001) surface.
  • the surface may be off by about 8 ° or less.
  • thickness d of silicon carbide semiconductor substrate 10 is, for example, not less than 250 ⁇ m and less than 600 ⁇ m, preferably not less than 300 ⁇ m and less than 600 ⁇ m, more preferably not less than 250 ⁇ m and not more than 500 ⁇ m, and further preferably not less than 350 ⁇ m and not more than 500 ⁇ m. It is as follows. A ratio (hereinafter also referred to as d / 2R) obtained by dividing thickness d of silicon carbide semiconductor substrate 10 by maximum diameter 2R of first main surface 10a is 4 ⁇ 10 ⁇ 3 or less.
  • d / 2R is about 3.3 ⁇ 10 ⁇ 3 .
  • d / 2R is 2.5 ⁇ 10 ⁇ 3 .
  • d / 2R is about 2.3 ⁇ 10 ⁇ 3 .
  • d / 2R is 1.6 ⁇ 10 ⁇ 3 or more and 4 ⁇ 10 ⁇ 3 or less, and preferably, d / 2R is 2.0 ⁇ 10 ⁇ 3 or more.
  • 4.0 ⁇ is 10 -3 or less, more preferably d / 2R is at 3.3 ⁇ 10 -3 1.6 ⁇ 10 -3 or more, more preferably d / 2R is 2.0 ⁇ 10 - It is 3 or more and 3.3 ⁇ 10 ⁇ 3 or less.
  • the range of d / 2R corresponds to the case where the thickness of the silicon carbide substrate 10 is 250 ⁇ m to 600 ⁇ m, 300 ⁇ m to 600 ⁇ m, 250 ⁇ m to 500 ⁇ m, and 350 ⁇ m to 500 ⁇ m, respectively.
  • Silicon carbide semiconductor substrate 10 contains nitrogen as an impurity.
  • the concentration of nitrogen as an impurity is 1 ⁇ 10 18 cm ⁇ 3 or more, preferably 5 ⁇ 10 18 cm ⁇ 3 or more. More preferably, the concentration of nitrogen as an impurity is 1 ⁇ 10 18 cm ⁇ 3 or more and 2 ⁇ 10 19 cm ⁇ 3 or less, and more preferably 5 ⁇ 10 18 cm ⁇ 3 or more and 2 ⁇ 10 19 cm ⁇ 3. It is as follows.
  • the nitrogen concentration of silicon carbide semiconductor substrate 10 can be measured by SIMS (Secondary Ion-microprobe Mass Spectrometer).
  • a crucible 20 as a silicon carbide single crystal growth apparatus is prepared.
  • the crucible 20 is made of, for example, graphite, and mainly includes a seed crystal holding unit 21 and a raw material storage unit 22.
  • Seed crystal holding unit 21 is configured to hold seed crystal 2 made of single crystal silicon carbide.
  • Raw material container 22 is configured such that silicon carbide raw material 3 made of polycrystalline silicon carbide can be disposed.
  • the outer diameter of the crucible is about 160 mm, for example, and the inner diameter is about 120 mm, for example.
  • a heating unit (not shown) is provided so as to surround the crucible.
  • the heating unit is, for example, an induction heating coil or a resistance heating heater.
  • the heating unit is configured to be able to raise the temperature of the crucible 20 to the sublimation temperature of silicon carbide.
  • seed crystal 2 and silicon carbide raw material 3 are placed in crucible 20.
  • seed crystal 2 made of polytype 4H hexagonal silicon carbide is fixed to seed crystal holding portion 21.
  • the seed crystal 2 has a third main surface 2a and a fourth main surface 2b opposite to the third main surface 2a.
  • the fourth main surface 2 b of the seed crystal 2 is in contact with the seed crystal holding unit 21 and is held by the seed crystal holding unit 21.
  • Silicon carbide raw material 3 is stored in raw material storage portion 22.
  • Silicon carbide raw material 3 is made of, for example, polycrystalline silicon carbide.
  • Silicon carbide raw material 3 is arranged in raw material container 22 so that third main surface 2 a of seed crystal 2 faces the surface of silicon carbide raw material 3.
  • seed crystal 2 made of silicon carbide and silicon carbide raw material 3 are arranged in crucible 20.
  • the maximum diameter of the third main surface 2a of the seed crystal 2 is, for example, 150 mm.
  • the maximum diameter of the third major surface 2a of the seed crystal 2 is preferably 100 mm or more, and more preferably 150 mm or more.
  • the third main surface 2a of the seed crystal 2 is, for example, the (000-1) plane, and the fourth main surface 2b of the seed crystal 2 is, for example, the (0001) plane.
  • crucible 20 in which silicon carbide raw material 3 and seed crystal 2 are arranged has a temperature (for example, 2300) at which silicon carbide crystals sublimate from room temperature in an atmospheric gas containing helium gas, argon gas, and nitrogen gas, for example. C.). Seed crystal 2 is heated to a temperature lower than that of silicon carbide raw material 3. That is, crucible 20 is heated so that the temperature decreases along the direction from silicon carbide raw material 3 toward seed crystal 2. Next, the pressure in the crucible 20 is reduced to, for example, 1 kPa.
  • silicon carbide raw material 3 in crucible 20 is sublimated and recrystallized on third main surface 2a of seed crystal 2, so that silicon carbide single crystal 1 is formed on third main surface 2a of seed crystal 2. Begins to grow. Silicon carbide single crystal 1 is grown for about 100 hours, for example. Thus, silicon carbide single crystal 1 grows on third main surface 2a of seed crystal 2 (see FIG. 4).
  • the maximum dimension of silicon carbide single crystal 1 along the direction parallel to third main surface 2a of seed crystal 2 is the third main size of seed crystal 2.
  • Silicon carbide single crystal 1 may be grown so as to be larger than the maximum dimension of surface 2a. After crystal growth of silicon carbide single crystal 1 is completed, silicon carbide single crystal 1 is taken out of crucible 20 together with seed crystal 2. Referring to FIG.
  • the thickness of silicon carbide single crystal 1 at the outer peripheral end portion of seed crystal 2 along the direction perpendicular to third main surface 2a of seed crystal 2 (that is, silicon carbide single crystal 1
  • the length L) of the straight body part is, for example, 25 mm or more, preferably 40 mm or more, more preferably 100 mm or more.
  • the maximum thickness of silicon carbide single crystal 1 (that is, crystal length H of silicon carbide single crystal 1) along the direction perpendicular to third main surface 2a of seed crystal 2 is, for example, 30 mm or more, preferably It is 50 mm or more, more preferably 110 mm or more.
  • silicon carbide single crystal 1 is sliced by, for example, a wire saw. Silicon carbide single crystal 1 is sliced, for example, at a plane that intersects the normal line of third main surface 2a of seed crystal 2 (preferably a plane perpendicular to the normal line).
  • the second silicon carbide single crystal portion 12 is cut out from the third main surface 2a of the seed crystal 2 so as to be a portion separated by 5 mm or more along the normal direction of the seed crystal 2.
  • a plurality of silicon carbide semiconductor substrates are obtained by slicing 12 in a plane intersecting the normal line of third main surface 2a of seed crystal 2.
  • first silicon carbide single crystal portion 11 that is a portion up to 5 mm along the normal direction from third main surface 2a of seed crystal 2 (a portion less than 5 mm) is not used as a silicon carbide semiconductor substrate and discarded. Is done.
  • the distance H1 from the third main surface 2a of the seed crystal 2 to the cut surface of the first silicon carbide single crystal portion 11 along the normal direction of the third main surface 2a of the seed crystal 2 is 5 mm. It is above, Preferably it is 9 mm or more.
  • X when the length of the straight body portion is L and the distance along the growth direction of the silicon carbide single crystal 2 from the third main surface 2a of the seed crystal 2 is X, X / L is 0.2 or more. More preferably 0.38 or more.
  • the ratio obtained by dividing thickness d of silicon carbide semiconductor substrate 10 by maximum diameter 2R of first main surface 10a is 4 ⁇ 10 ⁇ 3 or less, and nitrogen The concentration of is 1 ⁇ 10 18 cm ⁇ 3 or more. Thereby, the curvature of silicon carbide semiconductor substrate 10 can be reduced effectively.
  • the maximum diameter 2R of first main surface 10a is larger than 100 mm. Therefore, warp of silicon carbide semiconductor substrate 10 in which maximum diameter 2R of first main surface 10a is larger than 100 mm can be effectively reduced.
  • thickness d of silicon carbide semiconductor substrate 10 is not less than 250 ⁇ m and less than 600 ⁇ m. Thereby, the curvature of silicon carbide semiconductor substrate 10 having a thickness of 250 ⁇ m or more and less than 600 ⁇ m can be effectively reduced.
  • the concentration of nitrogen is 5 ⁇ 10 18 cm ⁇ 3 or more. Therefore, the curvature of silicon carbide semiconductor substrate 10 can be reduced more effectively.
  • the concentration of nitrogen is 2 ⁇ 10 19 cm ⁇ 3 or less. Therefore, deterioration of crystallinity of silicon carbide semiconductor substrate 10 can be suppressed.
  • the ratio obtained by dividing thickness d of silicon carbide semiconductor substrate 10 by maximum diameter 2R of first main surface 10a is 1.6 ⁇ 10 ⁇ 3 or more. . Thereby, the curvature of silicon carbide semiconductor substrate 10 can be reduced more effectively.
  • silicon carbide semiconductor substrate 10 is grown on main surface 2a of seed crystal 2 by a sublimation method using seed crystal 2 made of silicon carbide.
  • the single crystal 1 it is obtained by slicing a portion separated by 5 mm or more from the main surface 2 a of the seed crystal 2 along the normal direction of the main surface 2 a. It is considered that a portion of silicon carbide single crystal 1 close to main surface 2a of seed crystal 2 has many crystal defects and the crystallinity of silicon carbide semiconductor substrate 10 is likely to deteriorate.
  • silicon carbide semiconductor substrate 10 having good crystallinity can be obtained. .
  • MOSFET 100 as the silicon carbide semiconductor device according to the second embodiment includes silicon carbide substrate 7, gate electrode 40, gate insulating film 90, interlayer insulating film 60, source electrode 50, It mainly has a surface protection electrode 70, a drain electrode 14, and a back surface protection electrode 15.
  • Silicon carbide substrate 7 mainly includes silicon carbide semiconductor substrate 10 described in the first embodiment and silicon carbide epitaxial layer 5 provided on first main surface 10a of silicon carbide semiconductor substrate 10.
  • Silicon carbide epitaxial layer 5 has a drift region 81, a body region 82, a source region 83, and a contact region 84.
  • the drift region 81 is an n-type (first conductivity type) region containing an impurity such as nitrogen.
  • the impurity concentration in drift region 81 is, for example, about 5.0 ⁇ 10 15 cm ⁇ 3 .
  • the body region 82 is a region having a p-type (second conductivity type). Impurities contained in body region 82 are, for example, Al (aluminum), B (boron), and the like.
  • the impurity concentration contained in body region 82 is, for example, about 1 ⁇ 10 17 cm ⁇ 3 .
  • Source region 83 is an n-type region. Source region 83 is formed inside body region 82 so as to be surrounded by body region 82. Source region 83 contains an impurity such as P (phosphorus) at a higher concentration than the impurity contained in drift region 81, for example, a concentration of 1 ⁇ 10 20 cm ⁇ 3 . Source region 83 is separated from drift region 81 by body region 82.
  • impurity such as P (phosphorus)
  • Contact region 84 is a p-type region. Contact region 84 is formed in contact with source region 83 and body region 82. Contact region 84 contains impurities such as Al and B at a higher concentration than impurities contained in body region 82. The impurity concentration of Al, B, etc. in contact region 84 is, for example, 1 ⁇ 10 20 cm ⁇ 3 .
  • Gate insulating film 90 is in contact with fifth main surface 7 a of silicon carbide substrate 7, and extends from the upper surface of one source region 83 to the upper surface of the other source region 83. It is formed on the fifth main surface 7a. Gate insulating film 90 is formed in contact with source region 83, body region 82, and drift region 81. Gate insulating film 90 is made of, for example, silicon dioxide.
  • the gate electrode 40 is disposed in contact with the gate insulating film 90 so as to extend from one source region 83 to the other source region 83.
  • the gate electrode 40 is formed above the source region 83, the body region 82, and the drift region 81 via the gate insulating film 90.
  • the gate electrode 40 is made of a conductor such as polysilicon or Al.
  • Source electrode 50 extends from each of the pair of source regions 83 to contact region 84 in a direction away from gate insulating film 90 and is in contact with fifth main surface 7a of silicon carbide substrate 7. Has been. Source electrode 50 is in contact with source region 83 and contact region 84.
  • the interlayer insulating film 60 is provided in contact with the gate electrode 40 and the gate insulating film 90.
  • the interlayer insulating film 60 electrically insulates the gate electrode 40 and the source electrode 50 from each other.
  • the surface protection electrode 70 is formed in contact with the source electrode 50 and is made of a conductor such as Al.
  • the surface protection electrode 70 is electrically connected to the source region 83 through the source electrode 50.
  • the drain electrode 14 is provided in contact with the second main surface 10b of the silicon carbide semiconductor substrate 10.
  • the drain electrode 14 may be made of another material capable of making ohmic contact with the silicon carbide semiconductor substrate 10 such as NiSi (nickel silicide). Thereby, drain electrode 14 is electrically connected to silicon carbide semiconductor substrate 10.
  • the back surface protective electrode 15 is formed in contact with the main surface of the drain electrode 14 opposite to the silicon carbide semiconductor substrate 10.
  • the back surface protection electrode 15 has a laminated structure including, for example, a Ti layer, a Pt layer, and an Au layer.
  • MOSFET 100 as an example of the silicon carbide semiconductor device according to the second embodiment will be described.
  • silicon carbide semiconductor substrate 10 is prepared by the method described in the first embodiment.
  • silicon carbide epitaxial layer 5 is formed on first main surface 10a of silicon carbide semiconductor substrate 10 by, for example, a CVD (Chemical Vapor Deposition) method.
  • a carrier gas containing hydrogen (H 2 ), monosilane (SiH 4 ), propane (C 3 H 8 ), and nitrogen (N 2 ) are formed on first main surface 10a of silicon carbide semiconductor substrate 10. Is supplied, and silicon carbide semiconductor substrate 10 is heated to, for example, about 1500 ° C. to 1700 ° C.
  • silicon carbide epitaxial layer 5 is formed on first main surface 10a of silicon carbide semiconductor substrate 10.
  • silicon carbide substrate 7 having fifth main surface 7a and second main surface 10b opposite to fifth main surface 7a is prepared.
  • ion implantation is performed on the fifth main surface 7 a of the silicon carbide substrate 7.
  • Al (aluminum) ions are implanted into fifth main surface 7 a of silicon carbide substrate 7, whereby p type body region 82 is formed in silicon carbide epitaxial layer 5.
  • P (phosphorus) ions are implanted into the body region 82 at a depth shallower than the implantation depth of the Al ions, whereby the source region 83 having the n-type conductivity is formed.
  • Al ions are further implanted into the source region 83 to form a contact region 84 having a depth equivalent to that of the source region 83 while being adjacent to the source region 83 and having a p-type conductivity.
  • an activation annealing step is performed.
  • silicon carbide substrate 7 By heating silicon carbide substrate 7 at a temperature of, for example, 1700 ° C. for about 30 minutes, the impurities introduced in the ion implantation step are activated. As a result, desired carriers are generated in the region where the impurity is introduced.
  • a gate oxide film forming step is performed. For example, by heating silicon carbide substrate 7 in an atmosphere containing oxygen, gate insulating film 90 made of silicon dioxide is formed so as to cover fifth main surface 7a of silicon carbide substrate 7.
  • a gate electrode formation step is performed.
  • the gate electrode 40 made of polysilicon containing impurities is formed on the gate insulating film 90 by LPCVD (Low Pressure Chemical Vapor Deposition).
  • an interlayer insulating film forming step is performed.
  • an interlayer insulating film 60 made of silicon dioxide is formed so as to cover the gate insulating film 90 and the gate electrode 40 by P (Plasma) -CVD.
  • a source electrode forming step is performed.
  • the interlayer insulating film 60 and the gate insulating film 90 are removed, and a region where the source region 83 and the contact region 84 are exposed is formed.
  • a metal layer containing, for example, NiSi or TiAlSi (titanium aluminum silicon) is formed in the above region by, for example, sputtering. When the metal layer is heated, at least a part of the metal layer is silicided, and the source electrode 50 that is in ohmic contact with the source region 83 is formed.
  • a surface protection electrode 70 is formed in contact with the source electrode 50.
  • a drain electrode forming step is performed.
  • a metal layer made of, for example, NiSi is formed.
  • the metal layer may be TiAlSi, for example.
  • the formation of the metal layer is preferably performed by a sputtering method.
  • the formation of the metal layer may be performed by vapor deposition. By heating the metal layer, at least a part of the metal layer is silicided, and a drain electrode 14 that is in ohmic contact with the silicon carbide semiconductor substrate 10 is formed.
  • a back surface protection electrode 15 is formed in contact with the drain electrode 14.
  • MOSFET 100 includes a silicon carbide substrate 7 and a drain electrode 14. Drain electrode 14 is provided in contact with silicon carbide semiconductor substrate 10. Thereby, the curvature of MOSFET100 can be reduced effectively.
  • the silicon carbide semiconductor device may be a trench type MOSFET, IGBT (Insulated Gate Bipolar Transistor, Insulated Gate Bipolar Transistor). Or a Schottky barrier diode.
  • silicon carbide semiconductor substrates (sample 1 to sample 12 and sample 24 to sample 31) according to examples of the present invention were prepared by the method described in the first embodiment. Specifically, silicon carbide single crystal 1 was grown on third main surface 2a of seed crystal 2 by sublimation using seed crystal 2 having a diameter of third main surface 2a of about 150 mm. Referring to FIG. 6, silicon carbide single crystal 1 is cut at a position 5 mm or more away from third main surface 2 a of seed crystal 2, and second is separated from third main surface 2 a of seed crystal 2 by 5 mm or more. And a first silicon carbide single crystal portion 11 from the third main surface 2a of the seed crystal 2 to 5 mm.
  • silicon carbide semiconductor substrate 10 By slicing second silicon carbide single crystal portion 12 along a plane perpendicular to the normal line of third main surface 2a of seed crystal 2, silicon carbide semiconductor substrate 10 according to the example of the present invention was prepared. Similarly, silicon carbide semiconductor substrates (samples 13 to 23 and samples 32 to 33) according to comparative examples were prepared. Referring to FIG. 4, in the step of manufacturing silicon carbide single crystal 1 according to the example of the present invention by the sublimation method, the nitrogen concentration is set to about 1% to 5% and the flow rate of nitrogen gas is set to about 10 sccm to 50 sccm. . On the other hand, in the step of manufacturing silicon carbide single crystal 1 according to the comparative example by the sublimation method, the nitrogen concentration was set to about 0.5%, and the flow rate of nitrogen gas was set to about 5 sccm.
  • the thicknesses of silicon carbide semiconductor substrates 10 according to Samples 1 to 12 and Samples 24 to 31 according to the present invention are set to about 263 ⁇ m or more and 621 ⁇ m or less, and the maximum diameter 2R of the first main surface 10a is 2R.
  • the maximum diameter 2R of the first main surface 10a is 2R.
  • d / 2R was about 1.75 ⁇ 10 ⁇ 3 or more and 4.14 ⁇ 10 ⁇ 3 or less.
  • the nitrogen concentration in the silicon carbide semiconductor substrate 10 of Samples 1 to 12 and Samples 24 to 31 according to the present invention is about 1.10 ⁇ 10 18 cm ⁇ 3 to 1.98 ⁇ 10 19 cm ⁇ 3. It was.
  • the nitrogen concentration in silicon carbide semiconductor substrate 10 of Samples 13 to 23 and Samples 32 to 33 according to the comparative example was set to about 9.60 ⁇ 10 17 cm ⁇ 3 or less.
  • the nitrogen concentration of silicon carbide semiconductor substrate 10 was measured by SIMS. The SIMS measurement was performed on the (0001) plane of the silicon carbide semiconductor substrate 10.
  • the electrostatic chuck 30 has a sensor (not shown) capable of measuring the capacitance between the silicon carbide semiconductor substrate 10 and the surface 31 of the electrostatic chuck 30, and the silicon carbide semiconductor substrate 10 is measured by the sensor. And the electrostatic capacitance between the surface 31 of the electrostatic chuck 30 is measured. For example, when silicon carbide semiconductor substrate 10 is greatly warped and is not firmly fixed by electrostatic chuck 30, the electrostatic capacity is increased, and silicon carbide semiconductor substrate 10 is not warped so much by electrostatic chuck 30. When it is firmly fixed, the capacitance becomes small.
  • the warp of silicon carbide semiconductor substrate 1 that passes the electrostatic chuck adsorption test is small, and the warp of silicon carbide semiconductor substrate 1 that fails the electrostatic chuck adsorption test is large.
  • the capacitance depends on the conductivity and thickness of silicon carbide semiconductor substrate 10 and the film structure of the surface in contact with surface 31 of electrostatic chuck 30. In the electrostatic chuck adsorption test, if the electrostatic capacity at the time of acceptance is 100%, the electrostatic capacity at the time of failure is about 20% to 50%.
  • silicon carbide semiconductor substrate 10 is heated in a state where electrostatic chuck 30 and silicon carbide semiconductor substrate 10 are heated to about 440 ° C. using heater 34 provided inside electrostatic chuck 30. The warpage was observed visually. The warp of silicon carbide semiconductor substrate 10 is observed in a direction parallel to surface 31 of electrostatic chuck 30, and the warp amount h is equal to or less than the thickness of silicon carbide semiconductor substrate 10. Larger cases were rejected. Referring to FIG.
  • silicon carbide semiconductor substrate 10 is in contact with surface 31 of electrostatic chuck 30 such that the center portion of silicon carbide semiconductor substrate 10 is in contact with surface 31 of electrostatic chuck 30 and the outer peripheral portion is not in contact with surface 31.
  • the warpage amount of silicon carbide semiconductor substrate 10 when arranged is that electrostatic chuck 30 from a position (maximum position) farthest from surface 31 of electrostatic chuck 30 of second main surface 10b of silicon carbide semiconductor substrate 10. It is the distance to the surface 31 position.
  • silicon carbide semiconductor substrate 10 has surface 31 of electrostatic chuck 30 such that the outer peripheral portion of silicon carbide semiconductor substrate 10 is in contact with surface 31 of electrostatic chuck 30 and the central portion is not in contact with surface 31.
  • the amount of warping of silicon carbide semiconductor substrate 10 when arranged on the electrostatic chuck is from the position (maximum position) farthest from surface 31 of electrostatic chuck 30 of second main surface 10b of silicon carbide semiconductor substrate 10. It is the distance from the surface 31 of 30 to the nearest position (minimum position).
  • first main surface 10a of silicon carbide semiconductor substrate 10 is a (0001) plane (that is, a silicon surface), and second main surface 10b is a (000-1) plane ( In other words, it was observed that the silicon carbide semiconductor substrate 10 was warped so that the (0001) plane was convex and the (000-1) plane was concave.
  • the evaluation result of the sample that passed both the electrostatic chuck adsorption test and the warp visual test was A.
  • the evaluation result of the sample that passed in the electrostatic chuck adsorption test but failed in the warp visual test was designated as B.
  • the evaluation result of the sample that failed both in the electrostatic chuck adsorption test and the warp visual test was C.
  • the warpage of silicon carbide semiconductor substrate 10 can be reduced by setting the nitrogen concentration of silicon carbide semiconductor substrate 10 to 1 ⁇ 10 18 cm ⁇ 3 or more. It was also confirmed that the warp of silicon carbide semiconductor substrate 10 can be further reduced by setting the nitrogen concentration of silicon carbide semiconductor substrate 10 to 5 ⁇ 10 18 cm ⁇ 3 or more.
  • silicon carbide single crystal 1 was grown on third main surface 2a of seed crystal 2 by a sublimation method using a crucible.
  • the length L of the straight body portion of the silicon carbide single crystal 1 was 25.0 mm.
  • the silicon carbide single crystal 1 is taken out of the crucible together with the seed crystal 2, and the silicon carbide single crystal 1 is sliced along a plane perpendicular to the growth direction of the silicon carbide single crystal 1, and 20 silicon carbide semiconductors having a thickness of 0.8 mm
  • Silicon carbide semiconductor substrate 10 cut out from region of silicon carbide single crystal 1 in contact with third main surface 2a of seed crystal 2 is used as sample 53, and a silicon carbide single crystal separated from third main surface 2a of seed crystal 2 by 16 mm
  • Sample 34 was silicon carbide semiconductor substrate 10 cut out from region 1.
  • first region S1 of first silicon carbide single crystal portion 11 is cut out as sample 53
  • second region S20 of second silicon carbide single crystal portion 12 is cut out. Sample 34 was obtained.
  • X is from 5.6 mm to 16.0 mm.
  • Silicon carbide semiconductor substrate 10 was designated as sample 34 to sample 47, and silicon carbide semiconductor substrate 10 having X from 0.8 mm to 4.8 mm was designated as sample 48 to sample 53. From another viewpoint, the silicon carbide semiconductor substrate 10 having X / L of 0.22 to 0.64 is designated as Sample 34 to Sample 47, and the silicon carbide semiconductor substrate having X / L of 0.03 to 0.19. 10 was designated as Sample 48 to Sample 53.
  • Warpage of silicon carbide semiconductor substrate 10 relating to samples 34 to 53 was measured at room temperature.
  • the electrostatic chuck adsorption test described above was performed on samples 38 to 39, samples 42 to 43, sample 48, and sample 53.
  • the standard of the evaluation result of the electrostatic chuck adsorption test is the same as that of Example 1.
  • the warpage of silicon carbide semiconductor substrate 10 relating to samples 34 to 47 showed a small value of about 15.5 ⁇ m to about 18.5 ⁇ m.
  • the warpage of silicon carbide semiconductor substrate 10 according to samples 48 to 53 showed a large value of about 18.7 ⁇ m to 22.0 ⁇ m.
  • the evaluation result of the electrostatic chuck adsorption test of silicon carbide semiconductor substrate 10 according to sample 38, sample 39, and sample 42 is A
  • the evaluation result of the electrostatic chuck adsorption test of silicon carbide semiconductor substrate 10 according to sample 43 is B
  • the evaluation result of the electrostatic chuck adsorption test of the silicon carbide semiconductor substrate 10 according to Sample 48 and Sample 53 was C.
  • silicon carbide semiconductor substrate 10 obtained by slicing a portion separated from third main surface 2a of seed crystal 2 by 5 mm or more along the normal direction of third main surface 2a (that is, samples 34 to 34).
  • the warpage of the silicon carbide semiconductor substrate 10) according to the sample 47 was small, and the evaluation result of the electrostatic chuck adsorption test was A or B.
  • the warpage of the silicon carbide semiconductor substrate 10) according to 53 was large, and the evaluation result of the electrostatic chuck adsorption test was C.
  • silicon carbide semiconductor substrate 10 obtained by slicing a portion of silicon carbide single crystal 1 having X / L of 0.2 or more (that is, silicon carbide semiconductor substrate according to samples 34 to 47) The warpage of 10) was small, and the evaluation result of the electrostatic chuck adsorption test was A or B.
  • warpage of silicon carbide semiconductor substrate 10 (that is, silicon carbide semiconductor substrate 10 according to samples 48 to 53) obtained by slicing a portion of silicon carbide single crystal 1 having X / L of less than 0.2 is The evaluation result of the electrostatic chuck adsorption test was C.
  • the silicon carbide single crystal 1 is obtained by slicing a portion separated from the third main surface 2a of the seed crystal 2 by 5 mm or more along the normal direction of the third main surface 2a. It was confirmed that the warp of silicon carbide semiconductor substrate 10 can be reduced. Silicon carbide semiconductor obtained by slicing a portion of silicon carbide single crystal 1 that is 9 mm or more away from third main surface 2a of seed crystal 2 along the normal direction of third main surface 2a It was confirmed that the warpage of the substrate 10 can be further reduced.
  • silicon carbide semiconductor substrate 10 obtained by slicing a portion separated from third main surface 2a of seed crystal 2 by 9 mm or more along the normal direction of third main surface 2a was only A.
  • silicon carbide semiconductor substrate 10 obtained by slicing a portion of silicon carbide single crystal 1 having an X / L of 0.38 or more was only A.
  • MOSFET semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　炭化珪素半導体基板（１０）は、第１の主面（１０ａ）と、第１の主面（１０ａ）と反対の第２の主面（１０ｂ）と備え、不純物として窒素を含む。炭化珪素半導体基板（１０）の厚み（ｄ）を第１の主面（１０ａ）の最大径（２Ｒ）で除した比は４×１０-3以下であり、かつ窒素の濃度は１×１０18ｃｍ-3以上である。これにより、反りを低減可能な炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置を提供する。

Description

炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置
　この発明は、炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置に関し、特定的には、反りを低減可能な炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置に関する。
　近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
　たとえば、特開２０１２－２１４３７６号公報（特許文献１）には、直径が７５ミリメートルであり、かつ厚みが６００μｍである炭化珪素ウエハの製造方法が記載されている。当該炭化珪素ウエハの製造方法によれば、炭化珪素ブールを薄切りにしてウエハ状とした後、ラッピング下方力をウエハを折り曲げる下方力未満に制限しつつ炭化珪素ウエハがラッピングされる。
特開２０１２－２１４３７６号公報
　炭化珪素半導体基板を加熱する工程において炭化珪素半導体基板に反りが発生すると、炭化珪素エピタキシャル層を成膜する場合、炭化珪素エピタキシャル層の膜厚のばらつきが発生する。また炭化珪素エピタキシャル層の成膜後における炭化珪素半導体基板の反りは、炭化珪素エピタキシャル層の割れやはがれの原因となる。さらに活性化アニールや電極の合金化アニールを行う場合、炭化珪素半導体基板の反りは電気的特性の不均一性の原因となる。さらに静電チャック方式で炭化珪素半導体基板を吸着する際に、炭化珪素半導体基板の反りが大きいと、静電チャックに吸着できない場合も発生する。
　特開２０１２－２１４３７６号公報に記載のように炭化珪素半導体基板の直径が７５ｍｍ程度であり、かつ厚みが６００μｍ程度の場合であれば、上記のような製造上の問題はあまり発生していなかった。しかしながら、直径がたとえば１００ｍｍ超程度と大きく、かつ厚みが６００μｍ未満程度に小さい炭化珪素半導体基板において、炭化珪素半導体基板の反りが原因となって上述のような製造上の問題が顕著になっており、炭化珪素半導体基板の反りの低減が求められている。
　この発明は、上記のような課題を解決するために成されたものであり、その目的は、反りを低減可能な炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置を提供することである。
　本発明に係る炭化珪素半導体基板は、第１の主面と、第１の主面と反対の第２の主面と備え、不純物として窒素を含む。炭化珪素半導体基板の厚みを第１の主面の最大径で除した比は４×１０-3以下であり、かつ窒素の濃度は１×１０18ｃｍ-3以上である。
　本発明によれば、反りを低減可能な炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置を提供することができる。
本発明の実施の形態１に係る炭化珪素半導体基板の構造を概略的に説明するための平面模式図である。 本発明の実施の形態１に係る炭化珪素半導体基板の構造を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体基板の製造方法の第１の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体基板の製造方法の第２の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体基板の製造方法の第３の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体基板の製造方法の第４の工程を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体基板の反りを測定する方法を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体基板の反りを測定する方法を概略的に説明するための断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体基板に含まれる窒素の濃度と、ｄ／２Ｒとの関係を説明するための図である。
　以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
　［本願発明の実施形態の説明］
　発明者らは、炭化珪素半導体基板の反りを低減する方法について鋭意検討の結果、以下の知見を得て本発明を見出した。
　近年、炭化珪素半導体基板は、表面の直径が大きくなり、厚みが小さくなる傾向にある。表面の直径が大きくなり、厚みが小さくなると、炭化珪素半導体基板は反りやすくなる。炭化珪素半導体基板の表面の最大径を２Ｒとし、厚みをｄとした場合、ｄ／２Ｒが４．０×１０-3以下程度になると、上述したような製造上の問題が顕著になってくる。
　炭化珪素半導体基板が含む窒素などの不純物の濃度が高くなると炭化珪素半導体基板が硬くなり、炭化珪素半導体基板の反りを低減することができる。発明者は鋭意研究の結果、炭化珪素半導体基板が含む窒素の濃度を１×１０18ｃｍ-3以上とすることにより、炭化珪素半導体基板を硬化させ、たとえば３５０℃程度の高温時における炭化珪素半導体基板の反りを効果的に低減することができることを見出した。
　（１）実施の形態に係る炭化珪素半導体基板１０は、第１の主面１０ａと、第１の主面１０ａと反対の第２の主面１０ｂと備え、不純物として窒素を含む。炭化珪素半導体基板１０の厚みｄを第１の主面１０ａの最大径２Ｒで除した比は４×１０-3以下であり、かつ窒素の濃度は１×１０18ｃｍ-3以上である。これにより、炭化珪素半導体基板１０の反りを低減することができる。
　（２）上記（１）に係る炭化珪素半導体基板１０において好ましくは、第１の主面１０ａの最大径２Ｒは、１００ｍｍよりも大きい。これにより、第１の主面１０ａの最大径２Ｒが１００ｍｍよりも大きい炭化珪素半導体基板１０の反りを効果的に低減することができる。
　（３）上記（１）または（２）に係る炭化珪素半導体基板１０において好ましくは、炭化珪素半導体基板１０の厚みｄは、２５０μｍ以上６００μｍ未満である。これにより、２５０μｍ以上６００μｍ未満の厚みを有する炭化珪素半導体基板１０の反りを効果的に低減することができる。
　（４）上記（１）～（３）のいずれかに係る炭化珪素半導体基板１０において好ましくは、窒素の濃度は、５×１０18ｃｍ-3以上である。これにより、炭化珪素半導体基板１０の反りをより効果的に低減することができる。
　（５）上記（１）～（４）のいずれかに係る炭化珪素半導体基板１０において好ましくは、窒素の濃度は、２×１０19ｃｍ-3以下である。これにより、炭化珪素半導体基板１０の結晶性の劣化を抑制することができる。
　（６）上記（１）～（５）のいずれかに係る炭化珪素半導体基板１０において好ましくは、炭化珪素半導体基板１０の厚みｄを第１の主面１０ａの最大径２Ｒで除した比は１．６×１０-3以上である。これにより、炭化珪素半導体基板１０の反りをより効果的に低減することができる。
　（７）上記（１）～（６）のいずれかに係る炭化珪素半導体基板１０において好ましくは、炭化珪素半導体基板１０は、炭化珪素からなる種結晶２を用いた昇華法によって種結晶２の主面２ａ上に成長させた炭化珪素単結晶１の中で、種結晶２の主面２ａから主面２ａの法線方向に沿って５ｍｍ以上離れた部分をスライスすることにより得られたものである。炭化珪素単結晶１の中で種結晶２の主面２ａに近い部分は、結晶欠陥が多くなり炭化珪素半導体基板１０の結晶性が劣化しやすいと考えられる。種結晶２の主面２ａから主面２ａの法線方向に沿って５ｍｍ以上離れた炭化珪素単結晶１の部分をスライスすることにより、結晶性の良好な炭化珪素半導体基板１０を得ることができる。
　（８）実施の形態に係る炭化珪素半導体装置１００は、上記（１）～（７）のいずれかに係る炭化珪素半導体基板１０と、電極１４とを備える。電極１４は、炭化珪素半導体基板１０に接して設けられている。これにより、炭化珪素半導体装置１００の反りを効果的に低減することができる。
　［本願発明の実施形態の詳細］
　（実施の形態１）
　まず、本発明の実施の形態１に係る炭化珪素半導体基板１０の構成について説明する。
　図１および図２を参照して、実施の形態１に係る炭化珪素半導体基板１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなり、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有している。炭化珪素半導体基板１０の第１の主面１０ａの半径Ｒは、たとえば７５ｍｍであり、最大径２Ｒは、たとえば１５０ｍｍである。好ましくは、炭化珪素半導体基板１０の第１の主面１０ａの最大径２Ｒは、１００ｍｍより大きく、より好ましくは１５０ｍｍ以上であり、さらに好ましくは２００ｍｍ以上である。炭化珪素半導体基板１０の第１の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から８°以下オフした面である。具体的には、第１の主面１０ａは、たとえば（０００１）面または（０００１）面から８°以下程度オフした面であり、第２の主面１０ｂは、（０００－１）面または（０００－１）面から８°以下程度オフした面である。第１の主面１０ａは、（０００－１）面または（０００－１）面から８°以下程度オフした面であり、第２の主面１０ｂは、（０００１）面または（０００１）面から８°以下程度オフした面であってもよい。
　図２を参照して、炭化珪素半導体基板１０の厚みｄは、たとえば２５０μｍ以上６００μｍ未満であり、好ましくは３００μｍ以上６００μｍ未満であり、さらに好ましくは２５０μｍ以上５００μｍ以下であり、さらに好ましくは３５０μｍ以上５００μｍ以下である。炭化珪素半導体基板１０の厚みｄを第１の主面１０ａの最大径２Ｒで除した比（以後、ｄ／２Ｒとも称す）は４×１０-3以下である。たとえば、炭化珪素半導体基板１０の厚みｄが５００μｍであり、かつ第１の主面１０ａの最大径２Ｒが１５０ｍｍの場合、ｄ／２Ｒは約３．３×１０-3である。また、炭化珪素半導体基板１０の厚みｄが２５０μｍであり、かつ第１の主面１０ａの最大径２Ｒが１００ｍｍの場合、ｄ／２Ｒは２．５×１０-3である。さらに、炭化珪素半導体基板１０の厚みｄが３５０μｍであり、かつ第１の主面１０ａの最大径２Ｒが１５０ｍｍの場合、ｄ／２Ｒは約２．３×１０-3である。実施の形態１に係る炭化珪素半導体基板１０において、ｄ／２Ｒは、１．６×１０-3以上４×１０-3以下であり、好ましくは、ｄ／２Ｒは２．０×１０-3以上４．０×１０-3以下であり、より好ましくはｄ／２Ｒは１．６×１０-3以上３．３×１０-3以下であり、さらに好ましくはｄ／２Ｒは２．０×１０-3以上３．３×１０-3以下である。上記ｄ／２Ｒの範囲は、それぞれ炭化珪素基板１０の厚みが２５０μｍ以上６００μｍ以下、３００μｍ以上６００μｍ以下、２５０μｍ以上５００μｍ以下および３５０μｍ以上５００μｍ以下の場合に対応する。
　炭化珪素半導体基板１０は、不純物として窒素を含んでいる。不純物としての窒素の濃度は、１×１０18ｃｍ-3以上であり、好ましくは、５×１０18ｃｍ-3以上である。より好ましくは、不純物としての窒素の濃度は、１×１０18ｃｍ-3以上２×１０19ｃｍ-3以下であり、さらに好ましくは、５×１０18ｃｍ-3以上２×１０19ｃｍ-3以下である。なお、炭化珪素半導体基板１０の窒素濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ－ｍｉｃｒｏｐｒｏｂｅ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｅｒ）により測定可能である。
　次に、実施の形態１に係る炭化珪素半導体基板の製造方法について説明する。
　まず、炭化珪素単結晶成長装置としての坩堝２０が準備される。図３を参照して、坩堝２０は、たとえばグラファイトからなり、種結晶保持部２１と原料収容部２２とを主に有している。種結晶保持部２１は、単結晶炭化珪素からなる種結晶２を保持可能に構成されている。原料収容部２２は、多結晶炭化珪素からなる炭化珪素原料３を配置可能に構成されている。坩堝の外径はたとえば１６０ｍｍ程度であり、内径はたとえば１２０ｍｍ程度である。坩堝の周囲を取り囲むように加熱部（図示せず）が設けられている。加熱部は、たとえば誘導加熱用コイルや抵抗加熱式ヒータなどである。加熱部は坩堝２０を炭化珪素の昇華温度まで昇温可能に構成されている。
　次に、種結晶２および炭化珪素原料３が坩堝２０に配置される。たとえばポリタイプ４Ｈの六方晶炭化珪素からなる種結晶２が種結晶保持部２１に固定される。種結晶２は、第３の主面２ａと、第３の主面２ａと反対側の第４の主面２ｂとを有する。種結晶２の第４の主面２ｂは、種結晶保持部２１と接し、種結晶保持部２１により保持されている。炭化珪素原料３は、原料収容部２２に収容される。炭化珪素原料３は、たとえば多結晶炭化珪素からなる。種結晶２の第３の主面２ａが、炭化珪素原料３の表面に対向するように、炭化珪素原料３が原料収容部２２に配置される。以上のように、炭化珪素からなる種結晶２と、炭化珪素原料３とが坩堝２０に配置される。
　種結晶２の第３の主面２ａの最大径は、たとえば１５０ｍｍである。種結晶２の第３の主面２ａの最大径は、好ましくは１００ｍｍ以上であり、より好ましくは１５０ｍｍ以上である。種結晶２の第３の主面２ａは、たとえば（０００－１）面であり、種結晶２の第４の主面２ｂは、たとえば（０００１）面である。
　次に、炭化珪素単結晶成長工程が実施される。具体的には、炭化珪素原料３および種結晶２が配置された坩堝２０が、たとえばヘリウムガスあるいはアルゴンガス、および窒素ガスを含む雰囲気ガス中において、常温から炭化珪素結晶が昇華する温度（たとえば２３００℃）まで加熱される。種結晶２は、炭化珪素原料３よりも低い温度になるように加熱される。つまり、炭化珪素原料３から種結晶２に向かう方向に沿って温度が低くなるように坩堝２０が加熱される。次に、坩堝２０内の圧力をたとえば１ｋＰａにまで低減する。これにより、坩堝２０内の炭化珪素原料３が昇華して種結晶２の第３の主面２ａ上に再結晶することにより、種結晶２の第３の主面２ａ上に炭化珪素単結晶１が成長し始める。炭化珪素単結晶１の成長は、たとえば１００時間程度実施される。以上により、種結晶２の第３の主面２ａ上に炭化珪素単結晶１が成長する（図４参照）。
　図４に示すように、炭化珪素単結晶成長工程において、種結晶２の第３の主面２ａと平行な方向に沿った炭化珪素単結晶１の最大寸法が、種結晶２の第３の主面２ａの最大寸法よりも大きくなるように、炭化珪素単結晶１を成長させてもよい。炭化珪素単結晶１の結晶成長が完了後、炭化珪素単結晶１が種結晶２とともに坩堝２０から取り出される。図５を参照して、種結晶２の第３の主面２ａに対して垂直な方向に沿った、種結晶２の外周端部における炭化珪素単結晶１の厚み（つまり炭化珪素単結晶１の直胴部の長さＬ）は、たとえば２５ｍｍ以上であり、好ましくは４０ｍｍ以上であり、より好ましくは１００ｍｍ以上である。種結晶２の第３の主面２ａに対して垂直な方向に沿った、炭化珪素単結晶１の最大厚み（つまり炭化珪素単結晶１の結晶長Ｈ）は、たとえば３０ｍｍ以上であり、好ましくは５０ｍｍ以上であり、より好ましくは１１０ｍｍ以上である。
　次に、炭化珪素単結晶をスライスする工程が実施される。図５および図６を参照して、たとえばワイヤーソーにより炭化珪素単結晶１がスライスされる。炭化珪素単結晶１は、たとえば種結晶２の第３の主面２ａの法線に交差する面（好ましくは、当該法線と垂直な面）でスライスされる。種結晶２の第３の主面２ａから、種結晶２の法線方向に沿って５ｍｍ以上離れた部分である第２の炭化珪素単結晶部１２を切り取り、当該第２の炭化珪素単結晶部１２を種結晶２の第３の主面２ａの法線に交差する面でスライスすることにより、複数枚の炭化珪素半導体基板（図１参照）が得られる。また種結晶２の第３の主面２ａから法線方向に沿って５ｍｍまでの部分（５ｍｍ未満の部分）である第１の炭化珪素単結晶部１１は、炭化珪素半導体基板として用いられず廃棄される。言い換えれば、種結晶２の第３の主面２ａの法線方向に沿った、種結晶２の第３の主面２ａから第１の炭化珪素単結晶部１１の切断面までの距離Ｈ１は５ｍｍ以上であり、好ましくは９ｍｍ以上である。好ましくは、直胴部の長さをＬとし、種結晶２の第３の主面２ａから炭化珪素単結晶２の成長方向に沿った距離をＸとした場合、Ｘ／Ｌが０．２以上であり、よりこの好ましくは０．３８以上である。
　次に、実施の形態１に係る炭化珪素半導体基板の作用効果について説明する。
　実施の形態１に係る炭化珪素半導体基板１０によれば、炭化珪素半導体基板１０の厚みｄを第１の主面１０ａの最大径２Ｒで除した比は４×１０-3以下であり、かつ窒素の濃度は１×１０18ｃｍ-3以上である。これにより、炭化珪素半導体基板１０の反りを効果的に低減することができる。
　また実施の形態１に係る炭化珪素半導体基板１０によれば、第１の主面１０ａの最大径２Ｒは、１００ｍｍよりも大きい。これにより、第１の主面１０ａの最大径２Ｒが１００ｍｍよりも大きい炭化珪素半導体基板１０の反りを効果的に低減することができる。
　さらに実施の形態１に係る炭化珪素半導体基板１０によれば、炭化珪素半導体基板１０の厚みｄは、２５０μｍ以上６００μｍ未満である。これにより、２５０μｍ以上６００μｍ未満の厚みを有する炭化珪素半導体基板１０の反りを効果的に低減することができる。
　さらに実施の形態１に係る炭化珪素半導体基板１０によれば、窒素の濃度は、５×１０18ｃｍ-3以上ある。これにより、炭化珪素半導体基板１０の反りをより効果的に低減することができる。
　さらに実施の形態１に係る炭化珪素半導体基板１０によれば、窒素の濃度は、２×１０19ｃｍ-3以下である。これにより、炭化珪素半導体基板１０の結晶性の劣化を抑制することができる。
　さらに実施の形態１に係る炭化珪素半導体基板１０によれば、炭化珪素半導体基板１０の厚みｄを第１の主面１０ａの最大径２Ｒで除した比は１．６×１０-3以上である。これにより、炭化珪素半導体基板１０の反りをより効果的に低減することができる。
　さらに実施の形態１に係る炭化珪素半導体基板１０によれば、炭化珪素半導体基板１０は、炭化珪素からなる種結晶２を用いた昇華法によって種結晶２の主面２ａ上に成長させた炭化珪素単結晶１の中で、種結晶２の主面２ａから主面２ａの法線方向に沿って５ｍｍ以上離れた部分をスライスすることにより得られたものである。炭化珪素単結晶１の中で種結晶２の主面２ａに近い部分は、結晶欠陥が多くなり炭化珪素半導体基板１０の結晶性が劣化しやすいと考えられる。種結晶２の主面２ａから主面２ａの法線方向に沿って５ｍｍ以上離れた炭化珪素単結晶１の部分をスライスすることにより、結晶性の良好な炭化珪素半導体基板１０を得ることができる。
　（実施の形態２）
　次に、本発明の実施の形態２に係る炭化珪素半導体装置の構成について説明する。
　図９を参照して、実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１００は、炭化珪素基板７と、ゲート電極４０と、ゲート絶縁膜９０と、層間絶縁膜６０と、ソース電極５０と、表面保護電極７０と、ドレイン電極１４と、裏面保護電極１５とを主に有している。
　炭化珪素基板７は、実施の形態１で説明した炭化珪素半導体基板１０と、炭化珪素半導体基板１０の第１の主面１０ａ上に設けられた炭化珪素エピタキシャル層５とを主に有している。炭化珪素エピタキシャル層５は、ドリフト領域８１と、ボディ領域８２と、ソース領域８３と、コンタクト領域８４とを有している。ドリフト領域８１は、窒素などの不純物を含むｎ型（第１導電型）の領域である。ドリフト領域８１における不純物濃度は、たとえば５．０×１０15ｃｍ-3程度である。ボディ領域８２はｐ型（第２導電型）を有する領域である。ボディ領域８２に含まれる不純物は、たとえばＡｌ（アルミニウム）、Ｂ（ホウ素）などである。ボディ領域８２に含まれる不純物濃度は、たとえば１×１０17ｃｍ-3程度である。
　ソース領域８３はｎ型領域である。ソース領域８３は、ボディ領域８２に取り囲まれるように、ボディ領域８２の内部に形成されている。ソース領域８３は、たとえばＰ（リン）などの不純物をドリフト領域８１に含まれる不純物よりも高い濃度、たとえば１×１０20ｃｍ-3の濃度で含んでいる。ソース領域８３は、ボディ領域８２によりドリフト領域８１と隔てられている。
　コンタクト領域８４はｐ型領域である。コンタクト領域８４は、ソース領域８３およびボディ領域８２に接して形成されている。コンタクト領域８４は、たとえばＡｌ、Ｂなどの不純物をボディ領域８２に含まれる不純物よりも高い濃度で含んでいる。コンタクト領域８４におけるＡｌ、Ｂなどの不純物濃度はたとえば１×１０20ｃｍ-3である。
　ゲート絶縁膜９０は、炭化珪素基板７の第５の主面７ａに接触し、一方のソース領域８３の上部表面から他方のソース領域８３の上部表面にまで延在するように炭化珪素基板７の第５の主面７ａ上に形成されている。ゲート絶縁膜９０は、ソース領域８３、ボディ領域８２およびドリフト領域８１に接して形成されている。ゲート絶縁膜９０は、たとえば二酸化珪素からなっている。
　ゲート電極４０は、一方のソース領域８３上から他方のソース領域８３上にまで延在するように、ゲート絶縁膜９０に接触して配置されている。ゲート電極４０は、ソース領域８３、ボディ領域８２およびドリフト領域８１の上方にゲート絶縁膜９０を介して形成されている。ゲート電極４０は、ポリシリコン、Ａｌなどの導電体からなっている。
　ソース電極５０は、一対のソース領域８３上のそれぞれから、ゲート絶縁膜９０から離れる向きにコンタクト領域８４上にまで延在するとともに、炭化珪素基板７の第５の主面７ａに接触して配置されている。ソース電極５０は、ソース領域８３およびコンタクト領域８４と接する。
　層間絶縁膜６０は、ゲート電極４０およびゲート絶縁膜９０と接して設けられている。層間絶縁膜６０は、ゲート電極４０とソース電極５０とを電気的に絶縁している。表面保護電極７０は、ソース電極５０に接触して形成されており、Ａｌなどの導電体からなっている。そして、表面保護電極７０は、ソース電極５０を介してソース領域８３と電気的に接続されている。
　ドレイン電極１４は、炭化珪素半導体基板１０の第２の主面１０ｂ上に接触して設けられている。このドレイン電極１４は、ＮｉＳｉ（ニッケルシリサイド）など、炭化珪素半導体基板１０とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極１４は炭化珪素半導体基板１０と電気的に接続されている。
　裏面保護電極１５は、ドレイン電極１４の炭化珪素半導体基板１０とは反対側の主面に接して形成されている。裏面保護電極１５は、たとえばＴｉ層と、Ｐｔ層と、Ａｕ層とからなる積層構造を有している。
　次に、実施の形態２に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ１００の製造方法について説明する。
　まず、実施の形態１で説明した方法により炭化珪素半導体基板１０が準備される。次に、炭化珪素半導体基板１０の第１の主面１０ａ上に炭化珪素エピタキシャル層５を、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。具体的には、炭化珪素半導体基板１０の第１の主面１０ａ上に、水素（Ｈ2）を含むキャリアガスと、モノシラン（ＳｉＨ4）、プロパン（Ｃ3Ｈ8）および窒素（Ｎ2）などを含む原料ガスとが供給され、炭化珪素半導体基板１０がたとえば１５００℃以上１７００℃以下程度に加熱される。これにより、炭化珪素エピタキシャル層５が炭化珪素半導体基板１０の第１の主面１０ａ上に形成される。以上により、第５の主面７ａと、第５の主面７ａと反対側の第２の主面１０ｂとを有する炭化珪素基板７が準備される。
　次に、炭化珪素基板７の第５の主面７ａに対してイオン注入が実施される。たとえばＡｌ（アルミニウム）イオンが、炭化珪素基板７の第５の主面７ａに対して注入されることにより、炭化珪素エピタキシャル層５内に導電型がｐ型のボディ領域８２が形成される。次に、たとえばＰ（リン）イオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域８２内に注入されることにより、導電型がｎ型のソース領域８３が形成される。そして、たとえばＡｌイオンが、ソース領域８３内にさらに注入されることにより、ソース領域８３と隣接しつつソース領域８３と同等の深さを有し、導電型がｐ型のコンタクト領域８４が形成される。また、炭化珪素エピタキシャル層５において、ボディ領域８２、ソース領域８３およびコンタクト領域８４のいずれも形成されない領域は、ドリフト領域８１となる。
　次に、活性化アニール工程が実施される。炭化珪素基板７をたとえば１７００℃の温度で３０分間程度加熱することにより、上記イオン注入工程にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
　次に、ゲート酸化膜形成工程が実施される。たとえば酸素を含む雰囲気中において炭化珪素基板７を加熱することにより、炭化珪素基板７の第５の主面７ａを覆うように二酸化珪素からなるゲート絶縁膜９０が形成される。次に、ゲート電極形成工程が実施される。たとえばＬＰＣＶＤ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜９０上に接触し、不純物を含むポリシリコンからなるゲート電極４０が形成される。次に、層間絶縁膜形成工程が実施される。たとえばＰ（Ｐｌａｓｍａ）－ＣＶＤ法により、二酸化珪素からなる層間絶縁膜６０が、ゲート絶縁膜９０およびゲート電極４０を覆うように形成される。
　次に、ソース電極形成工程が実施される。ソース電極５０を形成すべき領域において層間絶縁膜６０およびゲート絶縁膜９０が除去され、ソース領域８３およびコンタクト領域８４が露出した領域が形成される。次に、たとえばスパッタリングにより、上記領域において、たとえばＮｉＳｉまたはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含む金属層が形成される。上記金属層が加熱されることにより、上記金属層の少なくとも一部がシリサイド化し、ソース領域８３とオーミック接合するソース電極５０が形成される。ソース電極５０に接して表面保護電極７０が形成される。
　次に、ドレイン電極形成工程が実施される。ドレイン電極形成工程では、たとえばＮｉＳｉからなる金属層が形成される。当該金属層は、たとえばＴｉＡｌＳｉなどであっても構わない。金属層の形成は、好ましくはスパッタリング法により実施される。金属層の形成は蒸着により実施されても構わない。上記金属層が加熱されることにより、上記金属層の少なくとも一部がシリサイド化し、炭化珪素半導体基板１０とオーミック接合するドレイン電極１４が形成される。ドレイン電極１４に接して裏面保護電極１５が形成される。
　実施の形態２に係るＭＯＳＦＥＴ１００は、炭化珪素基板７と、ドレイン電極１４とを有する。ドレイン電極１４は、炭化珪素半導体基板１０に接して設けられている。これにより、ＭＯＳＦＥＴ１００の反りを効果的に低減することができる。
　なお上記実施の形態におけるｎ型とｐ型とが入れ替えられた構成のＭＯＳＦＥＴが用いられてもよい。また上記においては、本発明の炭化珪素半導体装置の一例として、プレーナ型のＭＯＳＦＥＴについて説明したが、炭化珪素半導体装置は、たとえばトレンチ型のＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポ-ラトランジスタ）やショットキーバリアダイオードなどであっても構わない。
　（試料の準備）
　まず、実施の形態１で説明した方法により、本発明例に係る炭化珪素半導体基板（サンプル１～サンプル１２およびサンプル２４～サンプル３１）を準備した。具体的には、第３の主面２ａの直径が約１５０ｍｍの種結晶２を用いて、昇華法により種結晶２の第３の主面２ａ上に炭化珪素単結晶１を成長させた。図６を参照して、種結晶２の第３の主面２ａから５ｍｍ以上離れた位置で炭化珪素単結晶１を切断し、種結晶２の第３の主面２ａから５ｍｍ以上離れた第２の炭化珪素単結晶部１２と、種結晶２の第３の主面２ａから５ｍｍまでの第１の炭化珪素単結晶部１１とした。第２の炭化珪素単結晶部１２を種結晶２の第３の主面２ａの法線と垂直な面でスライスすることにより、本発明例に係る炭化珪素半導体基板１０を準備した。同様に、比較例に係る炭化珪素半導体基板（サンプル１３～サンプル２３およびサンプル３２～サンプル３３）を準備した。図４を参照して、本発明例に係る炭化珪素単結晶１を昇華法により製造する工程において、窒素濃度を１％以上５％以下程度とし、窒素ガスの流量を１０ｓｃｃｍ以上５０ｓｃｃｍ以下程度とした。一方、比較例に係る炭化珪素単結晶１を昇華法により製造する工程において、窒素濃度を０．５％程度とし、窒素ガスの流量を５ｓｃｃｍ程度とした。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、本発明例に係るサンプル１～サンプル１２およびサンプル２４～サンプル３１に係る炭化珪素半導体基板１０の厚みを２６３μｍ以上６２１μｍ以下程度とし、第１の主面１０ａの最大径２Ｒを１３０ｍｍ以上１６１ｍｍ以下程度とし、ｄ／２Ｒを、１．７５×１０-3以上４．１４×１０-3以下程度とした。また、本発明例に係るサンプル１～サンプル１２およびサンプル２４～サンプル３１の炭化珪素半導体基板１０の含有窒素濃度を１．１０×１０18ｃｍ-3以上１．９８×１０19ｃｍ-3以下程度とした。一方、比較例に係るサンプル１３～サンプル２３およびサンプル３２～サンプル３３の炭化珪素半導体基板１０の含有窒素濃度を９．６０×１０17ｃｍ-3以下程度とした。炭化珪素半導体基板１０の窒素濃度をＳＩＭＳにより測定した。ＳＩＭＳ測定は炭化珪素半導体基板１０の（０００１）面に対して行われた。
　（試験方法）
　上記サンプル１～サンプル３３に係る炭化珪素半導体基板１０を用いて、静電チャック吸着試験および反り評価を実施した。図７および図８を参照して、炭化珪素半導体基板１０を静電チャック３０の表面３１に配置した。静電チャック３０の内部に設けられているヒータ３４を用いて、静電チャック３０および炭化珪素半導体基板１０を４４０℃程度に加熱した。静電チャック３０内部に配置されている第１の電極３２および第２の電極３３の間に電圧を印加させることにより、炭化珪素半導体基板１０を静電チャック３０の表面３１に固着させた。静電チャック３０は、炭化珪素半導体基板１０と静電チャック３０の表面３１との間の静電容量を測定可能なセンサ（図示せず）を有しており、当該センサにより炭化珪素半導体基板１０と静電チャック３０の表面３１との間の静電容量を測定する。たとえば炭化珪素半導体基板１０が大きく反っており、静電チャック３０により強固に固定されていない場合は、静電容量が大きくなり、炭化珪素半導体基板１０があまり反っておらず、静電チャック３０により強固に固定されている場合は、静電容量が小さくなる。つまり、静電チャック吸着試験において合格である炭化珪素半導体基板１の反りは小さく、静電チャック吸着試験において不合格である炭化珪素半導体基板１の反りは大きいと判断できる。静電容量は、炭化珪素半導体基板１０の導電率、厚みおよび静電チャック３０の表面３１に接する面の膜構造に依存する。静電チャック吸着試験において合格時における静電容量を１００％とすると、不合格時における静電容量は２０％～５０％程度である。
　また炭化珪素半導体基板１０の反りを目視で観察した。図７および図８を参照し、静電チャック３０の内部に設けられているヒータ３４を用いて、静電チャック３０および炭化珪素半導体基板１０を４４０℃程度に加熱した状態で炭化珪素半導体基板１０の反りを目視で観測した。炭化珪素半導体基板１０の反りは、静電チャック３０の表面３１と平行な方向に観測し、反り量ｈが炭化珪素半導体基板１０の厚み以下である場合を合格とし、炭化珪素半導体基板１０の厚みより大きい場合を不合格とした。図７を参照して、炭化珪素半導体基板１０の中央部が静電チャック３０の表面３１に接し、外周部が表面３１に接しないように炭化珪素半導体基板１０が静電チャック３０の表面３１に配置されている場合の炭化珪素半導体基板１０の反り量は、炭化珪素半導体基板１０の第２の主面１０ｂの静電チャック３０の表面３１から最も離れた位置（最大位置）から静電チャック３０の表面３１位置までの距離である。また図８を参照して、炭化珪素半導体基板１０の外周部が静電チャック３０の表面３１に接し、中央部が表面３１に接しないように炭化珪素半導体基板１０が静電チャック３０の表面３１に配置されている場合の炭化珪素半導体基板１０の反り量は、炭化珪素半導体基板１０の第２の主面１０ｂの静電チャック３０の表面３１から最も離れた位置（最大位置）から静電チャック３０の表面３１から最も近い位置（最小位置）までの距離である。
　図７および図８に示すように、炭化珪素半導体基板１０の第１の主面１０ａが（０００１）面（つまり珪素面）であり、かつ第２の主面１０ｂが（０００－１）面（つまり炭素面）である場合、（０００１）面が凸になり、かつ（０００－１）面が凹になるように炭化珪素半導体基板１０が反ることが観測された。
　静電チャック吸着試験および反り目視試験の双方において合格となったサンプルの評価結果をＡとした。静電チャック吸着試験において合格であるが、反り目視試験において不合格であったサンプルの評価結果をＢとした。静電チャック吸着試験および反り目視試験の双方において不合格となったサンプルの評価結果をＣとした。
　（結果）
　図１０および表１を参照して、評価結果について説明する。図１０において、評価結果がＡのサンプルを丸で示し、評価結果がＢのサンプルを三角で示し、評価結果がＣのサンプルをバツで示している。図１０に示すように、評価結果がＡまたはＢである炭化珪素半導体基板１０は、窒素濃度が１×１０18ｃｍ-3以上２×１０19ｃｍ-3以下の領域に位置し、評価結果がＣである炭化珪素半導体基板１０は、窒素濃度が１×１０18ｃｍ-3未満の領域に位置する。さらに窒素濃度が５×１０18ｃｍ-3以上２×１０19ｃｍ-3以下の領域には、評価結果がＡである炭化珪素半導体基板１０のみが位置する。
　以上の結果より、炭化珪素半導体基板１０の含有窒素濃度を１×１０18ｃｍ-3以上とすることにより炭化珪素半導体基板１０の反りを低減可能であることが確認された。また炭化珪素半導体基板１０の含有窒素濃度を５×１０18ｃｍ-3以上とすることにより炭化珪素半導体基板１０の反りをさらに低減可能であることが確認された。
　（試料の準備）
　図５および図６を参照して、坩堝を用いて、昇華法により種結晶２の第３の主面２ａ上に炭化珪素単結晶１を成長させた。炭化珪素単結晶１の直胴部の長さＬを２５．０ｍｍとした。炭化珪素単結晶１を種結晶２とともに坩堝から取り出し、炭化珪素単結晶１を炭化珪素単結晶１の成長方向と垂直な面でスライスし、厚さが０．８ｍｍである２０枚の炭化珪素半導体基板１０を準備した（サンプル３４～サンプル５３）。図５に示すように、種結晶２と炭化珪素単結晶１との接触面の位置をＸ＝０とした。種結晶２の第３の主面２ａに接する炭化珪素単結晶１の領域から切り出した炭化珪素半導体基板１０をサンプル５３とし、種結晶２の第３の主面２ａから１６ｍｍ離れた炭化珪素単結晶１の領域から切り出した炭化珪素半導体基板１０をサンプル３４とした。言い換えれば、図６を参照して、第１の炭化珪素単結晶部１１の第１の領域Ｓ１を切り取ってサンプル５３とし、第２の炭化珪素単結晶部１２の第２の領域Ｓ２０を切り取ってサンプル３４とした。直胴部の長さをＬとし、種結晶２の第３の主面２ａから炭化珪素単結晶２の成長方向に沿った距離をＸとした場合、Ｘが５．６ｍｍから１６．０ｍｍまでの炭化珪素半導体基板１０をサンプル３４～サンプル４７とし、Ｘが０．８ｍｍから４．８ｍｍまでの炭化珪素半導体基板１０をサンプル４８～サンプル５３とした。別の見方をすれば、Ｘ／Ｌが０．２２から０．６４までの炭化珪素半導体基板１０をサンプル３４～サンプル４７とし、Ｘ／Ｌが０．０３から０．１９までの炭化珪素半導体基板１０をサンプル４８～サンプル５３とした。
　（試験方法）
　サンプル３４～サンプル５３（サンプル３５、サンプル３７、サンプル４０～４１およびサンプル５０を除く）に係る炭化珪素半導体基板１０の反りを室温で測定した。またサンプル３８～３９、サンプル４２～４３、サンプル４８およびサンプル５３に対して上述した静電チャック吸着試験を実施した。静電チャック吸着試験の評価結果の基準は実施例１と同様である。
Figure JPOXMLDOC01-appb-T000002
　（結果）
　表２に示すように、サンプル３４～サンプル４７に係る炭化珪素半導体基板１０の反りは約１５．５μｍ以上約１８．５μｍ以下と小さい値を示した。一方、サンプル４８～サンプル５３に係る炭化珪素半導体基板１０の反りは約１８．７μｍ以上２２．０μｍ以下程度と大きな値を示した。また、サンプル３８、サンプル３９およびサンプル４２に係る炭化珪素半導体基板１０の静電チャック吸着試験の評価結果はＡであり、サンプル４３に係る炭化珪素半導体基板１０の静電チャック吸着試験の評価結果はＢであり、サンプル４８およびサンプル５３に係る炭化珪素半導体基板１０の静電チャック吸着試験の評価結果はＣであった。
　つまり、種結晶２の第３の主面２ａから第３の主面２ａの法線方向に沿って５ｍｍ以上離れた部分をスライスすることにより得られた炭化珪素半導体基板１０（つまり、サンプル３４～サンプル４７に係る炭化珪素半導体基板１０）の反りは小さく、静電チャック吸着試験の評価結果はＡまたはＢであった。一方、種結晶２の第３の主面２ａから第３の主面２ａの法線方向に沿って５ｍｍまでの部分をスライスすることにより得られた炭化珪素半導体基板１０（つまり、サンプル４８～サンプル５３に係る炭化珪素半導体基板１０）の反りは大きく、静電チャック吸着試験の評価結果はＣであった。別の見方をすれば、Ｘ／Ｌが０．２以上の炭化珪素単結晶１の部分をスライスすることにより得られた炭化珪素半導体基板１０（つまり、サンプル３４～サンプル４７に係る炭化珪素半導体基板１０）の反りは小さく、静電チャック吸着試験の評価結果はＡまたはＢであった。一方、Ｘ／Ｌが０．２未満の炭化珪素単結晶１の部分をスライスすることにより得られた炭化珪素半導体基板１０（つまり、サンプル４８～サンプル５３に係る炭化珪素半導体基板１０）の反りは大きく、静電チャック吸着試験の評価結果はＣであった。
　以上の結果より、炭化珪素単結晶１の中で、種結晶２の第３の主面２ａから第３の主面２ａの法線方向に沿って５ｍｍ以上離れた部分をスライスすることにより得られた炭化珪素半導体基板１０の反りを低減可能であることが確認された。また炭化珪素単結晶１の中で、種結晶２の第３の主面２ａから第３の主面２ａの法線方向に沿って９ｍｍ以上離れた部分をスライスすることにより得られた炭化珪素半導体基板１０の反りをさらに低減可能であることが確認された。
　また表２に示すように、種結晶２の第３の主面２ａから第３の主面２ａの法線方向に沿って９ｍｍ以上離れた部分をスライスすることにより得られた炭化珪素半導体基板１０（つまり、サンプル３４～サンプル４２に係る炭化珪素半導体基板１０）の静電チャック吸着試験の評価結果はＡのみであった。別の見方をすれば、Ｘ／Ｌが０．３８以上の炭化珪素単結晶１の部分をスライスすることにより得られた炭化珪素半導体基板１０（つまり、サンプル３４～サンプル４２に係る炭化珪素半導体基板１０）の静電チャック吸着試験の評価結果はＡのみであった。
　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１　炭化珪素単結晶、２　種結晶、２Ｒ　最大径、２ａ　第３の主面（主面）、２ｂ　第４の主面、３　炭化珪素原料、５　炭化珪素エピタキシャル層、７　炭化珪素基板、７ａ　第５の主面、１０　炭化珪素半導体基板、１０ａ　第１の主面、１０ｂ　第２の主面、１１　第１の炭化珪素単結晶部、１２　第２の炭化珪素単結晶部、１４　ドレイン電極（電極）、１５　裏面保護電極、２０　坩堝、２１　種結晶保持部、２２　原料収容部、３０　静電チャック、３１　表面、３２　第１の電極、３３　第２の電極、３４　ヒータ、４０　ゲート電極、５０　ソース電極、６０　層間絶縁膜、７０　表面保護電極、８１　ドリフト領域、８２　ボディ領域、８３　ソース領域、８４　コンタクト領域、９０　ゲート絶縁膜、１００　炭化珪素半導体装置（ＭＯＳＦＥＴ）、Ｈ　結晶長、Ｌ　直胴部の長さ、Ｒ　半径、ｄ　厚み、ｈ　反り量。

Claims (8)

  1. 　第１の主面と、前記第１の主面と反対の第２の主面と備え、
    　不純物として窒素を含む炭化珪素半導体基板であって、
    　前記炭化珪素半導体基板の厚みを前記第１の主面の最大径で除した比は４×１０-3以下であり、かつ前記窒素の濃度は１×１０18ｃｍ-3以上である、炭化珪素半導体基板。
  2. 　前記第１の主面の最大径は、１００ｍｍよりも大きい、請求項１に記載の炭化珪素半導体基板。
  3. 　前記炭化珪素半導体基板の厚みは、２５０μｍ以上６００μｍ未満である、請求項１または請求項２に記載の炭化珪素半導体基板。
  4. 　前記窒素の濃度は、５×１０18ｃｍ-3以上である、請求項１～請求項３のいずれか１項に記載の炭化珪素半導体基板。
  5. 　前記窒素の濃度は、２×１０19ｃｍ-3以下である、請求項１～請求項４のいずれか１項に記載の炭化珪素半導体基板。
  6. 　前記炭化珪素半導体基板の厚みを前記第１の主面の最大径で除した比は１．６×１０-3以上である、請求項１～請求項５のいずれか１項に記載の炭化珪素半導体基板。
  7. 　前記炭化珪素半導体基板は、炭化珪素からなる種結晶を用いた昇華法によって前記種結晶の主面上に成長させた炭化珪素単結晶の中で、前記種結晶の前記主面から前記主面の法線方向に沿って５ｍｍ以上離れた部分をスライスすることにより得られたものである、請求項１～請求項６のいずれか１項に記載の炭化珪素半導体基板。
  8. 　請求項１～請求項７のいずれか１項に記載の炭化珪素半導体基板と、
    　前記炭化珪素半導体基板上に設けられた電極とを備えた、炭化珪素半導体装置。
PCT/JP2014/071161 2013-09-25 2014-08-11 炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置 WO2015045652A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-198352 2013-09-25
JP2013198352A JP2015063429A (ja) 2013-09-25 2013-09-25 炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
WO2015045652A1 true WO2015045652A1 (ja) 2015-04-02

Family

ID=52742807

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/071161 WO2015045652A1 (ja) 2013-09-25 2014-08-11 炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置

Country Status (2)

Country Link
JP (1) JP2015063429A (ja)
WO (1) WO2015045652A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7322594B2 (ja) * 2019-08-23 2023-08-08 住友金属鉱山株式会社 炭化珪素基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012214376A (ja) * 2005-04-07 2012-11-08 Cree Inc 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ
JP2012250897A (ja) * 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板およびその製造方法
WO2013021902A1 (ja) * 2011-08-05 2013-02-14 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
WO2013031856A1 (ja) * 2011-08-29 2013-03-07 新日鐵住金株式会社 炭化珪素単結晶基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012214376A (ja) * 2005-04-07 2012-11-08 Cree Inc 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ
JP2012250897A (ja) * 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板およびその製造方法
WO2013021902A1 (ja) * 2011-08-05 2013-02-14 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
WO2013031856A1 (ja) * 2011-08-29 2013-03-07 新日鐵住金株式会社 炭化珪素単結晶基板及びその製造方法

Also Published As

Publication number Publication date
JP2015063429A (ja) 2015-04-09

Similar Documents

Publication Publication Date Title
JP6835192B2 (ja) 炭化珪素半導体装置
EP2432022A1 (en) Insulating gate type bipolar transistor
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
US20160197149A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US11004941B2 (en) Silicon carbide epitaxial substrate having grooves extending along main surface and method of manufacturing silicon carbide semiconductor device
US9818608B2 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device where depression supression layer is formed on backside surface of base substrate opposite to main surface on which epitaxial layer is formed
JP6119564B2 (ja) 炭化珪素半導体装置の製造方法
US20130134442A1 (en) Semiconductor device and method for manufacturing same
WO2018142668A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2015119083A (ja) 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
US12020927B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US20160071949A1 (en) Method for manufacturing silicon carbide semiconductor device
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2015045652A1 (ja) 炭化珪素半導体基板および炭化珪素半導体基板を備えた炭化珪素半導体装置
US11735415B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US10608107B2 (en) Silicon carbide semiconductor device
JP2016149496A (ja) 半導体積層体の製造方法および半導体装置の製造方法
JP2020181994A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2016149497A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14849850

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14849850

Country of ref document: EP

Kind code of ref document: A1