JP2009535817A - 溝型半導体デバイスの製造のためのマスク構造 - Google Patents

溝型半導体デバイスの製造のためのマスク構造 Download PDF

Info

Publication number
JP2009535817A
JP2009535817A JP2009507758A JP2009507758A JP2009535817A JP 2009535817 A JP2009535817 A JP 2009535817A JP 2009507758 A JP2009507758 A JP 2009507758A JP 2009507758 A JP2009507758 A JP 2009507758A JP 2009535817 A JP2009535817 A JP 2009535817A
Authority
JP
Japan
Prior art keywords
groove
wafer
hard mask
metal layer
mask according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009507758A
Other languages
English (en)
Inventor
マーリン，ルイージ
リチェリ，ジョバンニ
カルタ，ロッサノ
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2009535817A publication Critical patent/JP2009535817A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 単一のマスク構造を、溝エッチングプロセス、又は、溝エッチングと注入プロセスの両方のために採用することができ、４Ｈシリコンカーバイドを含む、ＳｉＣ基板や、シリコンやそれと同様のその他の基板とともに用いることができるマスクプロセスを実現すること。
【解決手段】 シリコンカーバイド又はその他のウエハに溝を形成するための、及び、薄いアルミニウム層とパターン形成されたハードフォトレジストマスクとを含む同様のマスクを用いて溝の壁に対して不純物を注入するためのマスク構造及び方法。薄いＬＴＯ酸化物が金属層とハードフォトレジストマスクとの間に配置されてもよい。
【選択図】 図３

Description

本発明は、溝型半導体デバイス製造のための方法に係り、より詳しくは、そのような方法のための新規なマスク構造に関する。
本出願は、２００６年４月２６日に出願された米国仮出願Ｎｏ．６０／７９５，０２６の利益を主張するものであり、上記仮出願の開示全体は、参照により本出願に組み込まれるものであります。
一般に、マスク構造はシリコン溝のエッチングを制御するためや、そのような構造への不純物の注入の制御のために用いられる。
そのようなマスク構造は複雑であり、例えば、長時間で高温のプロセス段階を必要とするシリコンカーバイド（ＳｉＣ）のような特定の基板材料と関連して用いることができないことは、しばしば問題とされるところである。
単一のマスク構造を、溝エッチングプロセス、又は、溝エッチングと注入プロセスの両方のために採用することができ、４Ｈシリコンカーバイドを含む、ＳｉＣ基板や、シリコンやそれと同様のその他の基板とともに用いることができるマスクプロセスが望ましい。
この発明は、上述の技術的背景に鑑みてなされたものであり、その目的とするところは、単一のマスク構造を、溝エッチングプロセス、又は、溝エッチングと注入プロセスの両方のために採用することができ、４Ｈシリコンカーバイドを含む、ＳｉＣ基板や、シリコンやそれと同様のその他の基板とともに用いることができるマスクプロセスを実現することにある。
本発明によると、基板の上の酸化物層（１μｍ、ＬＴＯ）を覆う薄い金属層（例えば、５０００Å、アルミニウム）の上のフォトレジストハードマスクによってマスクは形成される。
ＳｉＣ基板が用いられる場合であって、かつ、例えばＪＦＥＴが形成される場合、必要な溝は深さおよそ２μｍ、幅およそ１乃至３μｍ、隣接する溝は幅およそ１．５乃至２．０μｍのメーサ（ｍｅｓａ：頂上が平らで周囲が絶壁の地形）で隔てられたものであってもよい。
フォトレジスト（ＰＲ）マスク層は、好ましくは、ポジティブＰＲであり、現像後には、窓となる開口、露出され下に横たわる金属と酸化物のプラズマエッチング、その後の基板への互いに離隔された溝のプラズマエッチングを可能にするであろう。
マスクは長期に亘るエッチングプロセスに耐えることができ、その後のイオン注入プロセスのマスクとしても利用できる。
それゆえ、本発明のハードマスクは、（ＪＦＥＴのための）溝ゲート形成用、及びイオン注入ドーピング自己整合用のマスクとして、２つの全く異なったプロセス段階に用いることができる。
ハードマスクの材料選定にあたっては、プラズマエッチングの選択性と、注入イオンの種類とエネルギーに関連した、イオンの阻止又は遮断範囲能力が考慮される。マスクの厚さは基板材料に応じて調整される。
本発明は以下で述べるＳｉＣのＪＦＥＴの例において適用される他、ＭＯＳＦＥＴやＩＧＢＴ、それと同様な溝型半導体デバイスのいずれにも適用可能であり、加えて、ＳｉＣ以外の基板材料にも適用可能である。
さらに、ある応用においては、金属層の下にある酸化物緩衝層を除去することが可能である。
本発明によれば、単一のマスク構造を、溝エッチングプロセス、又は、溝エッチングと注入プロセスの両方のために採用することができ、４Ｈシリコンカーバイドを含む、ＳｉＣ基板や、シリコンやそれと同様のその他の基板とともに用いることができるマスクプロセスを実現することができる。
以下に、本発明に係るハードマスクの好適な実施の一形態を添付図面を参照しながら詳細に説明する。
図１には、初期ウエハ１０の断面のほんの一部が示されている。図１において、ウエハ１０は、他の材料も使用可能であるが、この例では、ＳｉＣとされている。作成されるデバイスがＪＦＥＴの場合、初期ウエハは、その厚さがおよそ３５０μｍで濃度（concentration）がおよそ１．８E１８であるN+基板ドレイン体１１を有する。
N+緩衝層１２はドレイン領域１１の上に位置し、N型ドリフト領域１３は緩衝層の上に位置している。N+ソース領域１４はドリフト層１３の上に位置している。
図２には、第１のプロセス段階が示されており、この第１のプロセス段階では、ウエハ１０の上に酸化物２０（例えばＬＴＯ）が形成される。酸化物２０は、およそ０．８μｍの厚さを有していてもよい。アルミニウム層２１が、その後、酸化物２０の上に厚さおよそ０．５μｍで堆積される。
総マスク厚を減少させるための、層２０及び２１のためのその他の選択肢としては、例えば、０．１乃至１．０μｍの酸化物や、０．１乃至１．０μｍのアルミニウム、又はその他の好適な金属が挙げられる。
ここで留意すべきは、ある場合においては、酸化物障壁２０は完全に除去されてもよいことである。
その後、互いに離隔されたエッチング窓４０を金属層２１の上に形成しつつ、フォトレジスト（ＰＲ）層３０（図３）は金属層２１の上に形成され、図で示すようにマーク（marked）され、現像される。
フォトレジスト（ＰＲ）３０は、好ましくは、ポジティブタイプのフォトレジストであり、引き続いて実行されるべき、溝形成又は注入の段階のために、本発明の新規なハードマスク構造において用いられる。
その後、図４に示されるように、窓４０によって露出した金属層２１と酸化物層の一部は、ウエハのＳｉＣ表面までプラズマエッチングされる。
最後に、図５に示されるように、ドライプラズマエッチングが行われて、ＳｉＣドリフト層１３内に、互いに離隔された溝５０がエッチング形成される。
フォトレジスト４０は除去されてもよいし、残ったハードマスク２０又は２１は、その後の溝５０の溝壁へのイオン注入のためにその場所に残される。
溝５０の溝壁は垂直か又はウエハ表面に対して８０°から９０°（垂直）の角度を形成していてもよい。つまり、溝の壁は溝の中心を通る垂直線に対して最大で１０°を成し、ウエハの平面に対して垂直である。
本願発明は特定の実施例に関連して説明されたものであるが、他の多くのバリエーション、変形、及び他の用途が当業者にとって明らかであろう。従って、本発明はここにおける特定の開示によって制限を受けないことが好ましい。
本発明によれば、単一のマスク構造を、溝エッチングプロセス、又は、溝エッチングと注入プロセスの両方のために採用することができ、４Ｈシリコンカーバイドを含む、ＳｉＣ基板や、シリコンやそれと同様のその他の基板とともに用いることができるマスクプロセスを実現することができる。
初期ウエハの断面のほんの一部を示す断面図である。 第１のプロセス段階を示す図１と同様な断面図である。 フォトレジスト層の形成プロセス段階を示す図１と同様な断面図である。 プラズマエッチングプロセス段階を示す図１と同様な断面図である。 ドライプラズマエッチング段階を示す図１と同様な断面図である。
符号の説明
１０ 半導体ウエハ
１１ Ｎ+基板ドレイン体
１２ Ｎ+緩衝層
１３ Ｎ型ドリフト領域
１４ Ｎ+ソース領域
２０ 酸化物障壁
２１ アルミニウム層
３０ フォトレジスト層
４０ 窓
５０ 溝

Claims (23)

  1. 半導体ウエハの上の薄い金属層と前記金属層の上のフォトレジストとを包含する半導体ウエハを処理するためのハードマスク。
  2. 前記金属層と前記ウエハとの間に酸化物層を含むことを特徴とする請求項１に記載のハードマスク。
  3. 前記ウエハが、シリコンカーバイドであることを特徴とする請求項１に記載のハードマスク。
  4. 前記ウエハが、シリコンカーバイドであることを特徴とする請求項２に記載のハードマスク。
  5. 前記マスクが、前記ウエハに溝を形成するための溝エッチング具、及び、前記溝の壁に注入物を注入するためのイオン注入具となることを特徴とする請求項１に記載のハードマスク。
  6. 前記金属層と前記ウエハとの間に酸化物層を含むことを特徴とする請求項５に記載のハードマスク。
  7. 前記ウエハが、シリコンカーバイドであることを特徴とする請求項５に記載のハードマスク。
  8. 前記マスクが、前記ウエハに溝を形成するための溝エッチング具、及び、前記溝の壁に注入物を注入するためのイオン注入具となることを特徴とする請求項４に記載のハードマスク。
  9. 前記溝の壁が、前記ウエハの平面に垂直であって、前記溝を通る垂直線に対して、０°乃至１０°の角度をなしていることを特徴とする請求項５に記載のハードマスク。
  10. 前記薄い金属層が、およそ０．１μｍ乃至１μｍの厚さを有するアルミニウムであることを特徴とする請求項１に記載のハードマスク。
  11. 前記酸化物層が、およそ０．１μｍ乃至１．０μｍの厚さを有することを特徴とする請求項２に記載のハードマスク。
  12. 前記酸化物層がおよそ０．１μｍ乃至１．０μｍの厚さを有することを特徴とする請求項１０に記載のハードマスク。
  13. 前記マスクが、前記ウエハに溝を形成するための溝エッチング具、及び、前記溝の壁に注入物を注入するためのイオン注入具となることを特徴とする請求項１０に記載のハードマスク。
  14. 前記マスクが、前記ウエハに溝を形成するための溝エッチング具、及び、前記溝の壁に注入物を注入するためのイオン注入具となることを特徴とする請求項１１に記載のハードマスク。
  15. 前記マスクが、前記ウエハに溝を形成するための溝エッチング具、及び、前記溝の壁に注入物を注入するためのイオン注入具となることを特徴とする請求項１２に記載のハードマスク。
  16. 半導体ウエハの頂面の上に薄い金属層を堆積させる工程と、
    前記金属層の上にフォトレジストを堆積させる工程と、
    前記フォトレジストの上にパターン形成されたマスクを適用して、前記フォトレジストをフォトリソグラフィー法によって現像することにより、前記マスクのパターンに対応する窓を含むハードフォトレジストマスクを形成する工程と、
    前記窓を介して露出された前記薄い金属層の領域を除去する工程と、
    前記金属層から除去された領域によって露出した前記ウエハの頂面に溝を形成する工程とを包含することを特徴とする半導体ウエハにおいて溝を形成する方法。
  17. 前記ウエハ表面に薄い酸化物層を形成する工程と、
    その後、
    前記薄い酸化物層の上に前記薄い金属層を堆積させる工程と、
    前記溝を形成する前に、
    前記薄い金属層の対応する領域の除去の後に露出した前記薄い酸化物層の領域を除去する工程とを含むことを特徴とする請求項１６に記載の方法。
  18. 前記薄い金属層が、およそ０．１μｍ乃至１．０μｍの厚さを有するアルミニウムであることを特徴とする請求項１６に記載の方法。
  19. 前記酸化物が、およそ０．１μｍ乃至１．０μｍの厚さを有することを特徴とする請求項１７に記載の方法。
  20. 前記溝の壁に対して制御された不純物を注入する工程と、
    前記フォトレジストと薄い金属層とからなるハードマスクによって、前記注入物に対して前記ウエハの表面をマスクする工程とをさらに含むことを特徴とする請求項１６に記載の方法。
  21. 前記溝の壁に対して制御された不純物を注入する工程と、
    前記フォトレジストと薄い金属層とからなるハードマスクによって、前記注入物に対して前記ウエハの表面をマスクする工程とをさらに含むことを特徴とする請求項１７に記載の方法。
  22. 前記薄い金属層は、アルミニウム、ニッケル、タングステン、タンタルからなる群から選択され、およそ０．１μｍ乃至１．０μｍの厚さを有することを特徴とする請求項１に記載のハードマスク。
  23. 前記薄い金属層は、アルミニウム、ニッケル、タングステン、タンタルからなる群から選択され、およそ０．１μｍ乃至１．０μｍの厚さを有することを特徴とする請求項１６に記載の方法。
JP2009507758A 2006-04-26 2007-04-24 溝型半導体デバイスの製造のためのマスク構造 Pending JP2009535817A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US79502606P 2006-04-26 2006-04-26
US11/738,802 US7808029B2 (en) 2006-04-26 2007-04-23 Mask structure for manufacture of trench type semiconductor device
PCT/US2007/009929 WO2007127197A2 (en) 2006-04-26 2007-04-24 Mask structure for manufacture of trench type semiconductor device

Publications (1)

Publication Number Publication Date
JP2009535817A true JP2009535817A (ja) 2009-10-01

Family

ID=38648833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009507758A Pending JP2009535817A (ja) 2006-04-26 2007-04-24 溝型半導体デバイスの製造のためのマスク構造

Country Status (5)

Country Link
US (1) US7808029B2 (ja)
EP (1) EP2013661A4 (ja)
JP (1) JP2009535817A (ja)
TW (1) TWI358750B (ja)
WO (1) WO2007127197A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010054073A2 (en) 2008-11-05 2010-05-14 Semisouth Laboratories, Inc. Vertical junction field effect transistors having sloped sidewalls and methods of making
CN107256864B (zh) * 2017-06-09 2019-05-10 电子科技大学 一种碳化硅TrenchMOS器件及其制作方法
CN107275196A (zh) * 2017-06-22 2017-10-20 中国科学院上海微系统与信息技术研究所 一种利用金属/氧化物双层掩膜结构刻蚀SiC的方法
RU198647U1 (ru) * 2020-04-03 2020-07-21 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Маска для травления полиимидных защитных покрытий полупроводниковых приборов
US11527412B2 (en) * 2020-08-09 2022-12-13 Applied Materials, Inc. Method for increasing photoresist etch selectivity to enable high energy hot implant in SiC devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992549A (ja) * 1982-11-18 1984-05-28 Toshiba Corp 半導体装置の製造方法
JPH06252365A (ja) * 1993-02-24 1994-09-09 Matsushita Electron Corp 半導体記憶装置の製造方法
JP2004006723A (ja) * 2002-03-25 2004-01-08 Toshiba Corp 高耐圧半導体装置及びその製造方法
JP2005019951A (ja) * 2003-06-06 2005-01-20 Japan Science & Technology Agency ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置
JP2005236267A (ja) * 2004-01-23 2005-09-02 Toshiba Corp 半導体装置
JP2006041166A (ja) * 2004-07-27 2006-02-09 Matsushita Electric Ind Co Ltd イオン注入マスクの形成方法及び炭化珪素デバイス
JP2006093382A (ja) * 2004-09-24 2006-04-06 Hitachi Ltd 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
JPH04243128A (ja) * 1991-01-18 1992-08-31 Fujitsu Ltd 半導体装置の製造方法
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
US5495441A (en) * 1994-05-18 1996-02-27 United Microelectronics Corporation Split-gate flash memory cell
DE4423068C1 (de) * 1994-07-01 1995-08-17 Daimler Benz Ag Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US5827753A (en) * 1997-03-20 1998-10-27 Motorola, Inc. Monolithic integration of driver circuits with LED array and methods of manufacture
EP0881744B1 (en) * 1997-05-26 2005-07-20 Denso Corporation Alternator for vehicle
EP1062684B1 (en) * 1998-01-15 2010-06-09 Cornell Research Foundation, Inc. Trench isolation for micromechanical devices
US20010038972A1 (en) * 1998-11-20 2001-11-08 Christopher F. Lyons Ultra-thin resist shallow trench process using metal hard mask
US6261918B1 (en) * 1999-10-04 2001-07-17 Conexant Systems, Inc. Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture
KR100385859B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 트렌치 게이트 mosfet 전력소자 제조방법
ITMI20010339A1 (it) * 2001-02-20 2002-08-20 St Microelectronics Srl Metodo per realizzare strutture isolanti
JP4948715B2 (ja) * 2001-06-29 2012-06-06 富士通セミコンダクター株式会社 半導体ウエハ装置およびその製造方法
JP2003060064A (ja) * 2001-08-08 2003-02-28 Sharp Corp Ｍｏｓｆｅｔ、半導体装置及びその製造方法
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US6930018B2 (en) * 2002-07-16 2005-08-16 Texas Instruments Incorporated Shallow trench isolation structure and method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992549A (ja) * 1982-11-18 1984-05-28 Toshiba Corp 半導体装置の製造方法
JPH06252365A (ja) * 1993-02-24 1994-09-09 Matsushita Electron Corp 半導体記憶装置の製造方法
JP2004006723A (ja) * 2002-03-25 2004-01-08 Toshiba Corp 高耐圧半導体装置及びその製造方法
JP2005019951A (ja) * 2003-06-06 2005-01-20 Japan Science & Technology Agency ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置
JP2005236267A (ja) * 2004-01-23 2005-09-02 Toshiba Corp 半導体装置
JP2006041166A (ja) * 2004-07-27 2006-02-09 Matsushita Electric Ind Co Ltd イオン注入マスクの形成方法及び炭化珪素デバイス
JP2006093382A (ja) * 2004-09-24 2006-04-06 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
EP2013661A4 (en) 2011-03-16
TW200746260A (en) 2007-12-16
EP2013661A2 (en) 2009-01-14
US7808029B2 (en) 2010-10-05
US20070254452A1 (en) 2007-11-01
TWI358750B (en) 2012-02-21
WO2007127197A2 (en) 2007-11-08
WO2007127197A3 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
JP4653735B2 (ja) デュアルメタルゲート構造を形成するためのプロセス
TWI302355B (en) Method of fabricating a recess channel array transistor
JPS5933880A (ja) 半導体装置の製造方法
US8067799B2 (en) Semiconductor device having recess channel structure and method for manufacturing the same
US7323404B2 (en) Field effect transistor and method of manufacturing the same
US20070075342A1 (en) Semiconductor device with fin structure and method of manufacturing the same
JP2009535817A (ja) 溝型半導体デバイスの製造のためのマスク構造
KR20050016077A (ko) 고유전율 막의 정확한 패터닝
CN109103106B (zh) 横向扩散金属氧化物半导体的制备方法
KR100772836B1 (ko) 반도체소자의 제조 방법
KR20070017787A (ko) 리세스드 채널 어레이 트랜지스터 및 그 제조 방법
JP2005514765A (ja) エッチング停止層としてポリシリコン再酸化層を使用することによって、シリコン層の凹部を減少する窒化オフセットスペーサ
US7022596B2 (en) Method for forming rectangular-shaped spacers for semiconductor devices
CN106128994B (zh) 沟槽刻蚀工艺方法
US7145192B2 (en) MOS transistor and method of manufacturing the same
KR100386610B1 (ko) 반도체 소자 및 그 제조방법
CN117690974B (zh) 半导体器件、半导体器件的制作方法以及三维存储器
JP4449776B2 (ja) 半導体装置の製造方法
KR100596802B1 (ko) 반도체 소자의 제조방법
JPS5986263A (ja) 半導体装置の製造方法
JP2005517285A (ja) 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法
KR100685901B1 (ko) 반도체 소자 및 그 제조방법
CN114220736A (zh) 沟槽的形成方法、半导体器件的制备方法及半导体器件
KR100612560B1 (ko) 반도체 소자의 제조방법
JP6032887B2 (ja) シリコンカーバイドから半導体構造体を製造する方法並びにシリコンカーバイド半導体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120418