JP2005514765A - エッチング停止層としてポリシリコン再酸化層を使用することによって、シリコン層の凹部を減少する窒化オフセットスペーサ - Google Patents

エッチング停止層としてポリシリコン再酸化層を使用することによって、シリコン層の凹部を減少する窒化オフセットスペーサ Download PDF

Info

Publication number
JP2005514765A
JP2005514765A JP2003555572A JP2003555572A JP2005514765A JP 2005514765 A JP2005514765 A JP 2005514765A JP 2003555572 A JP2003555572 A JP 2003555572A JP 2003555572 A JP2003555572 A JP 2003555572A JP 2005514765 A JP2005514765 A JP 2005514765A
Authority
JP
Japan
Prior art keywords
layer
substrate
forming
polysilicon
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003555572A
Other languages
English (en)
Other versions
JP2005514765A5 (ja
Inventor
キ ウェン−ジー
ジー． ペレリン ジョン
ジー． エン ウィリアム
ダブリュ． マイケル マーク
エイ． チャン ダリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2005514765A publication Critical patent/JP2005514765A/ja
Publication of JP2005514765A5 publication Critical patent/JP2005514765A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

基板（２０）上にゲート電極（２２）を提供し、この基板（２０）およびゲート電極（２２）上にポリシリコン再酸化層（２６）を形成する、半導体デバイスを形成する方法である。窒化物層（２８）は、ポリシリコン再酸化層（２６）上にたい積され、異方性エッチングされる。このエッチングは、ゲート電極（２２）上に窒化物オフセット・スペーサ（３０）を形成して、ポリシリコン再酸化層（２６）上で停止する。エッチング停止層としてポリシリコン再酸化層（２６）を使用することは、オフセット・スペーサ（３０）が形成されるようにする一方で、窒化物層（２８）の真下にあるシリコン基板（２０）の掘り下げを防ぐ。

Description

本発明は、概して、半導体デバイス製造の分野に関し、より詳しくは、半導体デバイスの形成の間のオフセット・スペーサの使用に関する。
半導体集積回路の最小加工寸法が縮小するにつれて、ソース／ドレイン領域間の距離はより減少する。
電界効果トランジスタ（ＦＥＴ）についてのソース／ドレイン領域間の間隔の減少によって、パンチスルー現象、ソース・ドレイン間の降伏電圧の減少、しきい値電圧（Ｖｔ）の減少、Ｓファクタ（subthreshold swing）の増加のような短チャネル効果が生じる。
この短チャネル効果を抑制するために、半導体産業は、常にＭＯＳＦＥＴデバイスについての製造プロセスを最適化している。
浅い接合は、ソース／ドレイン空乏領域のチャネルへの浸食を少なくするので、ＣＭＯＳデバイスのＶＬＳＩ製造における最近の動向は、ソース／ドレイン領域の接合深さを浅くする方向に向かっている。
半導体処理技術の進歩は、チャネル長が０．２５μｍを充分下回るまでに減少させた。
これらのサイズでは、実効チャネル長が少しでも減少すると、トランジスタの降伏電圧を低下させる観点でコストがかかる可能性がある。
従って、ソース／ドレイン中の不純物の横方向の拡散の制限はますます重要である。
「ポケット・インプラント」とも呼ばれるハロー・インプラント（halo implant）は、ソース／ドレイン中の不純物の横方向の拡散を制限することができる。
ハロー・インプラントの不純物は、ソースおよびドレインの導電型（conductivity type ）と反対の導電型を有する。
通常、ハロー・インプラントは、ゲートを定義した後であってソース／ドレイン拡散の前に行われる。
マスク効果により、ハロー・インプラントは、典型的にソース／ドレイン領域近傍において最も高い不純物濃度を示す。
ソース／ドレイン中の不純物の垂直方向の拡散を防止するために、ハロー・インプラントのためのインプラント・エネルギーは、不純物濃度の最も高い位置から離れた位置のハローの深さがソース／ドレインのインプラントの深さよりも深くなるように、慎重に選択されるべきである。
ゲート電極とドレイン電極間のオーバーラップ・キャパシタンスを減少し、これにより、このトランジスタのためのより良いＡＣ性能を提供するために、ハローと拡張部を分離することが望ましい。従って、ゲート電極の横に形成されるオフセット・スペーサが使用されている。
ハローを形成し、その後ゲート電極のサイドウォール上のオフセット・スペーサを形成し、それからソース／ドレイン拡張部を形成することによって、ハローは、物理的に拡張部の正面に位置する。
オフセット・スペーサの使用は、与えられた物理的なチャネル長よりも実効チャネル長をより長くする。
オフセット・スペーサの形成において、絶縁層は、典型的に基板およびゲート電極上にたい積される。
異方性エッチングは、ゲート・サイドウォールの表面上に絶縁層の一部を残しながらその一方で、絶縁層のゲート電極表面の基板を取り除くために行なわれる。
このゲート・サイドウォール上に残っている絶縁層の部分は、オフセット・スペーサを形成する。
上述のオフセット・スペーサとして使用するための材料は、酸化シリコンと窒化シリコンを含む。
オフセット・スペーサが形成されると、ソース／ドレイン拡張部のインプラントが、オフセット・スペーサをマスクとして使用しながら実行される。
継続的な処理ステップは、深いソース／ドレインのインプラントがその後行われる、オフセット・スペーサ上にサイドウォール・スペーサを形成するステップを含む。
上述した方式におけるオフセット・スペーサの形成は、異方性エッチングが、絶縁層（これからオフセット・スペーサが形成される）をオーバーエッチングすることにより、シリコン基板を掘り下げるという問題を引き起こす。
この状況を、図１および図２に概略的に記載する。
図１において、基板１０は、その表面上にゲート電極１２を有する。絶縁層１４は、基板１０とゲート電極１２を被覆する。
オフセットスペーサ１６を形成するため、基板から絶縁材１４を取り除く異方性エッチングが実行される。
しかしながら、異方性エッチングプロセスをシリコン上で停止させるのは難しいので、凹部（recess）１８はまた、オーバー・エッチングによって引き起こされる基板１０の掘り下げによって形成される。
凹部１８の形成は、特にソース／ドレイン拡張部の領域において問題となる。
これは、シリコンの掘り下げは、接合深さを増加させることと同じであるためであり、接合深さの増加は、浅い深さの接合が今日の技術において要求されるため、不適当である。
さらに、オフセット・スペーサ生成中に生成される掘り下げは、オーバーラップ・キャパシタンスに悪影響を及ぼす。
オフセット・スペーサを形成する絶縁層のエッチング中にシリコン基板の掘り下げを防ぐような方式の、オフセット・スペーサを備えた半導体デバイスを形成する方法が必要とされている。
発明の概要
基板上にゲート電極を形成するステップと、この基板およびゲート電極を被覆するポリシリコン再酸化層（polysilicon reoxidation layer）を形成するステップとを含む半導体デバイスの形成方法を提供する本発明の実施形態は、これらの要望および他の要望を満たす。
窒化物層は、ポリシリコン再酸化層上にたい積される。
窒化物層は異方性エッチングされ、このエッチングは、ゲート電極上に窒化物オフセット・スペーサを形成するように、ポリシリコン再酸化層上で停止する。
窒化物オフセット・スペーサの形成中に、エッチング停止層としてポリシリコン再酸化層を使用することは、本発明の実施形態に従ってシリコン基板の掘り下げを防ぐ。
極薄ポリシリコン再酸化層は基板上に残るようにすることができ、ソース／ドレイン拡張部およびソース／ドレイン領域を形成するように、残っているポリシリコン再酸化層を通じて、制御可能に、確実に、インプラントが行われてもよい。
代替的に、ポリシリコン再酸化層は、通常、絶縁層のドライ・エッチングに関連する掘り下げを生成しないウェット・エッチングによって取り除くこともできる。
基板上にゲート電極を形成するステップと、この基板上にエッチング停止層を形成するステップとを含む、ハロー・インプラントを備えた半導体デバイスを形成する方法を提供する本発明の実施形態もまた、既に記述の要望を満たす。
窒化物層は基板およびゲート電極上に形成される。
窒化物層は、ゲート電極上にオフセット・スペーサを形成するようにエッチングされ、このエッチングは、エッチング停止層上で停止する。
本発明の、前述した構造およびその他の構造、態様および利点は、本発明の以下の詳細な説明および図面からより明白になる。
本発明の詳細な説明
本発明は、半導体デバイスの生成におけるオフセット・スペーサの形成と関係する問題を扱い、解決する。
特に、本発明は、ゲート電極のサイドウォール上にオフセット・スペーサを形成するための絶縁層のエッチング中に発生する掘り下げの問題の一部を解決する。
本発明は、半導体デバイスの基板上に、ポリシリコン再酸化層のようなエッチング停止層を提供することによって、これらの問題の一部を解決する。
窒化物層は、ポリシリコン再酸化層上にたい積される。
窒化物層の異方性エッチングは、ポリシリコン再酸化層上でエッチングが停止するように選択され、ポリシリコン再酸化層を貫通してシリコン基板を掘り下げないようになっている。
ポリシリコン再酸化層は極薄であるので、インプラント・プロセスが、ソース／ドレイン拡張部およびソース／ドレイン領域を形成するように、ポリシリコン再酸化層を通じて、制御可能に、正確に行うことができる。
代替的に、ポリシリコン再酸化層は、シリコン基板を掘り下げる恐れのないウェットエッチング・プロセスによって安全に除去されてもよい。
掘り下げの防止は、ハローと拡張部を分離し、トランジスタのよりよいＡＣ性能を提供すべく、オーバーラップ・キャパシタンスを縮小する。
さらに本発明は、シリコンの掘り下げを防止することによって、浅い深さ形成の効果を維持する。
図３は、本発明の実施形態に従ってデバイスを形成する間の、半導体デバイスの断面図を示す。
このデバイスは、例えばシリコンからなる基板２０を含む。この基板２０の上表面上には、例えばポリシリコンからなるゲート電極が提供される。
ポリシリコン・ゲート電極２２は従来の方法で形成されてもよいし、その後ポリシリコンまたは他のゲート電極材料がたい積され、ゲート電極２２を形成すべくエッチングされる、ゲート酸化膜の形成を含んでいてもよい。
図３は、ハロー・インプラント２４を示す。ハロー・インプラント２４は、従来のハロー・インプラント・プロセスによって提供される。
ハロー・インプラント２４は、本発明の方法の全体にわたって記載されるが、ハロー・インプラント２４は任意のものであり、本発明の実施形態はこのようなハロー・インプラントを有することなく、半導体デバイスを形成することが理解される。
これらの実施形態は、図３ないし図８において記載されていないが、当業者は、本発明の方法がハロー・インプラント２４と共に実行されても、ハロー／インプラント２４を有することなく実行されてもよいことを認識するだろう。
しかしながら、説明と例示のため、ハロー・インプラント２４は、図３ないし図８において示される。
図４は、本発明の方法の実施形態に従ってポリシリコン再酸化ステップを実行した後の図３の構造を記載する。
ポリシリコン再酸化ステップは、基板２０およびゲート電極２２の表面上にポリシリコン再酸化層２６を形成する。
ポリシリコン再酸化層２６は、従来のポリシリコン再酸化形成プロセスによって形成される。このプロセスは、約７５０℃から９００℃の間の温度で熱処理により成長した酸化層を提供する。
ポリシリコン再酸化層２６は、１５Åから約５０Åの厚みに形成され、好ましくは２５Åの厚みに形成される。
ポリシリコン再酸化層２６は、後述するその後のエッチングステップにおいて、エッチング停止層として優れた選択性を提供する、非常に高密度で高品質な絶縁層である。
図５において、窒化物層２８は、ポリシリコン再酸化層２６上に共形にたい積されている。
窒化シリコン製とすることができる窒化物層２８は、例えば、典型的な技術として、プラズマ強化化学気相たい積法（ＰＥＣＶＤ）（plasma enhanced chemical vapor deposition）または減圧化学気相たい積法（ＬＰＣＶＤ）（low pressure chemical vapor deposition）による従来の方式でたい積することができる。
窒化物は、１００Åから５００Åの厚みでたい積されてもよい。本発明の実施例の一つにおいては、約２５０Åの厚みにたい積された窒化物を使用する。
図６は、窒化物層２８のたい積の後に、異方性エッチング・ステップが実行された状態を示す。
異方性エッチングは、例えばCHF3を使用する、反応性イオン・エッチングであってもよい。
このエッチングは、ゲート電極２２および基板２０の頂部のような水平表面から、窒化物層２８を除去する。
ポリシリコン再酸化層２６は、エッチング停止層としての役割を果たすので、エッチングは、ポリシリコン再酸化層２６上で停止する。このことは、窒化物層２８のエッチングの間、シリコン基板２０の掘り下げを防ぐことになる。
先行技術の方法では、前述したように、エッチングは、基板中へと進んで掘り下げおよび凹部を形成することになり、好ましくない結果となる。
ポリシリコン再酸化層２６は、エッチャントについての窒化物／酸化物の選択性が、典型的に酸化物／シリコンの選択性または窒化物／シリコンの選択性よりも高いという優れた選択性を提供する。
従って、窒化物層２８のエッチングは、ポリシリコン再酸化層２６上で正確に停止することができる。
オフセット・スペーサ３０は、窒化物部分３２およびポリシリコン再酸化部分３４によってゲート電極２２のサイドウォール上に形成される。
図６Ａに示すように、異方性エッチング中にエッチング停止層としての役割を果たしたポリシリコン層２６の部分は、ある実施形態において、基板２０の上表面を露出すべく、ウェットエッチング・プロセスによって除去されてもよい。
シリコン基板２０に破壊的な化学作用を及ぼすことなくポリシリコン再酸化層２６を除去する、典型的なウェットエッチング・プロセスは、１００：１のＨＦ溶液である。
基板２０上のポリシリコン再酸化層２６を除去することによって、ソース／ドレイン拡張部およびソース／ドレイン領域のインプラントが妨げられないようになる。
しかしながら、本発明の他の実施形態においては、基板２０上のポリシリコン再酸化層２６が、基板２０上に残るようにしてもよい。
これは、基板上のポリシリコン再酸化層２６の厚みが相対的に極薄であるため、ポリシリコン再酸化層２６を通じての基板２０中へのインプラントが、正確に、制御可能に行うことができるためである。
以下の詳細な説明および図面は、ポリシリコン再酸化層２６が基板２０に残っているものと仮定するものである。
しかしながら、本発明の他の実施形態は、ポリシリコン再酸化層２６を取り除くべく提供されることが明白に理解されるべきである。
図７に示すように、オフセット・スペーサ３０の形成に続いて、ソース／ドレイン拡張部３６を生成すべく、ソース／ドレイン拡張部のインプラントが実行される。
このインプラント中、オフセット・スペーサ３０は、通常理解されているようにマスクの役割を果たす。
図８においては、ソース／ドレイン拡張部３６の上に、マスクの役割を果たすサイドウォール・スペーサ３８が形成されている。
その後、基板２０中にソース／ドレイン領域４０を形成すべく、ソース／ドレインのインプラントが、実行される。
活性化アニーリング・ステップは従来の方法に従ってインプラントの後に実行される。
本発明は、このようにオフセット・スペーサの利点を有するが、オフセット・スペーサを使用した先行技術の半導体デバイスが呈する掘り下げを有しない。
これは、絶縁層（この絶縁層から、異方性エッチング・ステップで、オフセット・スペーサがエッチングされる）の下にあるエッチング停止層の使用によって遂行される。
本発明の別の態様は、ボロン突き抜け（boron penetration）を防ぐと共に、ポリシリコン・ゲート電極全体の好ましくないシリサイド化（silicidation）を防ぐ。このボロン突き抜けおよびシリサイド化は、ゲート酸化膜の信頼性に関する問題を引き起こすことがある。さらに、この態様は、ポリシリコンの消耗をより少なくする。
デバイスの大きさが小さくなるのにつれて、薄いポリシリコンが必要となる。
しかしながら、薄いポリシリコンについては、ボロン突き抜けの問題がより悪化する。
さらに、上述したようにポリシリコンは極薄であるので、全てのポリシリコンがシリサイド化される可能性がある。
このことは、ポリシリコン／ゲート酸化膜の界面を粗くし、ゲート酸化膜の信頼性についての問題を引き起こす。
本発明はボロン突き抜けを防ぐため、図９に記載されるように、ゲート酸化膜５２上であって、ポリシリコン５４のたい積の前に、金属窒化物バリア層５０を形成する。
さらに、後のシリサイド化は、この伝導性の金属窒化物バリア層５０上で停止する。このプロセスの他の利点には、ポリシリコン消耗がほとんどまたは全くないことが含まれる。
本発明は、詳細に記載されると共に図示されたが、これらは単なる実例および例であり、制限的なものではなく、本発明の範囲は、添付された請求項の用語よってのみ制限されるものとして、明白に理解される。
先行技術によるデバイスの形成中における、半導体デバイスの断面図の概要を示す図。 先行技術の方法によって、基板の掘り下げを伴う、絶縁層のドライ・エッチングを行った後の図１の構造を示す図。 本発明の実施形態によって半導体デバイスの形成する間の基板とゲート電極を示す図。 本発明の実施形態によって基板およびゲート電極上のポリシリコン再酸化層を形成した後の図３の構造を示す図。 本発明の実施形態によって、ポリシリコン再酸化層上に窒化物層をたい積した後の、図４の構造を示す図。 本発明の実施形態によって、窒化物層の水平部分を除去するように、異方性エッチングが行なわれた後の、図５の構造を示す図。 本発明のある実施形態によって、ポリシリコン再酸化層の一部がウェットエッチング・プロセスによって除去された、本発明の実施形態を示す図。 本発明の実施形態によって、ソース／ドレイン拡張部が、基板へインプラントされた後の、図６の構造を示す図。 本発明の実施形態によって、ソース／ドレインのインプラント・ステップが行なわれた後の、図７の構造を示す図。 本発明の態様に従って形成されたゲート電極を示す図。

Claims (10)

  1. 基板（２０）上にゲート電極（２２）を形成するステップと、
    前記基板（２０）および前記ゲート電極（２２）上にポリシリコン再酸化層（２６）を形成するステップと、
    前記ポリシリコン再酸化層（２６）上に窒化物層（２８）をたい積するステップと、
    前記窒化物層（２８）を異方性エッチングし、前記ゲート電極（２２）上に窒化物オフセット・スペーサ（３０）を形成するように、前記ポリシリコン再酸化層（２６）上で前記異方性エッチングを停止するステップと、
    を含む、半導体デバイスを形成する方法。
  2. 前記窒化物層（２８）がエッチングされた後、前記基板（２０）中にソース／ドレイン拡張部（３６）を形成するステップと、
    前記オフセット・スペーサ（３０）上にサイドウォール・スペーサ（３８）を形成するステップと、
    前記基板（２０）中にソース／ドレイン（４０）を形成するステップとをさらに含む、請求項１記載の方法。
  3. 前記窒化物層（２８）をたい積する前に、前記基板（２０）中にハロー・インプラント（２４）を形成するステップをさらに含む、請求項２記載の方法。
  4. 前記ポリシリコン再酸化層を形成するステップは、約７００℃から約９００℃の間の温度で、酸化物を前記基板および前記ゲート電極上に熱処理によって成長させることを含む、請求項３記載の方法。
  5. 前記窒化物層（２８）をエッチングした後であって、前記基板（２０）中に前記ソース／ドレイン拡張部（３６）を形成する前に、前記露出したポリシリコン再酸化層を除去するステップをさらに含む、請求項４記載の方法。
  6. 基板（２０）上にゲート電極（２２）を形成するステップと、
    前記基板（２０）上にエッチング停止層（２６）を形成するステップと、
    前記エッチング停止層（２６）上に窒化物層（２８）を形成するステップと、
    前記ゲート電極（２２）上にオフセット・スペーサ（３０）を形成するように前記窒化物層（２８）をエッチングし、前記エッチングを前記エッチング停止層（２６）上で停止するステップと、
    前記基板（２０）中にハロー・インプラント（２４）を形成するステップと、
    を含む、ハロー・インプラントを備えた半導体デバイスを形成する方法。
  7. 前記エッチング停止層（２６）は、ポリシリコン再酸化層（２６）である、
    請求項６記載の方法。
  8. 前記窒化物層（２８）がエッチングされた後、前記ポリシリコン再酸化層（２６）を貫通してインプラントすることによって、ソース／ドレイン拡張部（３６）およびソース／ドレイン・インプラント（４０）を形成するステップをさらに含む、請求項７記載の方法。
  9. 前記基板（２０）を露出するように、前記窒化物層（２８）をエッチングすることによって露出した前記ポリシリコン再酸化層（２６）の一部を除去するステップをさらに含む、請求項８記載の方法。
  10. 前記窒化物層（２８）をエッチングするステップは、前記窒化物層（２８）を、窒化物対酸化物の高い選択性を有するプラズマ・エッチャント・ガスで、反応性イオンエッチングするステップを含む、請求項９記載の方法。
JP2003555572A 2001-12-20 2002-12-19 エッチング停止層としてポリシリコン再酸化層を使用することによって、シリコン層の凹部を減少する窒化オフセットスペーサ Pending JP2005514765A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/023,328 US6780776B1 (en) 2001-12-20 2001-12-20 Nitride offset spacer to minimize silicon recess by using poly reoxidation layer as etch stop layer
PCT/US2002/041105 WO2003054948A1 (en) 2001-12-20 2002-12-19 Nitride offset spacer to minimize silicon recess by using poly reoxidation layer as etch stop layer

Publications (2)

Publication Number Publication Date
JP2005514765A true JP2005514765A (ja) 2005-05-19
JP2005514765A5 JP2005514765A5 (ja) 2006-02-09

Family

ID=21814449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003555572A Pending JP2005514765A (ja) 2001-12-20 2002-12-19 エッチング停止層としてポリシリコン再酸化層を使用することによって、シリコン層の凹部を減少する窒化オフセットスペーサ

Country Status (7)

Country Link
US (1) US6780776B1 (ja)
EP (1) EP1456874A1 (ja)
JP (1) JP2005514765A (ja)
KR (1) KR100945915B1 (ja)
CN (1) CN100367470C (ja)
AU (1) AU2002358271A1 (ja)
WO (1) WO2003054948A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552507B2 (en) 2009-12-24 2013-10-08 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721200B1 (ko) * 2005-12-22 2007-05-23 주식회사 하이닉스반도체 반도체소자의 듀얼 게이트 형성방법
JP2009527103A (ja) * 2006-02-14 2009-07-23 エス テ マイクロエレクトロニクス クロル ２ エス アー エス 閾値が調整可能なｍｏｓトランジスタ
US7544561B2 (en) * 2006-11-06 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electron mobility enhancement for MOS devices with nitrided polysilicon re-oxidation
KR100874957B1 (ko) * 2007-02-26 2008-12-19 삼성전자주식회사 오프셋 스페이서를 갖는 반도체 소자의 제조방법 및 관련된소자
JP2008098640A (ja) * 2007-10-09 2008-04-24 Toshiba Corp 半導体装置の製造方法
US8854403B2 (en) * 2009-02-06 2014-10-07 Xerox Corporation Image forming apparatus with a TFT backplane for xerography without a light source
CN108206160B (zh) * 2016-12-20 2020-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053206A (ja) * 1990-08-29 1993-01-08 Toshiba Corp オフセツトゲート構造トランジスタおよびその製造方法
JPH05102185A (ja) * 1991-04-01 1993-04-23 Sgs Thomson Microelectron Inc 改良型電界効果トランジスタ構成体及び製造方法
JPH07142726A (ja) * 1993-11-19 1995-06-02 Oki Electric Ind Co Ltd 電界効果型トランジスタの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2219434A (en) 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
US5783475A (en) * 1995-11-13 1998-07-21 Motorola, Inc. Method of forming a spacer
US5670404A (en) 1996-06-21 1997-09-23 Industrial Technology Research Institute Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer
US5899719A (en) * 1997-02-14 1999-05-04 United Semiconductor Corporation Sub-micron MOSFET
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US5912188A (en) 1997-08-04 1999-06-15 Advanced Micro Devices, Inc. Method of forming a contact hole in an interlevel dielectric layer using dual etch stops
US6165831A (en) 1998-11-20 2000-12-26 United Microelectronics Corp. Method of fabricating a buried contact in a static random access memory
US6187645B1 (en) 1999-01-19 2001-02-13 United Microelectronics Corp. Method for manufacturing semiconductor device capable of preventing gate-to-drain capacitance and eliminating birds beak formation
US6294432B1 (en) 1999-12-20 2001-09-25 United Microelectronics Corp. Super halo implant combined with offset spacer process
TW463251B (en) * 2000-12-08 2001-11-11 Macronix Int Co Ltd Manufacturing method of gate structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053206A (ja) * 1990-08-29 1993-01-08 Toshiba Corp オフセツトゲート構造トランジスタおよびその製造方法
JPH05102185A (ja) * 1991-04-01 1993-04-23 Sgs Thomson Microelectron Inc 改良型電界効果トランジスタ構成体及び製造方法
JPH07142726A (ja) * 1993-11-19 1995-06-02 Oki Electric Ind Co Ltd 電界効果型トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552507B2 (en) 2009-12-24 2013-10-08 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
AU2002358271A1 (en) 2003-07-09
CN1606798A (zh) 2005-04-13
KR20040068964A (ko) 2004-08-02
KR100945915B1 (ko) 2010-03-05
EP1456874A1 (en) 2004-09-15
CN100367470C (zh) 2008-02-06
WO2003054948A1 (en) 2003-07-03
US6780776B1 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
US6917085B2 (en) Semiconductor transistor using L-shaped spacer
US6245639B1 (en) Method to reduce a reverse narrow channel effect for MOSFET devices
KR100498476B1 (ko) 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
JP2007027738A (ja) 半導体装置及びその製作方法
US7611949B2 (en) Method of fabricating metal-oxide-semiconductor transistor
JP2003133549A (ja) Ｍｏｓｆｅｔ及びその製造方法
TWI396229B (zh) 用可棄式間隔物之提高的源極與汲極製程
KR100414735B1 (ko) 반도체소자 및 그 형성 방법
KR20080024273A (ko) 반도체 소자 및 그의 제조방법
JP2005514765A (ja) エッチング停止層としてポリシリコン再酸化層を使用することによって、シリコン層の凹部を減少する窒化オフセットスペーサ
JP2002359369A (ja) 半導体装置の製造方法
US6455388B1 (en) Method of manufacturing metal-oxide semiconductor transistor
US20080070356A1 (en) Trench replacement gate process for transistors having elevated source and drain regions
US11387338B1 (en) Methods for forming planar metal-oxide-semiconductor field-effect transistors
KR100488099B1 (ko) 쇼오트 채널 모오스 트랜지스터 및 그 제조 방법
KR100313546B1 (ko) 트랜지스터 형성방법
KR20020045260A (ko) 반도체 소자의 게이트 전극 형성 방법
JP2594772B2 (ja) Ｍｏｓ素子およびその製造方法
JP2000077429A (ja) 半導体装置の製造方法
KR100800950B1 (ko) 반도체 소자의 게이트 전극 제조 방법
JP2007188956A (ja) 半導体装置の製造方法
KR20050053249A (ko) 반도체 장치의 트랜지스터 형성 방법
KR100467812B1 (ko) 반도체 소자 및 그 제조 방법
JP2008193013A (ja) 半導体装置及びその製造方法
JP2006237453A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100526

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101109

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101210