KR100721200B1 - 반도체소자의 듀얼 게이트 형성방법 - Google Patents
반도체소자의 듀얼 게이트 형성방법 Download PDFInfo
- Publication number
- KR100721200B1 KR100721200B1 KR1020050128301A KR20050128301A KR100721200B1 KR 100721200 B1 KR100721200 B1 KR 100721200B1 KR 1020050128301 A KR1020050128301 A KR 1020050128301A KR 20050128301 A KR20050128301 A KR 20050128301A KR 100721200 B1 KR100721200 B1 KR 100721200B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon film
- film
- forming
- polysilicon
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 230000009977 dual effect Effects 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 102
- 229920005591 polysilicon Polymers 0.000 claims abstract description 102
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005108 dry cleaning Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910017701 NHxFy Inorganic materials 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 43
- 150000002500 ions Chemical class 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 32
- 239000000203 mixture Substances 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 239000003795 chemical substances by application Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 239000007795 chemical reaction product Substances 0.000 claims description 4
- 238000011068 loading method Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 2
- 238000001035 drying Methods 0.000 abstract description 4
- 238000004140 cleaning Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 10
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 Sulfuric acid Peroxide Chemical class 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 반도체소자의 듀얼 게이트(dual gate) 형성방법은, NMOS 트랜지스터가 형성될 제1 영역 및 PMOS 트랜지스터가 형성될 제2 영역을 갖는 반도체기판 위에 제1 영역에서는 n형으로 도핑되고 제2 영역에서는 p형으로 도핑된 폴리실리콘막을 형성하는 단계와, 폴리실리콘막에 대해 건식세정을 수행하는 단계와, 건식세정이 이루어진 폴리실리콘막 위에 금속실리사이드막 및 게이트 하드마스크막을 순차적으로 형성하는 단계와, 그리고 게이트 하드마스크막, 금속실리사이드막 및 폴리실리콘막에 대한 패터닝을 수행하여 게이트스택을 형성하는 단계를 포함한다.
듀얼 게이트, 습식세정, 건조공정, 워터마크, 건식세정, NHxFy 식각 에쳔트
Description
도 1 내지 도 7은 본 발명에 따른 반도체소자의 듀얼 게이트 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
도 8은 본 발명에 따른 반도체소자의 듀얼 게이트 형성방법에서의 건식세정이 수행되는 건식세정장비를 나타내 보인 도면이다.
도 9 내지 도 11은 본 발명에 따른 반도체소자의 듀얼 게이트 형성방법에서 NHxFy 식각 에쳔트를 이용한 건식세정과정을 설명하기 위하여 나타내 보인 도면들이다.
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 반도체소자의 듀얼 게이트(dual gate) 형성방법에 관한 것이다.
일반적으로 상보형 모스(CMOS; Complementary Metal Oxide Semiconductor) 소자는 p채널형의 PMOS 트랜지스터와 n채널형의 NMOS 트랜지스터를 하나의 반도체기판에 형성하여 상보적인 동작을 수행하도록 한 반도체소자이다. 이와 같은 구조 는 반도체소자 전체의 효율을 높이고 동작속도를 개선할 수 있는 등의 특성을 가지고 있으므로, 고속 및 고성능을 요구하는 로직소자 및 메모리소자에 적용된다. 상기 상보형 모스 소자에 있어서, PMOS 트랜지스터와 NMOS 트랜지스터의 각 게이트는 서로 다른 도전형으로 도핑되는데, 이와 같은 구조를 듀얼게이트(dual gate) 구조라 한다.
상기와 같은 듀얼게이트를 형성하는 종래의 방법을 개략적으로 설명하면, 먼저 반도체기판 위에 게이트절연막을 형성하고, 그 위에 불순물이온이 도핑되지 않은 폴리실리콘막을 형성한다. 그리고 제1 포토레지스트막패턴을 이용하여 NMOS 트랜지스터가 형성될 영역을 오픈(open)시킨다. 다음에 n형 불순물이온을 주입하여, NMOS 트랜지스터의 폴리실리콘막이 n형으로 도핑되도록 한다. 다음에 제2 포토레지스트막패턴을 이용하여 PMOS 트랜지스터가 형성될 영역을 오픈시킨다. 그리고 p형 불순물이온을 주입하여, PMOS 트랜지스터의 폴리실리콘막이 p형으로 도핑되도록 한다. 다음에 n형으로 도핑된 폴리실리콘막 및 p형으로 도핑된 폴리실리콘막 위의 자연산화막을 제거하기 위해 세정 및 건조공정을 수행한다. 다음에 폴리실리콘막 위에 텅스텐실리사이드막 및 게이트 하드마스크막을 순차적으로 형성하고, 통상의 패터닝방법을 사용하여, NMOS 트랜지스터 영역 및 PMOS 트랜지스터 영역에 각각 n형 및 p형으로 도핑된 폴리실리콘막패턴을 포함하는 게이트스택을 형성한다.
이와 같은 종래의 듀얼 게이트 형성방법에 있어서, n형으로 도핑된 폴리실리콘막 및 p형으로 도핑된 폴리실리콘막 위의 자연산화막을 제거하기 위한 세정은, H2SO4:H2O2의 비가 120℃에서 4:1인 SPM(Sulfuric acid Peroxide Mixture)을 세정액으로 하여 대략 10분 동안 세정하고, 이어서 NH4OH:H2O2:H2O의 비가 25℃에서 1:4:20인 SC-1(Standard Clean-1)을 세정액으로 하여 대략 10분 동안 수행하고, 이어서 NH4F를 포함하는 BOE(Buffered Oxide Echant)를 세정액으로 하여 대략 200초 동인 세정함으로써 이루어진다. 그런데 이와 같은 습식세정방법은 후속으로 건조공정을 요구하는데, 이 건조공정에서 물반점과 같은 워터 마크(water mark)가 발생한다. 이 워터 마크는 후속의 게이트스택을 위한 패터닝시 게이트가 들뜨는 리프팅(lifting)현상을 유발할 수 있으며, 경우에 따라서 워터 마크가 식각장애물로 작용하여 게이트 패터닝시 폴리실리콘막이 식각되지 않는 미식각(unetch) 현상이 발생할 수 있다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 워터 마크를 유발하지 않도록 세정을 수행함으로써 후속 게이트 패터닝시 리프팅 현상 또는 폴리실리콘막의 미식각과 같은 현상의 발생이 억제되도록 하는 반도체소자의 듀얼 게이트 형성방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체소자의 듀얼 게이트 형성방법은, NMOS 트랜지스터가 형성될 제1 영역 및 PMOS 트랜지스터가 형성될 제2 영역을 갖는 반도체기판 위에 상기 제1 영역에서는 n형으로 도 핑되고 상기 제2 영역에서는 p형으로 도핑된 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막에 대해 건식세정을 수행하는 단계; 상기 건식세정이 이루어진 폴리실리콘막 위에 금속실리사이드막 및 게이트 하드마스크막을 순차적으로 형성하는 단계; 및 상기 게이트 하드마스크막, 금속실리사이드막 및 폴리실리콘막에 대한 패터닝을 수행하여 게이트스택을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 폴리실리콘막에 대한 건식세정은, 상기 폴리실리콘막 상에 형성된 자연산화막이 제거되도록 수행하는 것이 바람직하다.
상기 건식세정은 NHxFy 조성의 기상 에쳔트를 이용하여 수행하는 것이 바람직하다.
이 경우, 상기 NHxFy 조성의 기상 에쳔트를 이용한 건식세정을 수행하는 단계는, 상기 폴리실리콘막이 형성된 반도체기판을 챔버 내로 로딩시키는 단계; 상기 챔버 내에 NHxFy 조성의 기상 에쳔트를 형성하여 상기 폴리실리콘막 표면에 도달되도록 하는 단계; 및 상기 반도체기판을 가열하여 상기 기상 에쳔트와 폴리실리콘막 표면의 산화막 사이의 반응생성물을 기화시키는 단계를 포함할 수 있다.
여기서, 상기 챔버 내에 NHxFy 조성의 기상 에쳔트를 형성하는 단계는, 상기 챔버와 연결된 마이크로웨이브 플라즈마 발생기에 NH3 및 N2의 혼합가스를 공급하는 단계; 상기 NH3 및 N2의 혼합가스가 공급된 마이크로웨이브 플라즈마 발생기에 플라즈마가 형성되도록 마이크로웨이브를 인가하여 수소 라디컬을 발생시키는 단계; 및 상기 수소 라디컬을 상기 챔버 내에 공급하여 상기 챔버로부터 공급되는 NF3 가스와 의 반응에 의해 상기 NHxFy 조성의 기상 에쳔트가 발생되도록 하는 단계를 포함할 수 있다.
상기 챔버 내에 NHxFy 조성의 기상 에쳔트를 형성하는 단계는, 상기 챔버와 연결된 마이크로웨이브 플라즈마 발생기에 H2 및 N2의 혼합가스를 공급하는 단계; 상기 H2 및 N2의 혼합가스가 공급된 마이크로웨이브 플라즈마 발생기에 플라즈마가 형성되도록 마이크로웨이브를 인가하여 수소 라디컬을 발생시키는 단계; 및 상기 수소 라디컬을 상기 챔버 내에 공급하여 상기 챔버로부터 공급되는 NF3 가스와의 반응에 의해 상기 NHxFy 조성의 기상 에쳔트가 발생되도록 하는 단계를 포함할 수도 있다.
상기 반도체기판을 가열하는 단계는 100-200℃의 온도로 수행하는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 반도체소자의 듀얼 게이트 형성방법은, NMOS 트랜지스터가 형성될 제1 영역 및 PMOS 트랜지스터가 형성될 제2 영역을 갖는 반도체기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 폴리실리콘막을 형성하는 단계; 상기 제1 영역의 폴리실리콘막을 노출시키는 제1 마스크막패턴을 이용하여 상기 제1 영역의 폴리실리콘막에 n형 불순물이온을 주입하는 단계; 상기 제2 영역의 폴리실리콘막을 노출시키는 제2 마스크막패턴을 이용하여 상기 제2 영역의 폴리실리콘막에 p형 불순물이온을 주입하는 단계; 상기 n형 불순물이온 및 p형 불순물이온이 주입된 폴리실리콘막에 대해 건식세정을 수행하는 단계; 상기 건식세정이 이루어진 폴리실리콘막 위에 금속실리사이드막 및 게이트 하드마스크막을 순차적으로 형성하는 단계; 및 상기 게이트 하드마스크막, 금속실리사이드막 및 폴리실리콘막에 대한 패터닝을 수행하여 게이트스택을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 폴리실리콘막에 대한 건식세정은, 상기 폴리실리콘막 상에 형성된 자연산화막이 제거되도록 수행하는 것이 바람직하다.
본 실시예에 있어서, 상기 게이트절연막과 상기 폴리실리콘막 사이에 질화막을 형성하는 단계를 더 포함할 수 있다.
이 경우, 상기 질화막을 형성하는 단계는, 플라즈마 질화방법을 사용하여 수행할 수 있다.
본 실시예에 있어서, 상기 폴리실리콘막에 n형 및 p형 불순물이온을 주입한 후에 어닐링을 수행하는 단계를 더 포함할 수 있다.
상기 폴리실리콘막은 불순물이 도핑되지 않은 폴리실리콘막 또는 p형 불순물이 도핑된 폴리실리콘막으로 형성할 수 있다.
상기 건식세정은 NHxFy 조성의 기상 에쳔트를 이용하여 수행하는 것이 바람직하다.
이 경우, 상기 NHxFy 조성의 기상 에쳔트를 이용한 건식세정을 수행하는 단계는, 상기 폴리실리콘막이 형성된 반도체기판을 챔버 내로 로딩시키는 단계; 상기 챔버 내에 NHxFy 조성의 기상 에쳔트를 형성하여 상기 폴리실리콘막 표면에 도달되도록 하는 단계; 및 상기 반도체기판을 가열하여 상기 기상 에쳔트와 폴리실리콘막 표면의 산화막 사이의 반응생성물을 기화시키는 단계를 포함할 수 있다.
여기서, 상기 챔버 내에 NHxFy 조성의 기상 에쳔트를 형성하는 단계는, 상기 챔버와 연결된 마이크로웨이브 플라즈마 발생기에 NH3 및 N2의 혼합가스를 공급하는 단계; 상기 NH3 및 N2의 혼합가스가 공급된 마이크로웨이브 플라즈마 발생기에 플라즈마가 형성되도록 마이크로웨이브를 인가하여 수소 라디컬을 발생시키는 단계; 및 상기 수소 라디컬을 상기 챔버 내에 공급하여 상기 챔버로부터 공급되는 NF3 가스와의 반응에 의해 상기 NHxFy 조성의 기상 에쳔트가 발생되도록 하는 단계를 포함할 수 있다.
상기 챔버 내에 NHxFy 조성의 기상 에쳔트를 형성하는 단계는, 상기 챔버와 연결된 마이크로웨이브 플라즈마 발생기에 H2 및 N2의 혼합가스를 공급하는 단계; 상기 H2 및 N2의 혼합가스가 공급된 마이크로웨이브 플라즈마 발생기에 플라즈마가 형성되도록 마이크로웨이브를 인가하여 수소 라디컬을 발생시키는 단계; 및 상기 수소 라디컬을 상기 챔버 내에 공급하여 상기 챔버로부터 공급되는 NF3 가스와의 반응에 의해 상기 NHxFy 조성의 기상 에쳔트가 발생되도록 하는 단계를 포함할 수도 있다.
상기 반도체기판을 가열하는 단계는 100-200℃의 온도로 수행하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 1 내지 도 7은 본 발명에 따른 반도체소자의 듀얼 게이트 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 1을 참조하면, 제1 영역(100) 및 제2 영역(200)을 갖는 반도체기판(300) 위에 게이트절연막(310)을 형성한다. 상기 반도체기판(300)은 실리콘기판이지만, 경우에 따라서 절연막 위의 실리콘(SOI; Silicon On Insulator)기판이나 실리콘 외의 다른 기판일 수도 있다. 게이트절연막(310)은 산화막으로 형성할 수 있다. 다음에 게이트절연막(310)에 대한 플라즈마 질화(plasma nitridation)를 수행하여 질화막(320)을 형성한다. 이 질화막(320)은 후속 공정에서 p형 불순물이온인 보론(B)이온이 게이트절연막(310)을 관통(penetration)하여 반도체기판(300)으로 침투하는 것을 억제하기 위한 것이다. 상기 플라즈마 질화는 Ar 가스 및 N2 가스를 이용하여 대략 550℃의 온도 및 400mTorr의 압력조건에서 대략 70초 정도 수행한다.
다음에 도 2를 참조하면, 질화막(320) 위에 게이트도전막으로서 대략 800Å 두께의 폴리실리콘막(330)을 형성한다. 이 폴리실리콘막(330)은 불순물이온이 도핑되지 않거나, 경우에 따라서는 p형 불순물이온이 도핑될 수도 있다. p형 불순물이온이 도핑된 경우, 도핑된 p형 불순물이온의 도즈(dose)는 대략 2.0×1020ions/㎤이 다.
다음에 도 3을 참조하면, 폴리실리콘막(330) 위에 제1 마스크막패턴(341)을 형성한다. 제1 마스크막패턴(341)은 포토레지스트막패턴으로 형성할 수 있으며, 제1 영역(100)을 노출시키는 개구부를 갖는다. 다음에 도면에서 화살표로 나타낸 바와 같이, 제1 마스크막패턴(341)을 이온주입마스크막으로 한 이온주입을 수행하여 n형 불순물이온을 노출된 폴리실리콘막(330)에 주입한다. 이 이온주입에 의해 제1 영역(100)의 폴리실리콘막(330)에는 n형 불순물이온이 주입된다. 상기 이온주입은 포스포러스(P) 이온을 대략 5keV의 주입에너지로 대략 5×1015ions/㎠의 도즈만큼 주입함으로써 수행된다. 이온주입이 끝나면 제1 마스크막패턴(341)을 제거한 후, 통상의 세정공정을 수행한다.
다음에 도 4를 참조하면, 폴리실리콘막(330) 위에 제2 마스크막패턴(342)을 형성한다. 제2 마스크막패턴(342)은 포토레지스트막패턴으로 형성할 수 있으며, 제2 영역(200)의 폴리실리콘막(330)을 노출시키는 개구부를 갖는다. 다음에 도면에서 화살표로 나타낸 바와 같이, 제2 마스크막패턴(342)을 이온주입마스크막으로 한 이온주입을 수행하여 p형 불순물이온을 노출된 폴리실리콘막(330)에 주입한다. 이 이온주입에 의해 제2 영역(200)의 폴리실리콘막(330)에는 p형 불순물이온이 주입된다. 상기 이온주입은 보론(B) 이온을 대략 5keV의 주입에너지로 대략 5×1015ions/㎠의 도즈만큼 주입함으로써 수행된다. 이온주입이 끝나면 제2 마스크막패턴(342)을 제거한 후, 통상의 세정공정을 수행한다.
다음에 도 5를 참조하면, n형 불순물이온 및 p형 불순물이온이 주입된 폴리실리콘막(330)에 대한 급속열처리공정(RTP; Rapid Thermal Process)을 수행하여 폴리실리콘막(330)에 주입된 n형 불순물이온 및 p형 불순물이온을 활성화시킨다. 이 활성화 처리에 의해, 제1 영역(100) 및 제2 영역(200)에는 각각 n형 불순물이온이 도핑된 제1 폴리실리콘막(110) 및 p형 불순물이온이 도핑된 제2 폴리실리콘막(210)이 형성된다.
다음에 제1 폴리실리콘막(110) 및 제2 폴리실리콘막(210)에 대한 건식세정(dry cleaning)을 수행하여, 제1 폴리실리콘막(110) 및 제2 폴리실리콘막(210) 표면의 자연산화막(미도시)을 모두 제거한다. 상기 건식식각은 NHxFy 식각 에쳔트(etch etchant)를 이용하여 수행하는데, 이 과정에 대해서는 뒤에서 상세하게 설명하기로 한다. 상기 건식세정이 이루어지면, 제1 폴리실리콘막(110) 및 제2 폴리실리콘막(210) 표면의 자연산화막은 모두 제거된다.
다음에 도 6을 참조하면, 건식세정이 이루어진 제1 폴리실리콘막(110) 및 제2 폴리실리콘막(210) 위에 금속실리사이드막으로서 텅스텐실리사이드막(350)과 게이트 하드마스크막으로서 하드마스크 질화막(360)을 순차적으로 형성한다. 텅스텐실리사이드막(350)은 WF6 가스와 SiH4 가스를 반응가스로 대략 350 내지 450℃의 온도에서 형성할 수 있으며, 또는 WF6 가스와 SiH2Cl2 가스를 반응가스로 대략 500 내지 600℃의 온도에서 형성할 수 있다.
다음에 도 7을 참조하면, 통상의 방법을 사용하여 하드마스크 질화막(360), 텅스텐실리사이드막(350), 제1 및 제2 폴리실리콘막(110, 210), 질화막(320) 및 게이트절연막(310)에 대한 패터닝을 수행한다. 그러면 제1 영역(100)의 반도체기판(300) 위에는 제1 게이트절연막패턴(311), 제1 질화막패턴(321), 제1 폴리실리콘막패턴(111), 제1 텅스텐실리사이드막패턴(351) 및 제1 하드마스크 질화막패턴(361)이 순차적으로 적층되어 이루어지는 제1 게이트스택(100G)이 형성된다. 그리고 제2 영역(200)의 반도체기판(300) 위에는 제2 게이트절연막패턴(312), 제2 질화막패턴(322), 제2 폴리실리콘막패턴(211), 제2 텅스텐실리사이드막패턴(352) 및 제2 하드마스크 질화막패턴(362)이 순차적으로 적층되어 이루어지는 제2 게이트스택(200G)이 형성된다.
도 8은 본 발명에 따른 반도체소자의 듀얼 게이트 형성방법에서의 건식세정이 수행되는 건식세정장비를 나타내 보인 도면이다.
도 8을 참조하면, 건식세정을 위한 챔버(800) 내에, 도 5에 나타낸 바와 같이 제1 폴리실리콘막(110) 및 제2 폴리실리콘막(210)이 형성된 반도체기판(300)을 로딩시킨다. 상기 챔버(800)에는 NF3 가스가 공급된다. 챔버(800)의 측벽에는 마이크로웨이브 플라즈마 발생기(microwave plasma applicator)(810)가 연결된다. 마이크로웨이브 플라즈마 발생기(810)에는 NH3 가스 및 N2 가스가 공급되며, 이 상태에서 대략 2.45GHz의 마이크로웨이브가 인가되면 플라즈마가 형성되며, 이 플라즈마로부터 수소 라디컬(radical)(H+)이 만들어진다. 경우에 따라서 플라즈마 발생을 위한 가스로서 NH3 가스 및 N2 가스 대신에 H2 가스 및 N2 가스가 사용될 수도 있다. 상기 수소 라디컬(H+)은 챔버(800) 내로 들어가서 챔버(800) 내로 공급되는 NF3 가스와 반응하여 NHxFy 식각 에쳔트를 발생시킨다.
도 9 내지 도 11은 본 발명에 따른 반도체소자의 듀얼 게이트 형성방법에서 NHxFy 식각 에쳔트를 이용한 건식세정과정을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 9에 도시된 바와 같이, 챔버(도 8의 800) 내에서 발생된 NHxFy 식각 에쳔트는 제1 폴리실리콘막(110) 및 제2 폴리실리콘막(210) 위의 자연산화막(900) 표면에 도달된다. 그러면 도 10에 도시된 바와 같이, NHxFy 식각 에쳔트가 자연산화막(SiO2)(900)과 반응하여 자연산화막(900)은 (NH4)2SiF6성분의 막(910)이 된다. 이 상태에서 도 11에 도시된 바와 같이, 일정 온도, 예컨대 100 내지 200℃의 온도로 반도체기판을 가열하면, (NH4)2SiF6성분이 증발하고, 그 결과 제1 폴리실리콘막(110) 및 제2 폴리실리콘막(210) 표면 위의 자연산화막은 모두 제거된다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 듀얼 게이트 형성방법에 따르면, 폴리실리콘막 상부의 자연산화막 제거를 위한 세정으로서 NHxFy 식각 에쳔트를 이용한 건식식각방법을 이용함으로써, 습식세정방법을 이용한 경우와 달리 건조공정이 불필요하며, 따라서 워터 마크의 발생이 방지되어 후속의 게이트 패터닝시 게이트 리프팅이나 게이트 미식각과 같은 문제들의 발생이 억제된다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
Claims (18)
- NMOS 트랜지스터가 형성될 제1 영역 및 PMOS 트랜지스터가 형성될 제2 영역을 갖는 반도체기판 위에 상기 제1 영역에서는 n형으로 도핑되고 상기 제2 영역에서는 p형으로 도핑된 폴리실리콘막을 형성하는 단계;상기 폴리실리콘막에 대한 건식세정을 수행하는 단계;상기 건식세정이 이루어진 폴리실리콘막 위에 금속실리사이드막 및 게이트 하드마스크막을 순차적으로 형성하는 단계; 및상기 게이트 하드마스크막, 금속실리사이드막 및 폴리실리콘막에 대한 패터닝을 수행하여 게이트스택을 형성하는 단계를 포함하되,상기 폴리실리콘막에 대한 건식세정은,상기 폴리실리콘막이 형성된 반도체기판을 챔버 내로 로딩시키는 단계;상기 챔버와 연결된 마이크로웨이브 플라즈마 발생기에 NH3 및 N2의 혼합가스를 공급하는 단계;상기 NH3 및 N2의 혼합가스가 공급된 마이크로웨이브 플라즈마 발생기에 플라즈마가 형성되도록 마이크로웨이브를 인가하여 수소 라디컬을 발생시키는 단계;상기 수소 라디컬을 상기 챔버 내에 공급하여 상기 챔버로부터 공급되는 NF3 가스와의 반응에 의해 NHxFy 조성의 기상 에쳔트를 발생시켜 상기 폴리실리콘막 표면에 도달되도록 하는 단계; 및상기 반도체기판을 가열하여 상기 기상 에쳔트와 폴리실리콘막 표면의 산화막 사이의 반응생성물을 기화시켜 제거시키는 단계를 포함하여 수행하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- 제1항에 있어서,상기 폴리실리콘막에 대한 건식세정은, 상기 폴리실리콘막 상에 형성된 자연산화막이 제거되도록 수행하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- 삭제
- 삭제
- 삭제
- 제1항에 있어서,상기 건식세정과정에서 NH3 및 N2의 혼합가스 대신에 H2 및 N2의 혼합가스를 사용하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- 제1항에 있어서,상기 반도체기판을 가열하는 단계는 100-200℃의 온도로 수행하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- NMOS 트랜지스터가 형성될 제1 영역 및 PMOS 트랜지스터가 형성될 제2 영역을 갖는 반도체기판 위에 게이트절연막을 형성하는 단계;상기 게이트절연막 위에 폴리실리콘막을 형성하는 단계;상기 제1 영역의 폴리실리콘막을 노출시키는 제1 마스크막패턴을 이용하여 상기 제1 영역의 폴리실리콘막에 n형 불순물이온을 주입하는 단계;상기 제2 영역의 폴리실리콘막을 노출시키는 제2 마스크막패턴을 이용하여 상기 제2 영역의 폴리실리콘막에 p형 불순물이온을 주입하는 단계;상기 n형 불순물이온 및 p형 불순물이온이 주입된 폴리실리콘막에 대해 건식세정을 수행하는 단계;상기 건식세정이 이루어진 폴리실리콘막 위에 금속실리사이드막 및 게이트 하드마스크막을 순차적으로 형성하는 단계; 및상기 게이트 하드마스크막, 금속실리사이드막 및 폴리실리콘막에 대한 패터닝을 수행하여 게이트스택을 형성하는 단계를 포함하되,상기 폴리실리콘막에 대한 건식세정은,상기 폴리실리콘막이 형성된 반도체기판을 챔버 내로 로딩시키는 단계;상기 챔버와 연결된 마이크로웨이브 플라즈마 발생기에 NH3 및 N2의 혼합가스를 공급하는 단계;상기 NH3 및 N2의 혼합가스가 공급된 마이크로웨이브 플라즈마 발생기에 플라즈마가 형성되도록 마이크로웨이브를 인가하여 수소 라디컬을 발생시키는 단계;상기 수소 라디컬을 상기 챔버 내에 공급하여 상기 챔버로부터 공급되는 NF3 가스와의 반응에 의해 NHxFy 조성의 기상 에쳔트를 발생시켜 상기 폴리실리콘막 표면에 도달되도록 하는 단계; 및상기 반도체기판을 가열하여 상기 기상 에쳔트와 폴리실리콘막 표면의 산화막 사이의 반응생성물을 기화시켜 제거시키는 단계를 포함하여 수행하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- 제8항에 있어서,상기 폴리실리콘막에 대한 건식세정은, 상기 폴리실리콘막 상에 형성된 자연산화막이 제거되도록 수행하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- 제9항에 있어서,상기 게이트절연막과 상기 폴리실리콘막 사이에 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- 제10항에 있어서,상기 질화막을 형성하는 단계는, 플라즈마 질화방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- 제10항에 있어서,상기 폴리실리콘막에 n형 및 p형 불순물이온을 주입한 후에 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- 제10항에 있어서,상기 폴리실리콘막은 불순물이 도핑되지 않은 폴리실리콘막 또는 p형 불순물이 도핑된 폴리실리콘막으로 형성하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- 삭제
- 삭제
- 삭제
- 제8항에 있어서,상기 건식세정과정에서 NH3 및 N2의 혼합가스 대신에 H2 및 N2의 혼합가스를 사용하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
- 제8항에 있어서,상기 반도체기판을 가열하는 단계는 100-200℃의 온도로 수행하는 것을 특징으로 하는 반도체소자의 듀얼 게이트 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050128301A KR100721200B1 (ko) | 2005-12-22 | 2005-12-22 | 반도체소자의 듀얼 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050128301A KR100721200B1 (ko) | 2005-12-22 | 2005-12-22 | 반도체소자의 듀얼 게이트 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100721200B1 true KR100721200B1 (ko) | 2007-05-23 |
Family
ID=38278021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050128301A KR100721200B1 (ko) | 2005-12-22 | 2005-12-22 | 반도체소자의 듀얼 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100721200B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101168334B1 (ko) | 2009-06-15 | 2012-07-24 | 에스케이하이닉스 주식회사 | 반도체소자의 듀얼 폴리게이트 형성방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010081861A (ko) * | 2000-02-19 | 2001-08-29 | 구본준, 론 위라하디락사 | 건식식각 후 정전기에 의한 어레이기판의 파손방지방법 |
| KR20020003623A (ko) * | 2000-06-21 | 2002-01-15 | 박종섭 | 듀얼 티타늄 폴리사이드 게이트를 갖는 씨모스 소자의제조방법 |
| KR20030056114A (ko) * | 2001-12-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 선택적 에피택셜 성장법을 이용한 반도체 소자 제조 방법 |
| KR20040068964A (ko) * | 2001-12-20 | 2004-08-02 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 식각정지층으로서 폴리 재산화층을 사용하여 실리콘리세스를 최소로 한 질화물 오프셋 스페이서 |
-
2005
- 2005-12-22 KR KR1020050128301A patent/KR100721200B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010081861A (ko) * | 2000-02-19 | 2001-08-29 | 구본준, 론 위라하디락사 | 건식식각 후 정전기에 의한 어레이기판의 파손방지방법 |
| KR20020003623A (ko) * | 2000-06-21 | 2002-01-15 | 박종섭 | 듀얼 티타늄 폴리사이드 게이트를 갖는 씨모스 소자의제조방법 |
| KR20040068964A (ko) * | 2001-12-20 | 2004-08-02 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 식각정지층으로서 폴리 재산화층을 사용하여 실리콘리세스를 최소로 한 질화물 오프셋 스페이서 |
| KR20030056114A (ko) * | 2001-12-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 선택적 에피택셜 성장법을 이용한 반도체 소자 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101168334B1 (ko) | 2009-06-15 | 2012-07-24 | 에스케이하이닉스 주식회사 | 반도체소자의 듀얼 폴리게이트 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799685B2 (en) | System and method for removal of photoresist in transistor fabrication for integrated circuit manufacturing | |
| KR100811267B1 (ko) | 반도체소자의 듀얼게이트 형성방법 | |
| TW413947B (en) | Method for producing semiconductor device | |
| JP2004152862A (ja) | 半導体装置の製造方法 | |
| KR100721200B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
| US8039338B2 (en) | Method for reducing defects of gate of CMOS devices during cleaning processes by modifying a parasitic PN junction | |
| US7268048B2 (en) | Methods for elimination of arsenic based defects in semiconductor devices with isolation regions | |
| CN115084026A (zh) | 半导体结构的形成方法 | |
| KR100869844B1 (ko) | 반도체소자의 듀얼게이트 형성방법 | |
| KR100728958B1 (ko) | 반도체 소자의 제조방법 | |
| US20100159680A1 (en) | Method for Manufacturing Semiconductor Device | |
| KR100780772B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
| KR101168334B1 (ko) | 반도체소자의 듀얼 폴리게이트 형성방법 | |
| KR20080002602A (ko) | 듀얼 게이트를 구비하는 반도체 소자의 게이트 형성방법 | |
| KR100861362B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
| KR100712994B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
| KR20080062010A (ko) | 반도체 소자의 제조방법 | |
| KR20070047639A (ko) | 반도체소자의 듀얼게이트 형성방법 | |
| KR100723001B1 (ko) | 듀얼폴리게이트를 갖는 반도체 소자의 제조방법 | |
| KR20030050595A (ko) | 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법 | |
| KR100447324B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100503369B1 (ko) | 매립형 채널을 갖는 반도체 소자의 제조 방법 | |
| JP2014127593A (ja) | 半導体装置の製造方法 | |
| KR100481396B1 (ko) | 반도체 소자의 제조 방법 | |
| WO2009134412A1 (en) | Method for reducing defects of gate of cmos devices during cleaning processes by modifying a parasitic pn junction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |