KR20010081861A - 건식식각 후 정전기에 의한 어레이기판의 파손방지방법 - Google Patents

건식식각 후 정전기에 의한 어레이기판의 파손방지방법 Download PDF

Info

Publication number
KR20010081861A
KR20010081861A KR1020000008044A KR20000008044A KR20010081861A KR 20010081861 A KR20010081861 A KR 20010081861A KR 1020000008044 A KR1020000008044 A KR 1020000008044A KR 20000008044 A KR20000008044 A KR 20000008044A KR 20010081861 A KR20010081861 A KR 20010081861A
Authority
KR
South Korea
Prior art keywords
substrate
lower electrode
dry etching
electrode
upper electrode
Prior art date
Application number
KR1020000008044A
Other languages
English (en)
Other versions
KR100503897B1 (ko
Inventor
안병용
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR10-2000-0008044A priority Critical patent/KR100503897B1/ko
Priority to US09/747,928 priority patent/US6846427B2/en
Publication of KR20010081861A publication Critical patent/KR20010081861A/ko
Priority to US11/014,801 priority patent/US7422656B2/en
Application granted granted Critical
Publication of KR100503897B1 publication Critical patent/KR100503897B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치용 어레이기판의 제작공정에 관한 것으로, 건식식각 공정을 하기 전, 건식식각 장비내에 구성되고 어레이기판이 놓여지는 하부전극에 절연재질인 테잎 등을 부착한 후, 어레이기판을 배치하고 식각공정을 행함으로써, 식각공정이 끝난 후 상기 하부전극으로부터 상기 어레이기판을 쉽게 분리할 수 있다.

Description

건식식각 후 정전기에 의한 어레이기판의 파손방지방법{Method for preventing damage of a substrate while performing a dry etching}
본 발명은 액정표시장치용 기판의 제조공정 중, 건식식각 장비로 건식식각된 기판을 정전기에 의한 파손없이 상기 건식식각 장치의 하부전극으로부터 분리할 수 있는 방법에 관한 것이다.
도 1 은 일반적인 컬러액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 액정표시장치(11)는 블랙매트릭스(6)를 포함하는 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)와 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
이때, 상기 화소(P)영역은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역 상에는 전술한 바와 같이, 투명한 화소전극(17)이 형성된다.
상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
상기 기판에 배치되는 박막트랜지스터(T)는 각 구성요소(게이트전극, 게이트배선, 절연층, 액티브층 등등)마다 증착(deposition), 포토리소그라피(photo-lithography), 식각(etching)공정을 여러 번 반복한 결과로 형성되고, 이러한 다수의 구성요소 중 상기 절연층과 액티브층은 일반적으로 건식식각 방식에 의해 식각된다.
도 2는 일반적인 건식식각을 위한 장치의 개략적인 단면도로서, 이 장치는 도시한 바와 같이, 진공상태가 될 수 있는 챔버(chamber)(41)와, 상기 챔버내에 위치하고 수백 볼트의 전압이 인가되는 캐소드전극(cathode electrode)(43)과, 상기 캐소드전극과 대향하여 위치하고 상기 챔버내의 하부에 고정되고 건식식각될 부재가 올려지는 애노드전극(anode electrode)(45)을 포함한다.
여기서 편의상 상기 캐소드전극을 상부전극(43)이라 하고 상기 애노드전극을 하부전극(45)이라 한다.
도 2의 구성을 참조로 건식식각의 원리를 설명한다.
건식식각방식은 화학적인 반응을 이용한 반응성 이온 건식식각방식과 물리적인 충돌을 이용한 식각방식 등이 있다.
상기 화학적 반응을 이용한 식각방식을 간단히 설명하면, 기판을 상기 챔버내(41)의 하부전극(45)상에 올려놓고 식각할 특정한 층에 따른 에천터(etchant)를 함유한 식각가스를 용기에 흘려준다.
상기 에천트가 기판(49) 상에 형성된 층과 반응하는데 필요한 에너지는 플라즈마(47)로부터 공급된다.
상기 챔버내에서의 플라즈마 상태는 높은 에너지의 RF(Radio frequency)장으로부터 생긴다.
플라즈마 장(47)의 에너지는 상기 챔버내(41)의 가스분자를 높은 에너지 준위로 여기시켜 상기 하부전극 상에 놓여진 기판(49)상의 구성층과 반응하게 한다.
만약, 상기 기판(49) 상에 형성된 층이 이산화규소(SiO2)인 경우, 이 물질을 식각하는 가스로 일반적으로 CF4를 사용한다.
이 가스에 주어진 에너지는 불소가 상기 SiO2와 반응하게 해서 불소, 실리콘, 산소를 포함한 가스가 생기게 함으로써, 상기 기판(49) 상에 형성된 이산화규소(SiO2)막을 식각한다.
이 가스는 진공(vacuum)에 의해 상기 챔버(41)내에서 제거된다.
물리적인 충돌을 이용한 식각방식은 예를 들면 상기 식각가스를 이용한 화학반응 대신 이온빔을 사용하여, 구성층을 식각하는 이온빔 밀링(Ion beam milling)방법이 있다.
상기 이온빔 밀링방법은 상기 화학반응에 의한 식각방식과는 달리 반응가스를 이용하지 않으므로, 좀 더 간단한 공정이 될 수 있다.
상기 이온빔 밀링방법은 스퍼터링(sputtering)과 비슷한 방법으로서, 상기 챔버내에 존재하는 아르곤(Ar)가스가 이온화되어 전기적으로 접지되어 있는 하부기판(49)으로 향한다. 양전하를 띤 아르곤은 기판(49)으로 이동하면서 가속된다.
상기 아르곤 이온이 기판(49)에 부딪히게 되면 충돌힘에 의해 상기 기판(49)의 최상층에 구성된 층이 물리적으로 제거된다.
또 다른 건식식각 방식은 반응성 이온식각(reactive ion etching)이다.
반응성 이온 식각은 플라즈마 식각과 이온빔 식각을 결합한 것이다.
에칭가스는 상기 챔버(41)내에 들어가 이온화된다. 각 분자는 기판(45)의 표면으로 가속된다.
표면에서 최상층의 제거는 물리적으로, 화학적으로 제거한다.
이 방법은 조절이 매우 쉽고 생산성이 높은 장점이 있다.
이외에 여러 건식식각 방식들을 사용할 수 있다.
전술한 바와 같이, 건식식각 공정이 끝나게 되면 RF방전에 의해 상기 기판(49)과 하부전극(45)사이에 높은 전하가 대전되며, 상기 대전된 전하는 상기 기판(49)을 상기 하부전극(45)에 강하게 부착하는 원인이 된다.
전술한 식각공정이 끝난 후, 상기 기판(49)을 상기 하부전극(45)으로부터 분리하는 공정을 행하게 된다.
도 3은 건식식각 장비내의 하부전극과, 상기 하부전극 상에 기판이 놓여진 형상을 개략적으로 나타낸 사시도이다.
상기 기판(49)을 하부전극(45)으로 분리하기 위해서는 하부전극(45)의 일측과 타측의 가장자리에 형성된 홀(51)에 내장된 리프트 핀(53)을 이용한다.
상기 리프트 핀(53)은 상기 홀 내부에 위치하며, 건식식각 공정이 끝난 후, 상기 홀(51)로부터 돌출되어 기판(49)을 하부전극(45)으로부터 분리한다.
그러나, 전술한 바와 같은 하부전극과 기판과의 대전된 전하에 의해, 상기기판이 하부전극과 제대로 분리되지 않는 문제가 발생한다.
도 4a 내지 도 4b는 각각 건식식각 후, 상기 리프트 핀(lift pin)에 의해 하부전극으로부터 들려진 기판의 불량상태를 도시한 단면도이다.
먼저, 도 4a에 도시한 바와 같이, 상기 기판(49)은 상기 하부전극의 홀(51)로부터 돌출된 리프트 핀(53)에 의해 하부전극(45)과 분리된다.
이때, 상기 리프트 핀(53)이 위치하지 않는 기판(49)의 중앙부는 대전된 전하에 의해, 상기 하부전극(45)과 강하게 부착된 상태로 남게되어 도시한 바와 같이 휘어지는 불량이 발생하게 된다.
설혹 부착되었던 기판(49)의 중앙부분이 상기 하부전극(45)으로부터 분리되었다 할지라도, 상기 하부전극(45)에 강하게 부착되었던 기판(49)은 강한 탄성으로 위로 튕겨지게 되고 심하게 흔들린다.
이러한 과정에서 어떤 경우는 도 4b에 도시한 바와 같이 튕겨진 기판(49)이 제자리를 찾지 못하고 상기 리프트 핀(53)에서 벗어나거나, 상기 리프트 핀(53)에 의해 손상을 입는 경우가 발생한다.
상기와 같이 기판(49)이 리프트 핀(53)으로부터 벗어난 경우에는 기판(49)을 운반하는 반송암(Arm)이 상기 기판을 정확하게 잡지 못하거나, 또는 기판(49)을 파손하는 문제가 발생한다.
이러한 문제를 해결하기 위해, 종래에는 상기 하부전극(45)과 기판(49)사이에 발생하는 정전기를 제거하기 위해 건식식각 공정이 끝난 후, 추가로 제전공정을 행하여 상기 기판(49)과 하부전극(45)사이에 대전된 전하를 제거하였다.
전술한 바와 같은 문제점을 해결하기 위해, 본 발명은 상기 하부전극과 기판 사이에 대전된 전하를 제거하는 추가적인 제전공정을 배제하고, 상기 기판을 상기 건식식각 장비내의 하부전극으로부터 불량없이 분리하는 방법을 제시하는 것을 그 목적으로 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이고,
도 2는 건식식각을 위한 장치의 개략적인 단면도이고,
도 3은 건식식각 장비내에 구성된 하부전극과, 하부전극 상에 위치한 기판을 도시한 사시도이고,
도 4a 와 도 4b는 각각 건식식각 후, 리프트 핀(lift pin)에 의해 하부전극으로부터 분리된 기판의 불량상태를 도시한 단면도이고,
도 5는 본 발명에 따른 절연성을 가진 진공테이프가 부착된 하부전극을 도시한 사시도이고,
도 6a 와 도 6b는 각각 본 발명에 따른 진공테이프가 부착된 하부전극 상에 올려진 기판과 상기 기판이 리프트 핀에 의해 정상적으로 올려진 상태를 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
145 : 하부전극 149 : 기판
153 : 진공용 테이프 155 : 리프트 핀
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 정전기에 의한 기판의 파손방지 방법은 상부전극과, 상기 상부전극과 대향하며 소정간격 이격되고 대향면 방향으로 상승할 수 있는 리프트핀이 내장된 홀이 형성된 하부전극을 가진 진공챔버를 구비한 건식식각 장치를 준비하는 단계와; 상기 건식식각 장치의 하부전극의 상기 대향면에 절연재질의 패드를 부착하는 단계와; 상기 기판을 상기 건식식각 장치의 상부전극과 하부전극 사이에 인가되는 RF장에 의해 이온화된 전자의 충돌 내지 상기 이온화된 전자와의 반응에 의해 상기 기판을 건식식각 하는 단계와; 상기 건식식각 장치의 하부전극의 상기 홀을 통해 상기 리프트핀이 상승하여 건식식각된 기판을 상기 하부전극과 분리시키는 단계를 포함한다.
상기 절연재질의 패드는 진공용 테이프인 것을 특징으로 한다.
본 발명의 특징에 따른 건식식각 장치는 상부전극과; 상기 상부전극과 대향하여 소정간격 이격되고, 대향면 방향으로 상승할 수 있는 리프트 핀이 내장된 홀이 형성되고, 상기 대향면에 절연재질의 패드가 부착된 하부전극과; 상기 상부전극과 하부전극을 감싸는 진공챔버와; 상기 하부전극과 상부전극에 전압을 인가하는 전원과; 상기 진공챔버에 반응가스를 주입하는 주입구를 포함한다.
이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예--
본 발명은 전술한 바와 같은 종래의 문제점을 해결하기 위해, 상기 기판과 하부전극 사이에 진공용 테이프(tape)를 부착한다.
도 5는 본 발명에 따른 진공용 테이프가 부착된 기판을 도시한 사시도이다.
도시한 바와 같이, 리프트 핀(155)이 들어있는 홀(151)을 포함하는 하부전극(145)상에 진공용 테이프(153)를 부착한다.
상기 진공용 테이프(153)는 절연성 재질이며, 일반적인 테이프와는 달리 상기 테이프의 접착제성분에 의해 진공도를 떨어뜨리거나 하는 문제가 발생하지 않는 특성이 있다.
본 발명에서 상기 진공용 테이프(153)는 상기 하부전극(145)과 기판과의 거리를 크게 하기 위한 수단이다.
도 6a 내지 도 6b는 각각 진공테이프가 부착된 전극 상에 올려진 기판과, 상기 기판이 리프트 핀에 의해 정상적으로 올려진 상태를 도시한 단면도이다.
도시한 바와 같이, 상기 하부전극(145)의 상부면에 부착된 진공용 테이프(153)상에 기판(149)을 올려놓은 후, 전술한 건식식각 방식을 사용하여 상기 기판 상에 증착된 구성요소를 소정의 형상으로 식각한다.
다음으로, 상기 식각공정이 끝난 후, 도 6b에 도시한 바와 같이 리프트핀(155)을 이용하여 상기 기판(149)을 하부전극(145)으로부터 분리한다.
이때, 상기 기판(149)은 하부전극(145) 상부면에 부착된 진공용 테이프(153)의 영향으로 손쉽게 상기 하부전극(145)으로부터 분리된다.
이와 같은 원리를 이하 정전용량식인 식(1)을 참조로 설명한다.
------ (1)
이때, 전술한 식에서 C는 기판(149)과 하부전극(145)사이에 발생하는 정전용량이고, 상기 s는 기판(149)의 면적이고, 상기 d는 기판(149)과 하부전극(145) 사이의 거리이다. 상기 k는 유전상수 이고, εr은 전극사이의 유전율 이며, ??o는 진공의 유전율이며 8.854×10-12[F/m]의 고정된 값이다.
상기 식 (1)에서, 상기 기판(149)과 하부전극(145) 사이에 대전될 수 있는 전하량을 줄이기 위해서는 상기 기판과 하부전극 사이의 거리인 d값을 크게 하면 된다.
따라서, 상기 기판(149)과 하부전극(145) 사이에 위치한 진공용 테이프(153)는 상기 d 값을 크게 하는 역할을 한다.
본 발명에서는 진공용 테이프를 예로서 설명하였지만, 상기 d값을 크게 하여 기판과 하부전극사이에 발생하는 전하량을 줄일 수 있는 물질이면 어떠한 물질도 가능하다.
이와 같은 간단한 방법으로 어레이기판을 건식식각 장비에서 정전기에 의한 불량 없이 운반할 수 있다.
본 발명은 건식식각 시, 상기 건식식각 장비내의 하부 전극에 건식식각 될 기판을 올리기 전에 진공용 테이프와 같은 소정의 절연수단을 부착한 후 상기 기판을 올려놓은 방법을 통해 건식식각 공정이 끝난 후, 상기 하부전극으로부터 상기 기판을 분리하는 과정에서 정전기에 의한 불량이 발생하지 않으므로 기판이 파손되는 불량을 방지할 수 있다. 따라서, 추가적인 제전공정이 필요치 않으며 막대한 재료비를 절약할 수 있고, 제품의 생산수율을 향상시키는 효과가 있다.

Claims (3)

  1. 상부전극과, 상기 상부전극과 대향하며 소정간격 이격되고 대향면 방향으로 상승할 수 있는 리프트핀이 내장된 홀이 형성된 하부전극을 가진 진공챔버를 구비한 건식식각 장치를 준비하는 단계와;
    상기 건식식각 장치의 하부전극의 상기 대향면에 절연재질의 패드를 부착하는 단계와;
    상기 기판을 상기 건식식각 장치의 상부전극과 하부전극 사이에 인가되는 RF장에 의해 상기 기판을 건식식각 하는 단계와;
    상기 건식식각 장치의 하부전극의 상기 홀을 통해 상기 리프트 핀이 상승하여 건식식각된 기판을 상기 하부전극과 분리시키는 단계를
    포함하는 기판의 파손방지방법.
  2. 제 1 항에 있어서,
    상기 절연재질의 패드는 진공용 테이프인 기판의 파손방지 방법.
  3. 상부전극과;
    상기 상부전극과 대향하여 소정간격 이격되고, 대향면 방향으로 상승할 수있는 리프트 핀이 내장된 홀이 형성되고, 상기 대향면에 절연재질의 패드가 부착된 하부전극과;
    상기 상부전극과 하부전극을 감싸는 진공챔버와;
    상기 하부전극과 상부전극에 전압을 인가하는 전원과;
    상기 진공챔버에 반응가스를 주입하는 주입구
    를 포함하는 건식식각 장치.
KR10-2000-0008044A 2000-02-19 2000-02-19 건식식각 장치의 기판 파손방지 방법 및 건식식각 장치 KR100503897B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0008044A KR100503897B1 (ko) 2000-02-19 2000-02-19 건식식각 장치의 기판 파손방지 방법 및 건식식각 장치
US09/747,928 US6846427B2 (en) 2000-02-19 2000-12-27 Dry etching method and apparatus for use in the LCD device
US11/014,801 US7422656B2 (en) 2000-02-19 2004-12-20 Dry etching method and apparatus for use in the LCD device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0008044A KR100503897B1 (ko) 2000-02-19 2000-02-19 건식식각 장치의 기판 파손방지 방법 및 건식식각 장치

Publications (2)

Publication Number Publication Date
KR20010081861A true KR20010081861A (ko) 2001-08-29
KR100503897B1 KR100503897B1 (ko) 2005-07-25

Family

ID=19648085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0008044A KR100503897B1 (ko) 2000-02-19 2000-02-19 건식식각 장치의 기판 파손방지 방법 및 건식식각 장치

Country Status (2)

Country Link
US (2) US6846427B2 (ko)
KR (1) KR100503897B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721200B1 (ko) * 2005-12-22 2007-05-23 주식회사 하이닉스반도체 반도체소자의 듀얼 게이트 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8176623B2 (en) * 2007-12-21 2012-05-15 Headway Technologies, Inc. Method of manufacturing a magnetic head for perpendicular magnetic recording

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684669A (en) * 1995-06-07 1997-11-04 Applied Materials, Inc. Method for dechucking a workpiece from an electrostatic chuck
US5665167A (en) * 1993-02-16 1997-09-09 Tokyo Electron Kabushiki Kaisha Plasma treatment apparatus having a workpiece-side electrode grounding circuit
JPH0927538A (ja) * 1995-07-13 1997-01-28 Sharp Corp 四隅が支持されて持ち上げられた基板のたわみ軽減方法および枚葉式基板処理装置
JP2850850B2 (ja) * 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
TW334609B (en) * 1996-09-19 1998-06-21 Hitachi Ltd Electrostatic chuck, method and device for processing sanyle use the same
US5904779A (en) * 1996-12-19 1999-05-18 Lam Research Corporation Wafer electrical discharge control by wafer lifter system
JPH10209258A (ja) * 1997-01-22 1998-08-07 Hitachi Ltd 静電吸着保持方法および装置
US6177023B1 (en) * 1997-07-11 2001-01-23 Applied Komatsu Technology, Inc. Method and apparatus for electrostatically maintaining substrate flatness
US5985104A (en) * 1997-10-09 1999-11-16 International Business Machines Corporation Sputtered mask defined with highly selective side wall chemical etching
KR19990076157A (ko) * 1998-03-28 1999-10-15 윤종용 티에프티-엘씨디 패널 제조용 드라이 에칭 설비
JP2001024048A (ja) * 1999-07-08 2001-01-26 Sony Corp エッチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721200B1 (ko) * 2005-12-22 2007-05-23 주식회사 하이닉스반도체 반도체소자의 듀얼 게이트 형성방법

Also Published As

Publication number Publication date
US20010020517A1 (en) 2001-09-13
US7422656B2 (en) 2008-09-09
KR100503897B1 (ko) 2005-07-25
US6846427B2 (en) 2005-01-25
US20050101149A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
US6322712B1 (en) Buffer layer in flat panel display
US7517562B2 (en) Deposition method using a uniform electric field
US4732873A (en) Method of fabrication of non-linear control elements for a flat electrooptical display screen
CN108597978B (zh) 干刻蚀设备
EP0811219A1 (en) Plasma addressed liquid crystal display with organic-walled plasma channels
KR100503897B1 (ko) 건식식각 장치의 기판 파손방지 방법 및 건식식각 장치
KR20110042899A (ko) 플렉서블 표시장치의 제조방법
US6400423B1 (en) Channel plates and flat display devices incorporating such
KR20090057840A (ko) 플라즈마 처리장치 및 플라즈마 처리방법
CN1230045C (zh) 等离子体处理装置
US6496234B1 (en) Liquid crystal panel having etched test electrodes
JP3074274B1 (ja) 液晶ディスプレイのｔｆｔ製造方法
KR100551438B1 (ko) 기판의 정전기 제거방법
CN109390352A (zh) 阵列基板及其制造方法、显示面板及其制造方法
KR100706002B1 (ko) 액정 패널 및 이를 이용한 액정표시장치
JPH05249490A (ja) Ｔｆｔアレイ基板の製造方法
KR20020035188A (ko) 건식식각 장치
JPH05234953A (ja) 導電性薄膜のエッチング装置およびエッチング方法
KR100475156B1 (ko) 리프터핀 부재
JP2004012544A (ja) アクティブマトリクス基板及びその製造方法、並びにそのアクティブマトリクス基板を用いた表示装置
KR920006432B1 (ko) 평판 디스플레이용 박막트랜지스터 및 그 제조방법
KR20070111026A (ko) 기판 안착용 스테이션
KR19980014175A (ko) 플라즈마를 이용하는 건식식각방법
KR20040034871A (ko) 프로세스 챔버
JPH05142567A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 12