KR100467755B1 - 전자부품들을포함하는,반도체재료로된박막을얻는방법 - Google Patents

전자부품들을포함하는,반도체재료로된박막을얻는방법 Download PDF

Info

Publication number
KR100467755B1
KR100467755B1 KR1019970013371A KR19970013371A KR100467755B1 KR 100467755 B1 KR100467755 B1 KR 100467755B1 KR 1019970013371 A KR1019970013371 A KR 1019970013371A KR 19970013371 A KR19970013371 A KR 19970013371A KR 100467755 B1 KR100467755 B1 KR 100467755B1
Authority
KR
South Korea
Prior art keywords
substrate
heat treatment
thin film
ions
micropores
Prior art date
Application number
KR1019970013371A
Other languages
English (en)
Other versions
KR970072460A (ko
Inventor
버나드 아스파
베아트리체 비아제
미쉘 브르엘
Original Assignee
꼼미사리아 아 레네르지 아토미끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 filed Critical 꼼미사리아 아 레네르지 아토미끄
Publication of KR970072460A publication Critical patent/KR970072460A/ko
Application granted granted Critical
Publication of KR100467755B1 publication Critical patent/KR100467755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 재료로 된 기판으로부터 박막을 얻는 방법에 관한 것으로, 박막은 기판의 한쪽 면에 배설되고 박막에 이종의 구조체(heterogeneous structure)를 형성하는, 상기한 반도체 재료와는 다른 재료로 된 적어도 하나의 소자(3)를 포함한다. 본 발명에 따른 방법은,
- 상기한 기판의 표면(2)에 이온들로 충격을 가하여 주입하여 기판의 볼륨내에 미소기공(gaseous microbubbles)(21~24)을 생성하는 단계로서,
주입공정(implantation)은 상기한 배설된 소자에 대하여, 기판의 표면(2)측에서 상기한 소자(3)를 포함하는 작은 두께의 영역과 기판의 나머지 부분에 의해 형성되는 상당히 큰 두께의 영역을 구분하는 연속적인 미소기공들이 층이 얻어지도록 실시되는 단계;
- 그런 다음, 기판을 열처리하는 단계로서,
기판에서의 결정 재배열 효과(crystalline rearrangement effect) 및 미소기공의 압력효과에 의해, 미소기공들(21, 24) 층의 양측에 위치하는 두개의 영역들을 분리하기에 충분한 온도에서 기판을 열처리하며, 상기한 작은 두께의 영역은 박막을 구성하는 단계를 포함한다.

Description

전자 부품들을 포함하는, 반도체 재료로 된 박막을 얻는 방법
본 발명은 특히 전자 부품을 포함하는, 반도체 재료로 된 박막을 얻는 방법에 관한 것이다. 박막은 기판중의 예를 들면, 1개 또는 수개의 전자 부품들이 배설되어 있는 작은 두께의 영역을, 기판 중의 상대적으로 더 두꺼운 나머지 영역으로부터 분리시킴으로써 얻어진다. 또한, 적용분야를 고려하면, 본 발명에 의하면, 박막을 그의 초기 기판으로부터 다른 기판 또는 지지체에 전이시킬 수도 있다.
초소형 전자공학(microelectronics)에서는, 절연체 지지층(insulating support) 위에서 지지된, 또는 전기적인 절연층에 의해 지지체로부터 분리된 반도체 박막에 전자 부품들을 배설하는 것이 종종 연구되고 있다. 소위 절연체 상의 실리콘(Silicon On Insulator; SOI)이라 하는 구조체들을 제조할 수 있으며, 이들로부터 전자 부품들을 형성할 수 있다. 이러한 구조체들을 얻기 위하여,
- 실리콘의 격자 변수에 근접한 격자 변수를 갖는 다른 재료들로 된 단결정기판, 예를 들면 사파이어(Al2O3) 또는 불화칼슘(CaF2) 기판 위에, 박막중에 예를 들면 실리콘의 결정을 성장시키는, 결정성장(crystalline growth)에 의한 헤테로에피택시법(heteroepitaxy methods);
- 고압의 산소 중에서 실리콘 기판에 이온 주입(ion implantation)을 실시하여, 실리콘 볼륨 중에 덩어리 기판으로부터 단결정의 실리콘 박막을 분리하는 산화규소층을 생성시키는, "SIMOX"(문헌에 통용되고 있는 명칭임)라 불리는 방법;
- 기계적 및 화학적으로, 또는 화학적 부식에 의해 웨이퍼를 박화시키는 원리를 이용하는 그외 다른 방법들을 이용할 수 있다.
반도체 박막을 제조하는 이들 다양한 방법들은 제조공정과 관련하여 많은 단점들을 갖고 있다.
헤테로에피택시법은 기판의 물성에 의해 제한된다 : 기판의 격자 변수가 반도체의 격자 변수와 엄격하게 일치하지 않는 경우, 박막은 많은 결정결함(crystalline defects)을 포함한다. 게다가, 이들 기판들은 비싸고, 쉽게 깨지며, 한정된 크기로만 존재할 수 있다.
SIMOX법은 고압에서의 이온 주입 공정을 필요로 하며, 이 공정은 매우 복잡한 중장비를 필요로 한다. 이들 장비들의 작업처리량은 낮고, 적절한 범위까지 증가시키기가 어렵다.
박화법들(thinning down methods)은, 웨이퍼의 박화가 소정의 두께에 도달하였을 때 정지될 수 있으며, 이것에 의해 두께의 균일성을 확보할 수 있는 에칭을 정지하는 크래쉬 베리어(crash barrier)의 원리를 이용하는 경우에만, 균일성(homogeneity) 및 품질에 있어서 경쟁적이다. 그러나, 불행하게도, 이들 크래쉬 베리어의 생성은 공정을 복잡하게 만들며, 어떤 경우에는 막의 용도를 제한할 수도 있다.
이들 단점들을 제거하기 위하여, FR-A-2,681,472호 공보에서는, 반도체 박막을 제조하고 이를 지지체에 부착시키는 공정이 소개되었으며, 평면을 지닌 소정의 반도체 재료로 된 웨이퍼를 하기하는 공정에 적용시키는 것으로 이루어져 있다 :
- 상기한 재료의 평면에 이온들로 충격을 가하여, 웨이퍼의 볼륨 중에 반도체 재료의 평면에 충격을 가하는 이온들의 침투 깊이에 근접한 깊이에, 웨이퍼를 기판의 대부분을 구성하는 하부 영역과 박막을 구성하는 상부 영역으로 분리하는, 미소기공 층을 형성하는 단계로서,
이온들은 비활성 기체들의 이온들 또는 수소기체의 이온들 중에서 선택된 것이며,
이온이 주입되는 웨이퍼의 온도는 주입된 이온들에 의해 발생되는 기체가 확산에 의해 반도체로부터 빠져나갈 수 있는 온도보다 낮게 유지되도록 이온들을 웨이퍼에 주입시키는 제 1 주입 단계;
- 웨이퍼의 평면을 적어도 1층의 강성체로 된 지지체와 접착시키는 단계로서,
예를 들면 접착제에 의해, 또는 지지체와 웨이퍼와의 사이에서 원자간 결합(interatomic bonding)이 이루어지도록, 표면 전처리 효과를 이용하는, 예를 들면, 열처리 및/또는 정전처리(electrostatic treatment)를 이용하는 분자간 접착(molecular adhesion)에 의해 접착이 이루어지는 제 2 접착 단계;
- 웨이퍼-지지체 결합체(wafer-support assembly)를 열처리하는 단계로서,
주입공정이 실시된 온도 보다 높은 온도에서, 웨이퍼 중에서의 결정 재배 열 효과 및 미소기공의 압력에 의해, 박막과 덩어리 기판과의 사이에 분리가 이루어지기에 충분한 온도에서 열처리하는 제 3 열처리 단계.
이 문헌에서는, 하기에서 설명하는 바와 같이 실험에 의해 관찰된 다른 현상을 소개하고 있다. 첫째로, 제 1 이온 주입단계는 반도체 재료로 된 웨이퍼의 평면을 이온 빔(beam)중에 노출시킴으로써 실시되며, 이 평면의 면(plane)은 반도체 재료가 완벽한 단결정인 경우에는 대략 주요 결정면(cryatallographic plane)에 평행하며, 또는 재료가 다결정(polycrystalline)인 경우에는 모든 결정(grain)에 대해 동일한 지수(index)를 갖는 주요 결정면에 대하여 다소 경사지게 된다.
이 주입공정은 미소기공 층을 형성할 수 있으며, 이 층은 열처리 공정의 마지막에 파단부(fracture zone)로서 사라지게 된다. 이렇게 하여 웨이퍼의 볼륨 중에, 이온들의 평균 침투 깊이에 근접한 깊이에서 생성된 미소기공 층은, 웨이퍼의 볼륨 중에 이 층에 의해 분리된 두 영역들, 즉 박막을 구성하는 영역과 기판의 나머지 부분을 형성하는 영역을 구분한다.
"미소기공(gaseous microbubbles)"이란 표현은, 재료 중에 수소기체 이온 또는 비활성 기체들 이온의 침투에 의해 생성된 어떤 공동(cavity) 또는 미소공동(microcavity)을 의미한다. 이들 공동들은 매우 납작한 형상, 즉 예를 들면 몇 개의 원자간 거리 정도의 낮은 높이를 갖는 형상을 가질 수도 있으며, 또는 대략적인 반구형 형상 또는 이들 두 형상들과는 다른 형상을 가질 수도 있다. 이들 공동들은 기체상을 포함할 수도 있고 포함하지 않을 수도 있다. 제 3 열처리 단계에서, 열처리는 반도체 재료 내에서의 결정 재배열 효과, 예를 들면 미소공동 성장효과(effect of microcavity growth) 및/또는 미소기공 압력효과(effect of microbubble pressure)에 의해, 파단부를 생성하여 두개의 영역으로 분리하기에 충분한 온도에서 실시한다.
주입공정의 조건에 따르면, 예를 들면 수소 등의 기체를 주입한 후에, 공동 또는 미소기공들은 투과 전자현미경에 의해 관찰할 수 있다. 실리콘의 경우, 수nm~수백nm의 크기의 미소공동들을 가질 수 있다. 그러나, 특히 주입 온도가 낮은 경우에는 이들 공동들은 단지 열처리단계 동안에만 관찰할 수 있으며, 이들 공동들은 열처리 단계 말기에 박막과 기판의 나머지 부분 사이에 파단이 일어나도록 하기 위해 생성된 것이다.
게다가, 이 방법은 모든 종류의 고체 재료들, 결정들에 적용될 수 있음이 명백하다. 이 공정을 유전체 재료들, 도체들(conductors), 반-절연체들 및 무정형의 반도체들에 적용할 수도 있다.
미소기공 또는 미소공동들을 포함하는 층은, 미소기공들이나 미소공동들 사이의 상호작용이 웨이퍼 전체에 걸쳐서 일어나서 파단이 일어날 정도로, 미소기공들 또는 미소공동들이 충분한 밀도로 존재하는 연속적인 층이다. 주입이 의도적으로 또는 우연히, 예를 들면 1㎛ 이하 정도의 입자들에 의해 국부적으로 차단되는 경우, 그 결과 얻어지는 불연속은 파단이 진행해나가는 것을 방해하지는 않는다.
이들 모든 방법들의 목적은 지지체 위에 반도체 박막을 형성하고, 계속해서 통상의 공정들에 의해 그 내부에 전자 부품들을 배설하는 것이다. FR-A-2,681,472호에 기재된 방법은 선행기술들의 문제점들에 대한 해결책을 제시하고 있다.
그러나, 그 내부에 전자 부품들이 배설되어 있는 반도체 박막으로 피복시킨 지지체로 구성된 장치를 얻기 위해서는, 초소형 전자공학 분야에서의 공정이 관련되어 있고(이온 주입공정), 이후에 기계 분야에서의 공정(접착공정) 및 초소형 전자공학 분야와 관련된 공정들(전자 부품들을 배설하는 공정)로 복귀시키기 위한 열처리 분야에서의 공정(열처리공정)이 관련되어 있다.
본 발명의 발명자들은 함께, 제조를 최적화하기 위하여, 또는 원형의 소자들, 예를 들면 전자 소자들을 포함하는 기판을 사용하고, 연속적으로 그 위에 박막을 형성하기 위해서, 초소형 전자공학 분야에서의 특정의 공정들, 즉 모든 전자 부품들 또는 그 일부를 배설하기까지의 공정들에 대해 계속적으로 연구하여 왔다. 이를 달성하기 위하여, 반도체 층에 전자 소자들을 배설하기 위해서는 불균일 매질, 즉 다양한 재료들(반도체, 전기적 접속용 금속, 절연체 등)로 된 매질을 구성하여야 한다는 사실로부터 야기되는 다음의 문제점을 해결하여야 한다. 그러므로, 주입된 이온들은 이온들을 수용하는 표면에 대하여 서로 다른 깊이에서 분배된다. 일례로서, 400keV의 에너지로 수소이온들을 실리콘에 주입하면, 이온들이 가해진 표면으로부터 약 4㎛의 거리에 제한되어 미소기공들이 형성된다. 이 거리는 표면에 600nm 두께의 텅스텐 층을 구비한 실리콘에서는 동일한 주입 조건에서 3㎛이다(1985년 뉴욕, 페르가몬(Pergamon)에서 J. Ziegler와 그의 동료들이 발표한 "The stopping and Range of Ions in Solids" 참조). 결과적으로, 처리된 표면에 이온들의 경로 중에 다른 재료들이 있는 경우에는, 미소기공들(또는 미소공동들) 모두가, 기공들 사이의 상호작용이 웨이퍼의 표면 전체에 걸쳐서 일어나기에 충분히 협소한 층에 집중되는 것이 아니다. 이런 경우 반도체 웨이퍼의 나머지 부분으로부터 박막을 만족스럽게 분리시킬 수가 없다.
또한 다른 도핑 재료 또는 절연 재료를 함유하는 전기적 활성층을 통한 이온 주입은 부품들의 물성을 변형시키거나 불안정하게 만드는 결함을 야기시킬 수도 있는 문제가 있다.
본 발명은 이들 문제점들에 대한 해결책을 제공한다. 이온들이 통과하게되는 재료들의 물성과 관련하여, 연속적인 미소기공들의 층이 생성되어 박막과 반도체 웨이퍼의 나머지 부분과의 사이를 충분히 분열(또는 파단)시킬 수 있도록, 이온 주입을 실시할 것을 제안한다. 유리하게는, 주입 공정은 다른 에너지로 수회 실시할 수 있다. 주입공정의 회수는 주입공정에 대하여 다르게 작용하는 재료들의 수에 의해 설정된다. 다른 에너지에서의 주입은 이온들을 수용하는 표면에 대하여 특정의 깊이에서 미소기공의 연속적인 층을 형성할 수 있다. 일례로서, 수소 이온들을 실리콘에 주입하는 경우에는, 미소기공들은 두께가 200nm 이하인 영역에 집중되어야 하며, 이것에 의해 연이은 열처리공정에서 기공들 사이에 상호작용이 발생하여, 웨이퍼 전체에 걸쳐서 연속적으로 미소기공들을 포함하는 층의 양측에 위치하는 영역들을 분리할 수 있다.
본 발명은 또한 전기적인 활성층을 통과하는 이온들에 의해 결함이 발생하는 두번째 문제점에 대한 해결책을 제공한다.
이러한 결함들은 열처리공정을 적용함으로써 바로잡아질 수 있음이 공지되어 있다. 이것은 1978년 3월 1일자로 저널 Appl. Phys. Lett. 32(5)에서 A. Gat와 그의 동료들에 의해 소개된 보고서, "레이저에 의해 어닐링된 이온-주입된 실리콘의 물리적인 및 화학적인 성질(Physical and Electrical Properties of Laser-annealed Ion-implantsd Silicon"와, 1979년 2월에 저널 J. Appl. Phys. 50(2)에서 A.C. Greenwald와 그의 동료들에 의해 소개된 보고서, "펄스화된 전자빔에 의한 이온주입 손상의 어닐링(Pulsed Electron Beam Annealing of Ion-implantation Damage)"의 주제이었다. 주입단계에서의 전자 부품들에서 유도되는 결함을, 분리단계 전에, 특정의 열처리공정에 의해 교정하고자 하는 경우에는, 미소기공을 포함하는 층이 이 층의 양측에 위치하는 두 영역을 분리시키기 때문에, 열처리공정이 미소기공을 포함하는 층에 영향을 끼쳐서는 안된다. 반대로, 어닐링 공정은 유도된 결함들을 제거하기 위하여, 전자 부품들을 포함하는 층 모두를 가열시켜야만 한다. 그러므로, 본 발명에 따르면, 미소공동을 포함하는 층을 가열시키지 않고 결함을 제거하기 위하여, 이온 주입단계 직후에 손상된 영역들을 가열시키는 단기 어닐링 공정이 제공된다.
주입단계에서 야기된 결함들을 교정하기 위하여, 전체 열처리 공정이 또한 실시될 수 있다. 이 열처리를 분리단계 전에 실시하는 경우, 열처리는 상기한 분리가 이루어질 수 있도록 하는 온도 보다 낮은 적절한 온도에서, 박막용 지지체와 함께 구조체 전체에서 실시되어야 한다. 또한 이러한 열처리 공정은, 분리단계 이후에, 그의 지지체와 함께 박막 전체에서 실시될 수 있으며, 이들 조건들하에서 이용된 온도는 임계적이지는 않다. 마지막으로, 이 열처리공정은 적절한 온도조건들과 처리시간을 조절함으로써, 박막을 기판의 나머지 부분으로부터 분리하는데에 필요한 열처리를 겸할 수 있다. 다른 가능한 열처리법들 중에서의 선정은 사용된 재료와 부품들에 따라서 결정된다.
따라서, 본 발명의 목적은 반도체 재료로 된 기판으로부터 박막을 얻는 방법을 제공하는 것이며, 이 박막은 기판의 한쪽 면에 배설되고 박막에 이종의 구조체(heterogeneous structure)를 형성하는, 상기한 반도체 재료와는 다른 재료로 된 적어도 하나의 소자를 포함한다.
본 발명에 따른 방법은,
- 상기한 소자를 포함하는 기판의 한쪽면에, 기판의 볼륨 내에 미소기공을 생성할 수 있는 이온들로 충격을 가하여 주입하는 단계로서,
주입공정은 상기한 배설된 소자에 대하여, 기판의 상기한 표면측에서 상기한 소자를 포함하는 작은 두께의 영역과, 기판의 나머지 부분에 의해 형성되는 상당히 큰 두께의 영역을 구분하는 연속적인 미소기공들 층이 얻어지도록 실시되며,
이온들은 비활성 기체들의 이온들 또는 수소기체의 이온들 중에서 선택된 것이며,
기판의 온도는 주입된 이온들에 의해 발생되는 기체가 확산에 의해 반도체로부터 빠져나갈 수 있는 온도 보다 낮게 유지되는 단계;
- 그런 다음, 기판을 열처리하는 단계로서,
기판에서의 결정 재배열 효과 및 미소기공의 압력효과에 의해, 미소기공 층의 양측에 위치하는 두개의 영역을 분리하기에 충분한 온도에서 기판을 열처리하여 상기한 작은 두께의 영역으로 박막을 구성하는 단계를 포함하는 것을 특징으로 한다.
반도체 재료로 된 기판의 경우, 박막이 형성되는 기판의 적어도 상부는 반도체(semiconductive)이다. 이온 주입공정은, 기판에 존재하는 재료들로, 주입된 이온들에 대하여 서로 다른 정지력(stopping power)을 갖는 재료들의 수에 따라서, 1회 또는 수회 연속 주입식으로 실시될 수 있다. 이때, 기판과 동일한 정지력을 갖는 소자들의 경우에는 1회 주입으로 충분하며, 그렇지 않은 경우에는 주입공정은 연속적으로 실시되며, 각 주입공정에서의 이온들의 에너지는 상기한 연속적인 미소기공 층이 얻어질 수 있도록 설정된다.
본 발명에 따른 방법은 부가적으로 주입 단계 동안에 상기한 소자들에서 유도되는 결함을 교정하기 위해 열처리 단계를 더 포함할 수 있다.
이 경우, 상기한 소자에서 유도된 결함을 교정하기 위한 열처리 단계를 상기한 영역을 기판으로부터 분리시키기 위한 열처리 단계 전에 실시하는 경우에는, 교정을 위한 열처리는 상기한 소자를 포함하는 기판 층에 집중될 수 있다. 이 교정용 열처리는 레이저 빔을 이용하여 실시할 수도 있다.
상기한 소자는 모든 전자 부품 또는 그 일부 또는 전도체일 수 있다.
구현예의 변형예에 따르면, 상기 영역을 기판으로부터 분리하기 위한 열처리 단계 전에, 상기 소자를 포함하는 기판의 상기한 표면을 지지체에 접착시키는 단계를 더 포함한다. 이러한 접착은 어떤 공지의 수단, 예를 들면 분자간 접착 또는 접착제를 사용하여 실시할 수 있다. 또는 이런 지지체는 적어도 하나의 전자 부품 및/또는 적어도 하나의 전도체 모두 또는 일부를 포함할 수도 있다.
본 발명은, 첨부한 도면을 기초로 하여 비제한적으로 단지 예시만을 목적으로 하는 설명에 의해 더 구체적으로 이해할 수 있으며, 본 발명의 특징부들이 명백해질 것이다.
이하, 실시예에 대하여 설명한다. 박막에는 3종의 재료들: 활성층으로서 단결정 실리콘, 유전체로서의 산화규소, 및 접착을 위한 텅스텐으로 된 전자 부품이 배설되어 있다. 그러나 본 발명은 이들 경우의 전자 부품들에만 한정되는 것이 아니다. 본 발명은 본래 반도체 재료, 예를 들면 회로들 또는 부품들 사이의 전기적인 접속을 위해 사용되는 금속 스트립(metal strip)에 이온을 주입하는 깊이를 변화시킴으로써, 다른 소자들을 포함하는 박막의 제조에도 적용할 수 있다.
도 1은 그의 표면 2에 전자 부품(트랜지스터 3)이 배설되어 있는 단결정 실리콘으로 된 반도체 기판 1을 나타낸 것이다. 트랜지스터 3은 당업계에서 공지된 기술에 따라 제조되었다. 적절한 방법으로 도핑된 웰 4도 있고, 여기에서 소스 5와 드레인 6이 도핑에 의해 제조되었다. 다결정 실리콘으로 된 게이트 7a와 게이트 산화물 7b는, 소스 5와 드레인 6과의 사이의 기판 표면 2에 형성되었다. 그런 다음 산화규소 층 8을 증착시키고, 이 산화물 층 8을 통하여 소스와 드레인 각각에 대하여 텅스텐 접속 9, 10을 형성하였다. 마지막으로, 산화규소로 된 보호층(passivation layer) 11을 부품 3 위에 증착하여 형성하였다.
이렇게 하여 얻은 반도체 웨이퍼의 표면 상태에 따라서, 이후 단계에서의 이 표면과 강성의 지지체의 표면과의 접착을 용이하게 하는 거침 정도(degree of roughness)를 얻기 위하여, 상부면 12를 기계적, 화학적 폴리싱을 실시할 필요가 있다. 실제로는, 전자 부품에 있어서 표면의 토폴로지(topology)는 수백nm 정도이며, 예를 들어 분자간 접착에 의해 강성의 지지체에의 고착을 강화하는 표면 거침은 rms 거침으로 약 0.5nm 이하이어야 한다. 이에 대하여, T. ABE와 그의 동료들에 의한 1990년 Electrochemical Society Conference에서의 웨이퍼 본딩 심포지움(Wafer Bonding Symposium)을 참조할 수 있다(T. ABE et al., Electrochemical Society Conference, Wafer Bonding Symposium, 1990, 61).
그런 다음, 이온 빔을 웨이퍼의 표면 12에 직접적으로 조사함으로써, 즉 기판 1의 표면 2에 화살표로 나타낸 바와 같이 충격을 가함으로써 제 1 이온 주입단계를 실시한다. 주입이 잘 되는 이온들에 대해서 FR-A-2,681,472호 공보에 명시되어 있다.
도 2는 이러한 제 1 이온 주입단계를 보여준다. 400keV의 에너지로 수소 이온들을 사용하면 두개의 다른 주입 깊이가 얻어진다. 실리콘 또는 산화규소만을 통과하여 주입된 수소는 웨이퍼의 표면 12에 대하여 4㎛ 깊이에서 미소공동 21을 형성한다. 한편, 동일한 에너지로 텅스텐 층(평균 두께 0.6㎛)을 포함하는 층을 통과하여 주입된 수소는 표면 12에 대하여 3㎛ 깊이에서 미소공동을 형성한다.
그런 다음, 도 3에서 보는 바와 같이, 제 2 이온 주입단계를 진행할 필요가 있다. 470keV의 에너지로 수소 이온들을 주입하면, 첫번째 프로필의 미소공동 21, 22의 깊이보다 더 깊은 곳에 두번째 프로필의 미소공동 23, 24가 얻어진다. 주입 에너지들은 미소공동들 21, 24의 배열이 얻어지도록 선정되었다. 이때 연속적인 미소공동 또는 미소기공들의 층이 얻어지며, 이 층에 의해 박막을 구성하게 되는 상부 영역과 기판의 나머지 부분을 형성하게 될 하부 영역이 구분된다.
주입단계의 회수는 주입에 대하여 다르게 작용하는 재료들의 수에 따른 함수이다. 다르게 작용함으로써, 이온들은 이들 재료들에 대한 상이한 침투 깊이를 갖는다.
마지막 주입단계가 완료된 후에, 예를 들면 전자 부품을 포함하는 영역을 가열시키기만 하는 단기 어닐링(transient annealing)을 실시한다. 이 단계는 이온들의 주입에 의해 부품이 불안정해지는 경우에만 필요하다. 일례로서, 이 어닐링은 레이저 빔을 사용하여, 0.4㎛이하의 파장에서, 150ns 동안에 0.2~1 J/㎠의 에너지를 가하여 실시할 수 있다. 이들 조건하에서, 800~900℃ 정도의 온도에는 수㎲ 동안에 이를 수 있다. 이들 온도들은 결함을 제거하기에 적합하다. 이 레이저형 어닐링은 웨이퍼의 전면에 걸쳐서 1회만 실시할 수도 있고, 또는 국부적으로 수회 처리할 수도 있다.
도 4는 웨이퍼를 강성의 지지체 30과 접착시키는 공정을 보여준다. 이 강성의 지지체는 괴상의 기판(예를 들면 유리로 만들어진 기판), 또는 전자 부품 및/또는 전도체를 포함하는 기판일 수 있다. 이러한 강성의 지지체가 존재함으로써, FR-A-2,681,472호 공보에 기재되어 있는 바와 같이, 기계를 통하여 기판 1의 상부 영역과 하부 영역 사이를 분리할 수 있다.
그러나, 반도체 재료의 박막의 두께가 만족스러운 강성을 가질 정도로 두꺼운 경우에는 강성의 지지체는 불필요하며, 웨이퍼 표면 12의 폴리싱은 더 이상 필요치 않다.
그런 다음, 웨이퍼와 강성의 지지체로 이루어진 결합체를 균일하게 가열하여 이온 충돌을 일으켜서, 결정 재배열 효과 및 미소기공중에서의 압력을 통하여, 기판을 미소공동 21, 24의 연속적인 층의 양측에 위치하는 두개의 영역으로 분리하기에 충분한 온도 보다 높은 온도까지 승온하여 등온 열처리를 실시한다. 도 5에서 보는 바와 같이, 이렇게 하여 박막 31이 얻어지며, 박막 31은 강성의 지지체 30에 의해 지지된 전자 부품 3을 포함한다.
이상에서 설명한 실시예는 하나의 전자 부품만을 언급하였으나, 본 발명은 1개 또는 전체적으로 또는 부분적으로 수개의 전자 부품들이 배설되어 있는 박막의 형성에도 동등하게 적용할 수 있다.
본 발명에 의하면, 반도체 재료로 된 기판으로부터, 상기한 반도체 재료와는 다른 재료로 된 적어도 하나의 소자를 포함한 박막을 얻는 방법이 제공된다.
도 1은 표면에 전자 부품들이 배설되어 있는 반도체 기판의 단면도이다.
도 2는 제 1 이온 주입단계에서의 도 1의 기판을 도시한 것이다.
도 3은 제 2 이온 주입단계에서의 도 1의 기판을 도시한 것이다.
도 4는 두 번의 이온 주입단계에 이어서, 기판과 강성의 지지체를 접착시키는 단계를 도시한 것이다.
도 5는 기판의 나머지 부분으로부터 박막을 분리시키기 위한 열처리 단계로부터 얻은, 강성의 지지체에 고착된 박막을 도시한 것이다.
〈도면의 주요부분에 대한 부호의 설명〉
1... 반도체 기판 2... 기판의 표면
3... 트랜지스터 4... 웰(well)
5... 소스 6... 드레인
7a... 게이트 7b... 게이트 산화물
8... 산화규소층 9, 10... 텅스텐 접속
11... 보호층(passivation layer)
30... 강성의 지지체 31... 박막

Claims (11)

  1. 반도체 재료로 된 기판으로부터 박막을 얻는 방법으로서,
    상기한 박막은 기판의 한쪽 면에 배설되어 박막에 이종의 구조체를 형성하는, 상기한 반도체 재료와는 다른 재료로 된 적어도 하나의 소자를 포함하며,
    상기한 방법은,
    - 기판의 볼륨 내에 미소기공을 생성할 수 있는 이온들로, 상기한 소자를 포함하는 기판의 한쪽면에 충격을 가하여 주입하는 단계로서,
    주입공정은 상기한 배설된 소자에 대하여, 기판의 상기한 표면측에서 상기한 소자를 포함하는 작은 두께의 영역과, 기판의 나머지 부분에 의해 형성되는 상당히 큰 두께의 영역을 구분하는 연속적인 미소기공들 층이 얻어지도록 실시되며,
    이온들은 비활성 기체들의 이온들 또는 수소기체의 이온들 중에서 선택된 것이며,
    기판의 온도는 주입된 이온들에 의해 발생되는 기체가 확산에 의해 반도체로부터 빠져나갈 수 있는 온도 보다 낮게 유지되는 단계;
    - 그런 다음, 기판을 열처리하는 단계로서,
    기판에서의 결정 재배열 효과 및 미소기공의 압력효과에 의해, 미소기공층의 양측에 위치하는 두개의 영역을 분리하기에 충분한 온도에서 기판을 열처리하여 상기한 작은 두께의 영역으로 박막을 구성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 재료로 된 기판으로부터 박막을 얻는 방법.
  2. 제 1항에 있어서, 상기한 이온 주입단계에서, 주입공정은 연속적으로 실시되며, 각 주입공정에서의 이온들의 에너지는 상기한 연속적인 미소기공들의 층이 얻어질 수 있도록 설정됨을 특징으로 하는 방법.
  3. 제 1항에 있어서, 상기한 주입단계 동안에서 상기한 소자에서 유도되는 결함을 교정하기 위한 열처리 단계를 더 포함하는 것을 특징으로 하는 방법.
  4. 제 3항에 있어서, 상기한 소자에서 유도되는 결함을 교정하기 위한 열처리 단계는, 기판의 상기한 영역들을 분리하기 위한 열처리 단계 전에 실시되며, 상기한 교정을 위한 열처리는 상기한 소자를 포함하는 기판 층에 집중되어 실시됨을 특징으로 하는 방법.
  5. 제 4항에 있어서, 상기한 교정을 위한 열처리는 레이저 빔을 사용하여 실시됨을 특징으로 하는 방법.
  6. 제 3항에 있어서, 상기한 소자에서 유도되는 결함을 교정하기 위한 열처리는, 기판의 상기한 영역들을 분리하기 위한 열처리 단계 전에 실시되며, 상기한 교정을 위한 열처리는, 상기한 두 영역들을 분리시키는데 요구되는 온도보다는 낮고, 결함을 제거하기에는 충분한 온도까지 기판을 가열하는 것으로 이루어짐을 특징으로 하는 방법.
  7. 제 3항에 있어서, 상기한 소자에서 유도되는 결함을 교정하기 위한 열처리는, 기판의 상기한 영역들을 분리하기 위한 열처리 단계 후에 실시됨을 특징으로 하는 방법.
  8. 제 3항에 있어서, 상기한 소자에서 유도되는 결함을 교정하기 위한 열처리는, 기판의 상기한 영역들을 분리하기 위한 열처리 단계를 겸하여 동일한 열처리 조작으로 실시됨을 특징으로 하는 방법.
  9. 제 1항에 있어서, 상기한 소자들은 전자 부품 또는 전도체 모두 또는 그 일부임을 특징으로 하는 방법.
  10. 제 1항에 있어서, 기판의 상기한 영역들을 분리하기 위한 열처리 단계 전에, 상기한 소자를 포함하는 기판의 상기한 표면을 지지체에 접착시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제 10항에 있어서, 상기한 지지체는 적어도 하나의 전자 부품 및/또는 적어도 하나의 전도체 모두 또는 일부를 포함하는 것을 특징으로 하는 방법.
KR1019970013371A 1996-04-11 1997-04-11 전자부품들을포함하는,반도체재료로된박막을얻는방법 KR100467755B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9604517A FR2747506B1 (fr) 1996-04-11 1996-04-11 Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR9604517 1996-04-11

Publications (2)

Publication Number Publication Date
KR970072460A KR970072460A (ko) 1997-11-07
KR100467755B1 true KR100467755B1 (ko) 2005-06-20

Family

ID=9491096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013371A KR100467755B1 (ko) 1996-04-11 1997-04-11 전자부품들을포함하는,반도체재료로된박막을얻는방법

Country Status (9)

Country Link
US (1) US6103597A (ko)
EP (1) EP0801419B1 (ko)
JP (1) JP4222644B2 (ko)
KR (1) KR100467755B1 (ko)
DE (1) DE69738278T2 (ko)
FR (1) FR2747506B1 (ko)
MY (1) MY123810A (ko)
SG (1) SG52946A1 (ko)
TW (1) TW359857B (ko)

Families Citing this family (282)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
JP3211233B2 (ja) * 1998-08-31 2001-09-25 日本電気株式会社 Ｓｏｉ基板及びその製造方法
FR2784796B1 (fr) 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US6940089B2 (en) 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US7019339B2 (en) 2001-04-17 2006-03-28 California Institute Of Technology Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
FR2828762B1 (fr) * 2001-08-14 2003-12-05 Soitec Silicon On Insulator Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US6555451B1 (en) 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7060632B2 (en) 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2849017B1 (fr) 2002-12-20 2005-11-18 Michel Bruel Procede de traitement d'une structure pour l'obtention d'un espace interne et structure presentant un espace interne.
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
TW200500290A (en) * 2003-02-10 2005-01-01 Reveo Inc Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
JP2005093898A (ja) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd 結晶基板および素子の製造方法
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US8455978B2 (en) 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
DE102005054218B4 (de) * 2005-11-14 2011-06-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
KR20110063773A (ko) * 2008-09-24 2011-06-14 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 릴랙싱된 반도체 재료층들을 형성하는 방법들, 반도체 구조들, 디바이스들 및 그를 포함하는 엔지니어링된 기판들
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
FR2981501B1 (fr) * 2011-10-17 2016-05-13 Soitec Silicon On Insulator Procédé de transfert de couches matériau dans des processus d’intégration 3d et structures et dispositifs associes
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9481566B2 (en) 2012-07-31 2016-11-01 Soitec Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
FR3036200B1 (fr) * 2015-05-13 2017-05-05 Soitec Silicon On Insulator Methode de calibration pour equipements de traitement thermique
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955070A (ja) * 1982-09-24 1984-03-29 Toshiba Corp 半導体装置の製造方法
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH569H (en) * 1984-09-28 1989-01-03 Motorola Inc. Charge storage depletion region discharge protection
JPH0650738B2 (ja) * 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955070A (ja) * 1982-09-24 1984-03-29 Toshiba Corp 半導体装置の製造方法
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films

Also Published As

Publication number Publication date
MY123810A (en) 2006-06-30
JPH1041242A (ja) 1998-02-13
EP0801419A1 (fr) 1997-10-15
FR2747506A1 (fr) 1997-10-17
TW359857B (en) 1999-06-01
US6103597A (en) 2000-08-15
SG52946A1 (en) 1998-09-28
DE69738278T2 (de) 2008-09-18
FR2747506B1 (fr) 1998-05-15
EP0801419B1 (fr) 2007-11-14
KR970072460A (ko) 1997-11-07
JP4222644B2 (ja) 2009-02-12
DE69738278D1 (de) 2007-12-27

Similar Documents

Publication Publication Date Title
KR100467755B1 (ko) 전자부품들을포함하는,반도체재료로된박막을얻는방법
KR100704107B1 (ko) 박층의반도체재료를제조하는방법
US7579654B2 (en) Semiconductor on insulator structure made using radiation annealing
JP4310503B2 (ja) イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法
KR100725551B1 (ko) 반도체기판의 제조방법, 및 반도체기판
KR100996539B1 (ko) 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
US6599781B1 (en) Solid state device
US7399680B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
EP0164281A1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
EP0843346B1 (en) Method of manufacturing a semiconductor article
US20020187619A1 (en) Gettering process for bonded SOI wafers
US6995075B1 (en) Process for forming a fragile layer inside of a single crystalline substrate
KR100947815B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
KR101623968B1 (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
US7547609B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
US6784515B1 (en) Semiconductor integrated circuit device
RU2301476C1 (ru) Способ изготовления гетероструктуры
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
US20030160233A1 (en) Method of forming a semiconductor device having an energy absorbing layer and structure thereof
KR100853580B1 (ko) 전기적 전도성을 위해 결합된 기판을 주입하는 방법 및구조
TWI611462B (zh) 絕緣層上覆矽基板及其製造方法
US20220293414A1 (en) Method for modifying a strain state of at least one semiconductor layer
TW202345408A (zh) 具有再結晶及活化摻雜物之共同化步驟的用於製造3d電路之方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 13

EXPY Expiration of term