JPH1041242A - 特に電子構成品を含む半導体材料薄膜の製法 - Google Patents

特に電子構成品を含む半導体材料薄膜の製法

Info

Publication number
JPH1041242A
JPH1041242A JP9092330A JP9233097A JPH1041242A JP H1041242 A JPH1041242 A JP H1041242A JP 9092330 A JP9092330 A JP 9092330A JP 9233097 A JP9233097 A JP 9233097A JP H1041242 A JPH1041242 A JP H1041242A
Authority
JP
Japan
Prior art keywords
substrate
region
heat treatment
ions
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9092330A
Other languages
English (en)
Other versions
JP4222644B2 (ja
Inventor
Bernard Aspar
アスパル ベルナール
Beatrice Biasse
ビアッセ ベアトリース
Michel Bruel
ブリュエル ミシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPH1041242A publication Critical patent/JPH1041242A/ja
Application granted granted Critical
Publication of JP4222644B2 publication Critical patent/JP4222644B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

(57)【要約】 【課題】 トランジスタのような電子構成品を有する薄
膜を、その薄膜と残りの半導体ウエーハとの間で断裂を
起こすことができるマイクロバブル連続領域をイオン注
入により形成することにより、従来の方法より容易に製
造する方法。 【解決手段】 エレメントを含む基体の面に、イオンを
注入して基体内に気体マイクロバブル連続領域で、基体
の前記面の側にエレメントを含む小さな厚さの領域と、
残りの基体によって形成された大きな厚さの領域とを区
切る連続的マイクロバブル領域を形成し、基体を、注入
したイオンによって発生したガスが拡散によって半導体
から逃げることができる温度よりも低いが、基体内の結
晶再配列効果及びマイクロバブル圧力効果により、気体
マイクロバブル連続領域の両側に位置する二つの領域を
分離するのに充分な温度で基体を熱処理することからな
る、エレメントを有する薄膜の製法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特に電子構成品を
含む半導体材料の薄膜を得る方法に関する。その薄膜
は、小さな厚さの基体の一部、例えば１〜数個の電子構
成品が形成された部分を、比較的大きな厚さを有する残
りの基体から分離することによって得られる。考慮され
る用途により、本発明は、薄膜をその最初の基体から別
の基体又は支持体へ移すこともできる。
【０００２】
【従来の技術】マイクロエレクトロニクスでは、絶縁性
支持体上に支持された、又は電気絶縁性層により支持体
から分離された薄膜半導体中に電子構成品を形成するこ
とが屡々求められている。シリコン・オン・インシュレ
ーター(Silicon On Insulator)構造体と呼ばれている構
造体を得ることができ、それから電子構成品を構成する
ことができる。これらの構造体を得るために、次の方法
を用いることができる。
【０００３】− 結晶成長により薄膜中に珪素の結晶
を、珪素の格子定数に近い格子定数を有する別の材料、
例えば、サファイア（Ａｌ2 Ｏ3 ）又はフッ化カルシウ
ム（ＣａＦ2 ）基体の単結晶基体上に成長させるヘテロ
エピタキシ(heteroepitaxy）法；
【０００４】− 珪素の体積中に二酸化珪素の層を、基
体本体から単結晶珪素の薄膜を分離する酸化珪素の層を
生成させるため、珪素基体中に多量の酸素をイオン注入
する「ＳＩＭＯＸ」（現在文献中に用いられている名
前）と呼ばれている方法；
【０００５】− 機械的及び化学的に組合せた摩耗、又
は化学的摩耗により、ウエーハを薄くする原理を用いた
別の方法。
【０００６】薄膜半導体を形成するこれら種々の方法
は、製造技術に関連した欠点を持つ。
【０００７】ヘテロエピタキシ法は、基体の性質によっ
て制約を受ける。基体の格子定数が半導体の格子定数と
厳密には正確に合わないので、薄膜は多くの結晶欠陥を
有する。更に、これらの基体は高価で脆く、限定された
大きさでしか存在できない。
【０００８】ＳＩＭＯＸ法は、非常に多量にイオン注入
を行う必要があり、それは非常に重装備の複雑な注入機
械を必要とする。これらの機械の生産性は低く、それを
かなりの程度まで増大しようとすることは困難である。
【０００９】薄く削る方法は、均一性及び品質の観点か
ら、必要な厚さに到達したら直ちにウエーハを薄く削る
のを停止し、それによって厚さの均一性を保証できるよ
うにエッチングを停止させる崩壊障壁の原理を用いた場
合にのみ競合することができる。残念ながらこの崩壊障
壁の形成はその方法を複雑にし、或る場合にはそのフイ
ルムの使用が限定される。
【００１０】これらの欠点を修正すべく、文献ＦＲ−Ａ
−２，６８１，４７２では、薄膜半導体を製造し、それ
を支持体に確実に付着させる方法で、平らな面を有する
希望の半導体材料のウエーハを次の工程にかけることか
らなる方法が示唆されている。
【００１１】− 前記材料の平らな面に、ウエーハの体
積内のイオンの浸透深さに近い深さに、気体マイクロバ
ブルの層を生ずることができるイオンを衝突させてウエ
ーハを基体の本体を構成する下方領域と、薄膜を構成す
る上方領域に分離し、前記イオンを希ガス又は水素ガス
のイオンの中から選択し、ウエーハの温度を、注入した
イオンによって生じたガスが拡散によって半導体から逃
げることができる温度よりも低く維持する第一注入工
程；
【００１２】− ウエーハの前記平らな面を、少なくと
も一つの固い材料層から構成された支持体とよく接触さ
せ、然も、この緊密な接触を、例えば、接着剤を用いて
行うか、又は表面の予備調製、出来れば支持体とウエー
ハとの間の原子間結合を促進するための熱的及び（又
は）静電的処理の効果による分子接着を用いて行うこと
ができる、第二工程；
【００１３】− ウエーハ支持体組立体を、注入を行な
った温度より高い温度で、ウエーハ中の結晶再配列効果
及びマイクロバブルの圧力により、薄膜と基体本体との
間に分離を生じさせるのに充分な温度で熱処理する第三
工程。
【００１４】この文献中、実験中に観察された異なった
現象について次の説明が与えられている。第一に、第一
イオン注入工程を、半導体材料のウエーハの平らな面を
イオンビームの方へ向けて行い、半導体材料が完全に単
結晶の場合にはこの平らな面の平面を結晶学的主面にほ
ぼ平行にするか、又はその材料が多結晶である場合には
結晶学的主面に対して多かれ少なかれ傾斜させて、全て
の粒子に対して同じ指数になるようにする。
【００１５】この注入は、熱処理が終わった時に断裂帯
として終わる気体マイクロバブル層を生ずることができ
る。ウエーハの体積内にイオンの平均浸透深さに近い深
さの所にこのようにして形成されたこのマイクロバブル
層は、ウエーハの体積内にこの層によって分離された二
つの領域、即ち一つの領域は薄膜を構成するためのもの
で、他方の領域は基体の残りを形成する二つの領域を区
切る。「気体マイクロバブル」と言う用語により、材料
中に水素ガス又は希ガスのイオンを注入することにより
発生したどのような空洞又は微小空洞をも意味するもの
とする。空洞は非常に平らな形をしていてもよく、即
ち、数原子間隔程度の小さな高さのものでもよく、或は
大略半球状、又は二つの前の形とは異なった他の形をし
ていてもよい。これらの空洞はガス相を含んでいてもい
なくてもよい。第三工程中、熱処理は、例えば微小空洞
成長効果及び（又は）マイクロバブルの圧力効果による
ような、半導体材料内の結晶再配列効果により断裂帯及
び二つの領域の分離を生じさせるのに充分な温度で行
う。
【００１６】注入条件に従って、例えば、水素のような
ガスを注入した後、透過電子顕微鏡によって空洞又はマ
イクロバブルを観測できるか又はできない。珪素の場
合、微小空洞を得ることができ、その大きさは数ｎｍ〜
数百ｎｍの範囲にある。従って、特に注入温度が低い
と、これらの空洞は熱処理段階中でだけ観察することが
でき、その段階中にこれら空洞の核生成が行われ、熱処
理が終わった時、薄膜と残りの基体との間に断裂が起き
るようになる。
【００１７】更に、この方法は、結晶でも結晶でなくて
も全ての種類の固体材料に適用することができると思わ
れる。この方法は誘電体材料、導電体、半絶縁体の外、
無定形半導体に適用することができる。
【００１８】マイクロバブル即ち微小空洞を含む層は、
それらマイクロバブル即ち微小空洞の間の相互作用が全
ウエーハに亙って起き、断裂をもたらすのに充分な密度
でそれらマイクロバブル即ち微小空洞が存在すると言う
意味で連続的層になっている。もし注入を局部的に遮蔽
しても、例えば、１μ又は１μより小さな程度の粒子に
よって意図的又は非意図的やり方で遮蔽しても、それか
ら生じた不連続性は断裂の伝播を妨げない。
【００１９】これらの方法の全ての目的は、支持体の上
に薄膜半導体を形成し、後でその中に慣用的方法により
電子構成品を構成することにある。文献ＦＲ−Ａ−２，
６８１，４７２に記載された方法は、従来の方法で起き
る固有の問題に対する解決策を与えることができる。し
かし、電子構成品が構成された薄膜半導体で被覆された
支持体からなる装置を得るためには、マイクロエレクト
ロニクスの分野からの工程（イオン注入工程）が含ま
れ、次に機械的分野からの工程（接触工程）、及び熱的
分野からの工程（熱処理工程）を行なってマイクロエレ
クトロニクス分野に関連した工程（電子構成品の形成）
へ戻ることになる。
【００２０】
【発明が解決しようとする課題】本発明の発明者はマイ
クロエレクトロニクスの分野から生ずる或る工程を連続
的やり方で一緒にまとめ、即ち電子構成品の全て又は一
部を構成するまでまとめ、エレメント、例えば電子構成
品の出発材料を構成する基体の使用を可能にするか、又
は製造を最適にし、次にその上に薄膜を定めるようにす
ることを考えた。この結果を達成するためには、半導体
層中に電子構成品を形成することが異種媒体の形成を起
こすこと、即ち、種々の材料（半導体、電気接点のため
の金属、絶縁体等）から作られたものを生ずると言う事
から起きる次の問題を解決する必要があった。即ち、注
入されたイオンは、それらイオンを受けた表面に対して
異なった深さで分布する。例として４００ｋｅＶのエネ
ルギーの水素イオンを珪素中に注入すると、それらイオ
ンに向けた表面から約４μｍの距離の所に位置するマイ
クロバブルの形成をもたらす。この距離は、６００ｎｍ
の厚さのタングステン層を表面に有する珪素での同じ注
入では３μｍになる〔Ｊ．ジーグラー(Ziegler）その他
による「固体中のイオンの停止及び範囲」(The stoppin
g and Range ofIons in Solids)、Pergamon、ニューヨ
ーク、１９８５年、参照〕。従って、処理された表面が
イオンの経路上で異なった材料を有する場合、マイクロ
バブル（即ち微小空洞）はバブル間の相互作用がウエー
ハの表面の全てに亙って起きる程充分狭い層内に全てが
位置している訳ではない。その場合、残りの半導体ウエ
ーハからの薄膜の分離は満足できるやり方で起こすこと
はできない。
【００２１】異なったドーピングを含む電気的に活性な
層及び絶縁材料を通るイオン注入は、部品の特性を変え
たり、又はそれらを利用できなくする欠陥を生ずること
があると言う事による別の問題が生じている。
【００２２】本発明は、これらの問題の解決法を与える
ことができる。イオンが通過する材料の性質に関連して
イオン注入を、薄膜と残りの半導体ウエーハとの間に満
足できる開裂（即ち断裂）を可能にするマイクロバブル
連続領域が得られるようなやり方で行うことが提案され
ている。有利な方法として、異なったエネルギーでの幾
つかの注入を行うことができる。その時注入数を、注入
に関して異なった挙動を示す材料の数によって定める。
異なったエネルギーでの注入は、イオンを受ける表面に
対して一定の深さに位置するマイクロバブル連続領域を
生じさせることができる。例として、水素イオンを珪素
中に注入する場合、バブル間の相互作用が後の熱処理中
に行われ、マイクロバブルを含む領域の両側に位置する
領域をウエーハ全体に亙って連続的なやり方で分離する
結果を与えることが出来るようにするためには、２００
ｎｍより小さい厚さの領域内にマイクロバブルを局在さ
せなければならない。
【００２３】本発明は、電気的に活性な層を通るイオン
の通過により生ずる欠陥の発生に起因して生ずることが
ある第二の問題に対する解決法も与える。
【００２４】そのような欠陥は熱処理の適用によって修
正することができることが知られている。これは文献、
Ａ．ガット(Gat）その他による「レーザー・アニールし
たイオン注入珪素の物理的及び電気的性質」(Physical
and Electrical Propertiesof Laser-annealed Ion-imp
lanted Silicon)、The journal Appl. Phys. Lett.32
(5), 1st March (1978)、及びＡ．Ｃ．グリーンワルド
(Greenwald）その他による「イオン注入損傷のパルス電
子ビームアニーリング」(Pulsed Electron Bean Anneal
ing of Ion-implantation Damage）、The journal App
l. Phys. 50 (2), February (1979）、の主題である。
注入工程中に電子構成品に生じた欠陥を、分離工程前に
特定の熱処理によって修正したいならば、この熱処理は
マイクロバブルを含む領域に悪影響を与えてはならな
い。なぜなら、この領域の両側に位置する二つの領域の
分離を起こすからである。これとは反対に、このアニー
リングは発生した欠陥を修正するために電子構成品を含
む領域の全てを加熱しなければならない。従って、本発
明によりイオン注入工程直後に損傷を受けた領域を加熱
して欠陥を除去するが、微小空洞を含む領域を加熱しな
いようにする一時的アニーリングを提案する。
【００２５】注入工程により発生した欠陥を修正すべ
く、全熱的処理を行なってもよい。この処理を分離工程
前に行う場合、それは適切な温度であるが前記分離を起
こすのに必要な温度よりも低い温度で、出来れば薄膜の
ための支持体と共に、全構造体に対して行わなければな
らない。この熱処理は、分離工程後に薄膜全体に対し
て、出来ればその支持体と共に行うことができ、これら
の条件下では用いる温度は特に定める必要はない。最後
に、この熱処理は、温度条件及び時間を適合させること
により、薄膜を残りの基体から分離するのに必要な熱処
理と一緒にしてもよい。異なった可能な熱処理の選択
は、用いる材料及び構成品に依存する。
【００２６】
【課題を解決するための手段】従って、本発明の目的
は、半導体材料の基体から、該基体の一つの表面上に形
成された、前記半導体材料とは異なった材料中の少なく
とも一つのエレメントを含む薄膜を得、該薄膜に異種構
造体を与える方法において、 − 前記エレメントを含む前記基体の面に、前記基体の
体積内に気体マイクロバブルを生ずることができるイオ
ンを衝突させることにより注入し、然も、その注入を、
生成エレメントに関して、前記基体の前記面の側に前記
エレメントを含む小さな厚さの領域と、残りの基体によ
って形成されたかなり大きな厚さの領域とを区切る連続
的マイクロバブル領域が得られるようなやり方で行い、
前記イオンは希ガス及び水素ガスのイオンの中から選択
し、基体の温度を、注入したイオンによって発生したガ
スが拡散によって半導体から逃げることができる温度よ
りも低く保ち、 − 次に前記基体内の結晶再配列効果及びマイクロバブ
ル圧力効果により、気体マイクロバブルの領域の両側に
位置する二つの領域の分離を生ずるのに充分な温度で前
記基体を熱処理し、然も、前記小さな厚さの領域が前記
薄膜を構成する、諸工程を含むことを特徴とする異種構
造体を有する薄膜の製法にある。
【００２７】半導体材料から作られた基体では、少なく
ともその上部が薄膜の形成を可能にする部分が半導体で
ある基体であると解釈する。イオン注入は、それら注入
されたイオンに関して異なった停止力を有する基体中に
存在する材料の数に従って一つ又は幾つかの続く注入で
行うことができる。従って、基体として同じ停止力を有
するエレメントについては、一工程の注入で充分である
が、さもなければマイクロバブルの前記連続領域が得ら
れるように各注入に対してイオンのエネルギーを選択し
て続いて注入を行う。
【００２８】この方法は、更に注入工程中に前記エレメ
ント内に生じた欠陥を修正することを目的とした熱処理
段階を更に含んでいてもよい。
【００２９】この場合、前記エレメント内に生じた欠陥
を修正するための熱処理工程を、前記領域を基体から分
離することを目的とした熱処理工程前に行うならば、こ
の修正熱処理は前記エレメントを含む基体領域に極限す
ることができる。この熱的修正処理はレーザービームに
よって行うことができる。
【００３０】前記エレメントは電子構成品又は電気伝導
体の全て又は一部でもよい。
【００３１】別の態様に従い、前記領域を基体から分離
することを目的とした熱処理工程前に、前記エレメント
を含む基体の前記表面が支持体とよく接触するようにさ
せる工程を与える。このように接触させるのにはどのよ
うな既知の手段によって行なってもよく、例えば、分子
接着、又は接着剤を使用することにより行なってもよ
い。この支持体は少なくとも一つの電子構成品及び（又
は）少なくとも一つの電気伝導体の全て又は一部を含ん
でいてもよい。
【００３２】本発明は、図面を伴う単なる例示のために
のみ与える次の記載を読むことにより一層よく理解さ
れ、他の詳細な点及び特徴が明らかになるであろうが、
本発明は、それらに限定されるものではない。
【００３３】
【発明の実施の形態】次の適用例では、３種類の材料、
即ち、活性領域のための単結晶珪素、誘電体としての酸
化珪素、及び接点を与えるためのタングステンから構成
された電子構成品が薄膜に取付けてある。しかし、本発
明は、電子構成品の場合に限定されるものではない。性
質として半導体材料中のイオンの注入深さを変更し易い
他のエレメント、例えば、回路又は構成品間の電気的接
続に用いられる金属帯を含む薄膜を製造することにも適
用することができる。
【００３４】第１図は、単結晶珪素から作られた半導体
基体１を示し、その面２上には電子構成品（トランジス
タ３）が形成されている。トランジスタ３は当業者に知
られている方法に従って、製造されている。適用なやり
方でドープした壁４があり、そこにはソース５及びドレ
イン６がドーピングにより形成されている。単結晶珪素
から作られたゲート７ａ及びゲート酸化物７ｂが基体の
面２上に、ソース５とドレイン６との間に形成されてい
る。次に酸化珪素の層８が付着されており、ソース及び
ドレインのためのタングステン接点９及び１０が夫々酸
化物層８を通して形成されている。最後に酸化珪素から
作られた不動態化層１１がこのようにして作られた部品
３の上に付着されている。
【００３５】得られる半導体ウエーハの表面の状態に従
い、上面１２の機械的化学的研磨を行なって、後の工程
で固い支持体の面にこの面を接触させた時に適合する粗
さが得られるようにする必要がある。実際電子構成品の
表面の状態は数百ｎｍのオーダーであるのに対し、例え
ば、分子付着により固い支持体に接着することができる
表面粗さはｒｍｓ粗さで約０．５ｎｍより小さくなけれ
ばならない。この問題に関し、Ｔ．アベ(ABE）その他に
よる１９９０年電気化学学会ウエーハ結合シンポジュウ
ム６１を参照することができる。
【００３６】矢印で示す様に、面１２、即ち基体１の面
２へ向けたイオンビームによりウエーハを衝突させるこ
とを含む第一イオン注入工程を次に行う。充分注入する
ことができるイオンは、文献ＦＲ−Ａ−２，６８１，４
７２に特定化されている。
【００３７】図２は、この第一イオン注入工程を例示し
ている。４００ｋｅＶのエネルギーの水素イオンを用い
ることにより、二つの異なった注入深さが得られる。珪
素又は酸化珪素を通過した注入水素だけがウエーハの面
１２に関して４μｍの所に微小空洞２１を形成する。一
方同じエネルギーでタングステン層（平均厚さ０．６μ
ｍ）を含む領域を通過した注入水素は、面１２に対して
３μｍの深さの所に微小空洞を形成する。
【００３８】次に図３に例示したように、第二イオン注
入工程へ進む必要がある。４７０ｋｅＶのエネルギーの
水素イオンの注入により、微小空洞２１、２２の第一プ
ロファイルの深さよりも大きな深さの所に微小空洞２
３、２４の第二のプロファイルを得ることができる。注
入エネルギーは、微小空洞２１及び２４の配列が得られ
るように選択されている。従って、微小空洞即ち気体マ
イクロバブルの連続領域が得られ、それは薄膜を構成す
る上方領域と、残りの基体を形成する下方領域とを区切
ることができる。
【００３９】注入工程の数は、注入に関して異なった挙
動をとる材料の数の関数である。異なった挙動とは、イ
オンがこれらの材料中で同じ平均浸透深さを持たないこ
とであると理解されたい。
【００４０】最終注入工程が終わったら、次に例えば、
電子構成品を含む領域を加熱するだけの一時的アニーリ
ングへ進む。この工程は構成品がイオン注入により乱さ
れている場合に必要になるだけである。例として、この
アニーリングは０．２〜１Ｊ／ｃｍ2 のエネルギーを与
える０．４μｍより短い波長のレーザービームを１５０
ｎｓ時間、面１２へ当てることにより行うことができ
る。これらの条件下で、数μ秒で８００〜９００℃の程
度の温度に到達することができる。これらの温度は欠陥
の修正に適合する。このレーザー型アニーリングは、唯
１回ウエーハの全表面に亙って行うか、又は領域毎に数
回の処理で行うことができる。
【００４１】図４は、ウエーハを固い支持体３０とよく
接触させる工程を例示している。この固い支持体は、重
厚な基体（例えば、ガラスから作られたもの）である
か、又は電子構成品及び（又は）電気伝導体を含む基体
にすることができる。この固い支持体の存在により、文
献ＦＲ−Ａ−２，６８１，４７２に記載のように、基体
１の上方領域と下方領域との間の分離の機構を遂行させ
ることができる。しかし、半導体材料の薄膜の厚さが満
足できる固さを有するのに充分な大きさを持つ場合に
は、固い支持体が存在する必要はなく、ウエーハの面１
２を研磨することはもはや必要でない。
【００４２】次に均一なやり方でウエーハ及び固い支持
体から作られた組立体を、イオン衝突が行われた温度よ
りも高く、結晶再配列効果及びマイクロバブルの圧力に
よって微小空洞２１、２４の連続領域の両側に位置する
二つの領域に、基体を分離するのに充分な温度に加熱す
る等温熱処理を行う。図５に示すように、それにより固
い支持体３０により支持された電子構成品３を含む薄膜
３１が得られる。上に記載した例は単に一つの電子構成
品について言及しているが、本発明は、一つ又は幾つか
の形成された構成品全体又は一部を有する薄膜の製造に
同様に適用することができる。
【図面の簡単な説明】
【図１】半導体基体で、その面上に電子構成品が形成さ
れている半導体基体の断面図である。
【図２】第一イオン注入工程中の第１図の基体を例示す
る図である。
【図３】第二イオン注入工程中の同じ基体を例示する図
である。
【図４】二つのイオン注入工程にかけた基体を固い支持
体とよく接触させることを示す図である。
【図５】薄膜を残りの基体から分離することを目的とし
た熱処理工程から得られた、固い支持体に強固に結合さ
れた薄膜を示す図である。
【符号の説明】
１ 半導体基体 ２ 面 ３ 電子構成品トランジスタ ４ 壁 ５ ソース ６ ドレイン ７ａ 多結晶珪素ゲート ７ｂ 酸化物ゲート ８ 二酸化珪素層 ９ タングステン接点 １０ タングステン接点 １２ 上方面 ２１ 微小空洞 ２２ 微小空洞 ２３ 微小空洞 ２４ 微小空洞 ３１ 薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミシェル ブリュエル フランス国ブレイ，プレスベール ニュメ ロ ９

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体材料からなる基体から、その半導
    体材料とは異なった材料の少なくとも一つのエレメント
    を含む薄膜を、該基体の一方の面上に形成し、前記薄膜
    に異種の構造体を与える方法において、 前記エレメントを含む前記基体の面に、前記基体の体積
    内に気体マイクロバブルを生ずることができるイオンを
    衝突させることにより注入し、然も、その注入を、生成
    エレメントに関して、前記基体の前記面の側に前記エレ
    メントを含む小さな厚さの領域と、残りの基体によって
    形成されたかなり大きな厚さの領域とを区切る連続的マ
    イクロバブル領域が得られるようなやり方で行い、前記
    イオンは希ガス及び水素ガスのイオンの中から選択し、
    基体の温度を、注入したイオンによって発生したガスが
    拡散によって半導体から逃げることができる温度よりも
    低く保ち、 次に前記基体内の結晶再配列効果及びマイクロバブル圧
    力効果により、気体マイクロバブルの領域の両側に位置
    する二つの領域の分離を生ずるのに充分な温度で前記基
    体を熱処理し、然も、前記小さな厚さの領域が前記薄膜
    を構成する、諸工程を含む、異種構造体を有する薄膜の
    製法。
  2. 【請求項２】 イオン注入工程中、続く注入を行い、各
    注入のためのイオンエネルギーを、前記連続的マイクロ
    バブル領域が得られるように選択する、請求項１に記載
    の方法。
  3. 【請求項３】 注入工程中にエレメント内に生じた欠陥
    を修正するための熱処理工程を更に含む、請求項１に記
    載の方法。
  4. 【請求項４】 エレメント中に生じた欠陥を修正するた
    めの熱処理を、基体の前記領域を分離するための熱処理
    工程前に行い、この熱的修正処理をエレメントを含む基
    体領域に極限する、請求項３に記載の方法。
  5. 【請求項５】 熱的修正処理を、レーザービームを用い
    て行う、請求項４に記載の方法。
  6. 【請求項６】 エレメント内に生じた欠陥の熱的修正処
    理を、基体の前記領域を分離するための熱処理工程前に
    行い、然も、この熱的修正処理が、前記欠陥の修正を達
    成するのに充分であるが、二つの領域の分離を行わせる
    のに必要な温度よりは低い温度に基体を持って行くこと
    からなる、請求項３に記載の方法。
  7. 【請求項７】 前記エレメント内に生じた欠陥の熱的修
    正処理を、基体の前記領域を分離するための熱処理工程
    後に行う、請求項３に記載の方法。
  8. 【請求項８】 エレメント内に生じた欠陥の熱的修正処
    理及び基体の前記領域を分離するための熱処理工程を一
    緒にして同じ熱処理操作で行う、請求項３に記載の方
    法。
  9. 【請求項９】 エレメントが電子構成品又は電気伝導体
    の一部又は全てである、請求項１に記載の方法。
  10. 【請求項１０】 基体の前記領域を分離するための熱処
    理工程前に、エレメントを含む基体の面を支持体とよく
    接触させる工程を与える、請求項１に記載の方法。
  11. 【請求項１１】 支持体が少なくとも一つの電子構成品
    及び（又は）少なくとも一つの電気伝導体の一部又は全
    てを含む、請求項１０に記載の方法。
JP09233097A 1996-04-11 1997-04-10 特に電子構成品を含む半導体材料薄膜の製法 Expired - Lifetime JP4222644B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9604517 1996-04-11
FR9604517A FR2747506B1 (fr) 1996-04-11 1996-04-11 Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques

Publications (2)

Publication Number Publication Date
JPH1041242A true JPH1041242A (ja) 1998-02-13
JP4222644B2 JP4222644B2 (ja) 2009-02-12

Family

ID=9491096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09233097A Expired - Lifetime JP4222644B2 (ja) 1996-04-11 1997-04-10 特に電子構成品を含む半導体材料薄膜の製法

Country Status (9)

Country Link
US (1) US6103597A (ja)
EP (1) EP0801419B1 (ja)
JP (1) JP4222644B2 (ja)
KR (1) KR100467755B1 (ja)
DE (1) DE69738278T2 (ja)
FR (1) FR2747506B1 (ja)
MY (1) MY123810A (ja)
SG (1) SG52946A1 (ja)
TW (1) TW359857B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548379B1 (en) * 1998-08-31 2003-04-15 Nec Corporation SOI substrate and method for manufacturing the same
US6700631B1 (en) 1998-02-25 2004-03-02 Seiko Epson Corporation Method of separating thin-film device, method of transferring thin-film device, thin-film device, active matrix substrate, and liquid crystal display device
JP2005093898A (ja) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd 結晶基板および素子の製造方法
JP2005533384A (ja) * 2002-07-18 2005-11-04 コミツサリア タ レネルジー アトミーク 電気的に活性な薄膜を移送するための方法

Families Citing this family (273)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
FR2784796B1 (fr) * 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
WO2002015244A2 (en) 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US6940089B2 (en) 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
EP1386349A1 (en) 2001-04-17 2004-02-04 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
FR2828762B1 (fr) * 2001-08-14 2003-12-05 Soitec Silicon On Insulator Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US6555451B1 (en) 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
WO2003079415A2 (en) 2002-03-14 2003-09-25 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2849017B1 (fr) * 2002-12-20 2005-11-18 Michel Bruel Procede de traitement d'une structure pour l'obtention d'un espace interne et structure presentant un espace interne.
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
WO2004071948A2 (en) * 2003-02-10 2004-08-26 Reveo, Inc. Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US8455978B2 (en) 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
DE102005054218B4 (de) * 2005-11-14 2011-06-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102006007293B4 (de) 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
JP2012514316A (ja) * 2008-09-24 2012-06-21 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
US8278193B2 (en) 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
FR2981501B1 (fr) * 2011-10-17 2016-05-13 Soitec Silicon On Insulator Procédé de transfert de couches matériau dans des processus d’intégration 3d et structures et dispositifs associes
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
CN104507853B (zh) 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
FR3036200B1 (fr) * 2015-05-13 2017-05-05 Soitec Silicon On Insulator Methode de calibration pour equipements de traitement thermique
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955070A (ja) * 1982-09-24 1984-03-29 Toshiba Corp 半導体装置の製造方法
USH569H (en) * 1984-09-28 1989-01-03 Motorola Inc. Charge storage depletion region discharge protection
JPH0650738B2 (ja) * 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700631B1 (en) 1998-02-25 2004-03-02 Seiko Epson Corporation Method of separating thin-film device, method of transferring thin-film device, thin-film device, active matrix substrate, and liquid crystal display device
US6885389B2 (en) 1998-02-25 2005-04-26 Seiko Epson Corporation Method of separating thin film device, method of transferring thin film device, thin film device, active matrix substrate and liquid crystal display device
US6548379B1 (en) * 1998-08-31 2003-04-15 Nec Corporation SOI substrate and method for manufacturing the same
JP2005533384A (ja) * 2002-07-18 2005-11-04 コミツサリア タ レネルジー アトミーク 電気的に活性な薄膜を移送するための方法
JP2005093898A (ja) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd 結晶基板および素子の製造方法

Also Published As

Publication number Publication date
TW359857B (en) 1999-06-01
US6103597A (en) 2000-08-15
DE69738278D1 (de) 2007-12-27
KR100467755B1 (ko) 2005-06-20
JP4222644B2 (ja) 2009-02-12
FR2747506B1 (fr) 1998-05-15
FR2747506A1 (fr) 1997-10-17
SG52946A1 (en) 1998-09-28
DE69738278T2 (de) 2008-09-18
MY123810A (en) 2006-06-30
EP0801419B1 (fr) 2007-11-14
KR970072460A (ko) 1997-11-07
EP0801419A1 (fr) 1997-10-15

Similar Documents

Publication Publication Date Title
JP4222644B2 (ja) 特に電子構成品を含む半導体材料薄膜の製法
JP4310503B2 (ja) イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法
JP2998724B2 (ja) 張り合わせｓｏｉ基板の製造方法
JP4369040B2 (ja) 固体材料からなる薄膜の作製方法
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
KR100704107B1 (ko) 박층의반도체재료를제조하는방법
US6090689A (en) Method of forming buried oxide layers in silicon
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
JP5064692B2 (ja) Ｓｏｉ基板の製造方法
JPH05211128A (ja) 薄い半導体材料フィルムの製造方法
WO2000024059A1 (fr) Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
JPH06236976A (ja) Ｓｏｉ及びその構成方法
US20020187619A1 (en) Gettering process for bonded SOI wafers
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP3412470B2 (ja) Ｓｏｉ基板の製造方法
US11469137B2 (en) Manufacturing process of an RF-SOI trapping layer substrate resulting from a crystalline transformation of a buried layer
JP5336101B2 (ja) Ｓｏｉ基板の製造方法
US11848191B2 (en) RF substrate structure and method of production
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
WO2007074551A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP3456521B2 (ja) Ｓｏｉ基板の製造方法
US7776714B2 (en) Method for production of a very thin layer with thinning by means of induced self-support
JP2003347176A (ja) 貼り合わせウェーハの製造方法
US11195711B2 (en) Healing method before transfer of a semiconducting layer
US11508613B2 (en) Method of healing an implanted layer comprising a heat treatment prior to recrystallisation by laser annealing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080829

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term