CN104584203B - 用于转印层的工艺 - Google Patents

用于转印层的工艺 Download PDF

Info

Publication number
CN104584203B
CN104584203B CN201380033314.5A CN201380033314A CN104584203B CN 104584203 B CN104584203 B CN 104584203B CN 201380033314 A CN201380033314 A CN 201380033314A CN 104584203 B CN104584203 B CN 104584203B
Authority
CN
China
Prior art keywords
transfer printing
printing process
binder course
donor substrate
process according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380033314.5A
Other languages
English (en)
Other versions
CN104584203A (zh
Inventor
M·布鲁尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN104584203A publication Critical patent/CN104584203A/zh
Application granted granted Critical
Publication of CN104584203B publication Critical patent/CN104584203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/12—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising dopants

Abstract

该转印工艺包括以下步骤：(a)提供施主衬底(2)和支撑衬底(3)；(b)在所述施主衬底(2)中形成脆性区(4)；(c)在所述施主衬底(2)的第一部分(1)和所述支撑衬底(3)之间形成所谓的结合层(5)；以及(d)将所述施主衬底(2)组装至所述支撑衬底(3)，并且，值得注意的是，该转印工艺包括以下步骤：(e)在给定功率密度下，将所述脆性区(4)的部分(40)连续地暴露给电磁辐射(6)达暴露时间，所述暴露时间根据所述结合层的厚度(E)来选择，使得所述支撑衬底(3)从所述施主衬底(2)的第一部分(1)热去耦，所述暴露时间根据所述功率密度来选择，以激活使所述脆性区(4)变弱的动力。

Description

用于转印层的工艺
技术领域
本发明涉及用于转印层的工艺。
背景技术
被称作SmartCutTM工艺的用于转印层的熟知的现有工艺包括以下步骤：
(a)提供分别由具有第一和第二热膨胀系数的材料制成的施主衬底和支撑衬底；
(b)在施主衬底中形成脆性区，以在施主衬底中在脆性区的任一侧界定第一部分和第二部分，第一部分旨在形成将被转印至支撑衬底的层。
(c)在施主衬底的第一部分和支撑衬底之间形成所谓的结合层，结合层具有预设厚度；以及(d)将施主衬底组装到支撑衬底。
在步骤(d)中，施主衬底和支撑衬底一般会经历温度升高。在后续步骤中，施主衬底和支撑衬底也会经历温度升高，后续步骤包括：
使用热处理在脆性区中使施主衬底破裂；以及
使用退火加强界面。
这些温度升高经由由具有不同热膨胀系数的施主衬底和支撑衬底导致的差热行为在包括施主衬底、结合层和支撑衬底的结构中产生应力。这些应力根据其大小可能导致结构中出现缺陷(体缺陷和界面缺陷)，并且甚至导致衬底剥离。
在几百摄氏度的温度下执行的使施主衬底破裂的步骤和加强界面的退火步骤中，温度升高特别地大，因此在结构中产生非常大的应力。因此，使施主衬底破裂的步骤和加强界面的退火步骤为促使结构中出现缺陷甚至衬底剥离的步骤。
发明内容
本发明的目的是克服上面提及的缺点中的全部或一些，并且涉及用于转印层的工艺，所述工艺包括以下步骤：
(a)提供由分别具有第一热膨胀系数和第二热膨胀系数的材料制成的施主衬底和支撑衬底；
(b)在所述施主衬底中形成脆性区，以在所述施主衬底中在所述脆性区的两侧界定第一部分和第二部分，所述第一部分旨在形成将被转印至所述支撑衬底的所述层；
(c)在所述施主衬底的所述第一部分和所述支撑衬底之间形成所谓的结合层，所述结合层具有预设厚度；以及
(d)将所述施主衬底组装到所述支撑衬底，所述转印工艺的特征在于，所述转印工艺包括以下步骤：
(e)在给定功率密度下，将所述脆性区的部分连续地暴露给电磁辐射达暴露时间，所述电磁辐射位于选择的光谱区，使得在所选择的光谱区中，所述支撑衬底、所述结合层和所述施主衬底分别是透明、透明和吸收的，所述暴露时间根据所述结合层的所述厚度来选择，使得在所述暴露时间期间，所述支撑衬底的温度保持低于阈值，在高于该阈值时，缺陷易于出现在包括所述支撑衬底、所述结合层和所述施主衬底的结构中，所述暴露时间根据所述功率密度来选择，以激活使所述脆性区变弱的动力。
因此，根据本发明，这个转印工艺允许通过将脆性区的部分连续暴露给电磁辐射来施加局部热处理。因此，电磁辐射在支撑衬底和结合层中传播，穿过与脆性区的一部分的暴露段对应的小段。支撑衬底、结合层和施主衬底的暴露段足够小，使得支撑衬底和施主衬底的总段只经历极小的温度升高。因此，这种局部热处理避免出现缺陷的风险，或者甚至避免在第一和第二热膨胀系数显著不同时的剥离。因此，局部热处理与包括施主衬底、支撑衬底和结合层的整个结构的现有全体热处理不同。
此外，结合层的存在是必要的，因为其允许支撑衬底从施主衬底的第一部分热去耦，该第一部分吸收电磁辐射。特别地，在吸收之后释放的热易于经由结合层向支撑衬底扩散。如上面所解释，向支撑衬底的热扩散是不希望的，因为希望防止支撑衬底经历温度升高，该温度升高可能导致经由施主衬底和支撑衬底的不同热行为而产生应力。这就是为什么暴露时间根据结合层的厚度来选择，以获得该热去耦，该热去耦允许支撑衬底在暴露时间期间的温度保持在低于上述阈值，在温度高于上述阈值时，缺陷易于出现在包括支撑衬底、结合层和施主衬底的结构中。术语“缺陷”被理解为支撑衬底和施主衬底中的体缺陷，以及在施主衬底和结合层之间的界面处和在支撑衬底和结合层之间的界面处的缺陷。
如果适当地选择暴露时间和功率密度，则使脆性区中的施主衬底破裂的步骤可以与步骤(e)同时执行。使脆性区中的施主衬底破裂的步骤还可以在步骤(e)之后执行。步骤(e)允许使脆性区变弱的动力被激活至简单的后续机械行为或后续低温热处理足以使施主衬底破裂的程度。当然，后续热处理将会在低于如下的温度很多的温度下执行，即，在高于该温度时，缺陷易于出现，通过在步骤(e)中激活使变弱的动力，后续热处理成为可能。
在使施主衬底破裂之后，可选的增加强度的退火可以被实施。在这些增强强度的退火中采用的温度升高不产生足以产生缺陷或剥离的应力，因为被转印的层，即施主衬底的第一部分，具有与施主衬底的初始厚度相比足够小的厚度。这种小的厚度不允许差热行为被诱导并伴随着支撑衬底出现缺陷或脱离。
根据一个实施例，根据结合层的厚度选择暴露时间，以使结合层中的热扩散长度小于或等于结合层的厚度。
因此，在暴露时间期间，支撑衬底的温度可以被保持低于阈值，在高于该阈值时，缺陷易于出现在包括支撑衬底、结合层和施主衬底的结构中。
根据一个实施例，电磁辐射为电磁脉冲，并且每个电磁脉冲的长度遵守以下关系：此处D为结合层的热扩散系数，τ为一个电磁脉冲的长度，并且e为结合层的厚度，τ优选在10ns和10μs之间，并且e优选低于10μm。
因此，这种电磁脉冲被定制为在吸收之后充分减少经由结合层扩散到支撑衬底的热量，以使在暴露时间期间支撑衬底的温度保持低于阈值，在高于该阈值时，缺陷易于出现在包括支撑衬底、结合层和施主衬底的结构中。每个电磁脉冲的长度被定制为使得结合层中的热量扩散长度小于结合层的厚度。因此，每个电磁脉冲释放的能量在随后的电磁脉冲到达之前可以从施主衬底的第一部分疏散。与结合层的厚度相比，热转印长度越小，支撑衬底和施主衬底的第一部分之间的热去耦越好。占空比和脉冲周期的数目被定制以激活使脆性区变弱的动力。
根据一个实施例，使用发射电磁辐射的至少一个激光器执行步骤(e)，所述激光器被移动以连续暴露脆性区的部分。
因此，在激光器发射连续波电磁辐射时，激光器移动的速度被调节，以获得针对脆性区的每个部分的预期暴露时间。在激光器发射电磁脉冲时，脆性区的一部分的暴露时间与被发射到所述部分上的电磁脉冲的长度之和相对应。
有利地，施主衬底具有热导率，并且结合层的热导率低于施主衬底的热导率，结合层的热导率优选遵守以下关系：其中σCL为结合层的热导率，并且σSD为施主衬底的热导率。
因此，这种结合层通过固有热隔离允许支撑衬底和施主衬底的第一部分之间的热去耦被改进。
根据一个实施例，在低于阈值的温度下执行步骤(d)，在高于该阈值时，缺陷易于出现在包括支撑衬底、结合层和施主衬底的结构中，所述温度优选低于300℃，并且甚至更优选低于200℃。
有利地，选择执行步骤(d)的温度，使得支撑衬底和结合层展示出具有结合能量的界面，使得它们能够可逆地组装，所述温度优选低于250℃，并且甚至更优选低于150℃。
结合能量优选位于0.1J/m2和0.4J/m2之间，并且优选基本上等于0.2J/m2。
根据一个实施例，转印工艺包括以下步骤：
-在步骤(e)之后，将支撑衬底从结合层分离；
-提供所谓的最终支撑衬底；
-通过结合层，将施主衬底组装至最终支撑衬底；并且
-使脆性区中的施主衬底破裂。
因此，支撑衬底可以从结合层分离，因为步骤(e)的局部热处理没有增强支撑衬底和结合层之间界面的强度，支撑衬底从施主衬底的第一部分热去耦。在最终支撑衬底具有针对设想应用的预期特性时，层至最终支撑衬底的转印可以证明为有用的，但是不与执行步骤(e)所要求的光学特性兼容。另外，步骤(e)中的激活变弱动力必须在存在作为机械增强板的支撑衬底的情况下实施，以防止施主衬底起泡。
根据一个实施例，根据功率密度选择暴露时间，以使脆性区中的施主衬底破裂。
因此，如果支撑衬底已经具有针对设想应用的预期特性，则可以使施主衬底直接破裂。辐射使脆性区的每个部分的温度上升至低于制成施主衬底的材料的熔点的温度。
根据一个实施例，制成施主衬底的材料为半导体，优选选自包括硅、锗、硅锗、和诸如氮化镓、砷化镓和磷化铟的Ⅲ-Ⅴ族材料的组。
根据一个实施例，制成支撑衬底的材料选自包括硅、石英、硅石、蓝宝石、金刚石和玻璃的组。
根据一个实施例，结合层为电介质层，优选由二氧化硅或氮化物制成。
根据一个实施例，在步骤(b)期间，通过注入诸如氢和/或氦的物种形成脆性区。
附图说明
结合附图，通过非限制性示例给出的根据本发明的转印工艺的一个实施例的以下描述，其他特征和优点将会变得显而易见，其中：
图1是示出根据本发明的一个实施例的结构的示意图；以及
图2是示出图1中示出的结构的在y轴上的温度(T)与在x轴上的深度(z)的函数图。
具体实施方式
图1中示出的转印工艺为转印层1的工艺，包括以下步骤：
(a)提供由分别具有第一和第二热膨胀系数(以下称CTE)的材料支撑的施主衬底2和支撑衬底3制成。制成施主衬底2的材料为半导体，优选选自包括硅、锗、硅锗、和诸如氮化镓、砷化镓和磷化铟的Ⅲ-Ⅴ族材料的组。制成支撑衬底3的材料优选选自包括硅、石英、硅石、蓝宝石、金刚石和玻璃的组。通过非限制性示例，硅的CTE为大约3.6×10-6K-1。蓝宝石的CTE为大约5×10-6K-1。石英的CTE为大约6×10-7K-1。如果在室温下或甚至在后续的温度升高期间施主衬底2和支撑衬底3各自的CTE差异超过10％，则应力被产生在施主衬底2和/或支撑衬底3中。根据这些应力的大小，这些应力可能导致缺陷的出现或甚至导致衬底2、3的剥离。
图1中示出的转印工艺包括以下步骤：
(b)在施主衬底2中形成脆性区4，以在施主衬底2中脆性区4的两侧界定第一部分1和第二部分20，第一部分1致力于形成将被转印至支撑衬底3的层1。
在步骤(b)中，通过注入诸如氢和/或氦的物种形成脆性区4。可以只注入诸如氢的单一物种，也可以顺序注入诸如氢和氦的许多物种。注入参数，主要是剂量和能量，根据该物种和施主衬底2的性质来设定。
图1中示出的转印工艺包括以下步骤：
(c)在施主衬底2的第一部分1和支撑衬底3之间形成所谓的结合层5，结合层5具有预设厚度E。结合层5可以为电介质层，优选由二氧化硅或氮化物制成。结合层可以被形成在施主衬底2的第一部分1和/或支撑衬底3上，例如通过热氧化或沉积。在施主衬底2由硅制成的情况下，结合层5优选二氧化硅。因此，结合层5可以被制造在支撑衬底3上，由此代替或补充形成在施主衬底2上的结合层5。
执行步骤(b)和(c)的次序可以颠倒。当在步骤(c)中通过热氧化形成结合层5时，步骤(b)在步骤(c)之后执行。这是因为通过这种方式形成结合层5所需的热预算很高，并且可能导致在脆性区4中的施主衬底2过早破裂。要指出的是，通过热氧化形成结合层5允许获得极好的界面质量。
相反，当在步骤(c)中通过沉积形成结合层5时，例如通过低温(大约250℃)化学气相沉积(CVD)，那么热预算足够低，以免在脆性区4中施主衬底2破裂，并且步骤(b)可以在步骤(c)之前执行。
图1中示出的转印工艺包括以下步骤：
(d)将施主衬底2组装到支撑衬底3。步骤(d)可以通过分子键结合执行。
图1中示出的转印工艺包括以下步骤：
(e)在给定的功率密度下，将脆性区4的部分40暴露给电磁辐射6(由实线箭头表示)暴露时间。电磁辐射6位于选择的光谱区，从而在所述光谱区中，支撑衬底3、结合层5和施主衬底2分别为透明、透明和吸收的。在施主衬底2中吸收的电磁辐射6由波浪线60表示。
通过非限制示例，如果考虑到结构中：
施主衬底2由硅制成；
结合层5由二氧化硅制成；并且
支撑衬底3由蓝宝石制成，
则第一适合光谱区覆盖以下波长范围：0.3μm-0.5μm。假如制成施主衬底2的硅为高掺杂，第二适合光谱区覆盖以下波长范围：1.5μm-2.5μm。硅可以为高p掺杂，例如具有高于5×1018个原子/cm3的硼浓度。硅可以为高n掺杂，例如具有高于5×1018个原子/cm3的砷或磷浓度。在支撑衬底3由石英制成时，也可以使用这些第一和第二光谱区。
脆性区4的部分40暴露给电磁辐射6的时间长度根据结合层5的厚度E而选择，以使在暴露时间期间支撑衬底3的温度保持在低于阈值，在高于阈值时，缺陷易于出现在包括支撑衬底3、结合层5和施主衬底2的结构中。此外，暴露时间根据功率密度来选择，以激活使脆性区4变弱的动力。例如，电磁辐射6可以为电磁脉冲，每个电磁脉冲的长度遵循以下关系：其中D为结合层5的热扩散系数，τ为一个电磁脉冲的长度，并且e为结合层5的厚度；τ优选在10ns和10μs之间，并且e优选低于10μm。选择电磁脉冲的占空比和周期的数目，以激活使脆性区4变弱的动力。通过非限制示例，如果考虑到结构中：
-施主衬底2由硅制成；
-结合层5由二氧化硅制成且厚度基本上等于2μm；并且
-支撑衬底3由蓝宝石制成，
-则电磁脉冲由激光器释放，具有1.8J.m-2的能量，τ＝1μs，并且吸收系数为10000cm-1。
二氧化硅结合层5的热导率为大约1.4W.m-1.K-1，然而硅施主衬底2的热导率为大约148W.m-1.K-1。
因此，满足以下关系：
其中σCL为结合层5的热导率，并且σSD为施主衬底2的热导率。
当在上面的条件下执行步骤(e)时，在结构中获取图2中示出的温度曲线。由要转印的层1吸收电磁辐射6而产生的热：
-对于z>z3，即，扩散进入施主衬底2的第二部分20；以及
-对于z1<z<z2，即，扩散进入结合层5。
对于z<z1，即，在支撑衬底3中获得的温度低于阈值(图2中指示为T0)，在高于该阈值时，缺陷易于出现在包括支撑衬底3、结合层5和施主衬底2的结构中。因此，支撑衬底3足以从施主衬底2的第一部分1热去耦。
暴露时间还可以根据功率密度来选择，以使脆性区4中的施主衬底2破裂。电磁辐射6使脆性区4的每个部分40的温度上升至低于制成施主衬底2的材料的熔点。通过非限制示例，在施主衬底2由硅制成时，电磁辐射6使脆性区4的每个部分40上升至优选在800℃和1400℃之间的温度，对应于图2中的参数Tmax，基本上等于1415℃的硅熔点。
可以使用至少一个激光器执行步骤(e)，以发射电磁辐射6，所述激光器在组件上被扫描，以连续暴露脆性区4的部分40。通过示例，激光器可以为脉冲激光器，例如调谐为1.06μm以及配置有增加频率一倍或两倍的系统的YAG激光器。激光器还可以为在1.5μm下发射的铒光纤激光器。激光器可以为连续波激光器，例如允许选择波长的染料激光器。在连续波激光器的情况下，激光束被扫描，以使脆性区4的部分40暴露。
在低于阈值的温度下执行步骤(d)，在高于该阈值时，缺陷易于出现在支撑衬底3和施主衬底2中，所述温度优选低于300℃，并且甚至更优选低于200℃。
此外，选择执行步骤(d)的温度，以使支撑衬底3和结合层5展示出具有结合能量的界面50，以使它们能够被可逆地组装，所述温度优选低于250℃，并且甚至更优选低于150℃。
根据一个实施例(未示出)，转印工艺包括以下步骤：
-在步骤(e)之后，将支撑衬底3从结合层5分离；
-提供所谓的最终支撑衬底；
-通过结合层5，将施主衬底2组装至最终支撑衬底；并且
-使脆性区4中的施主衬底2破裂。
当然，上面描述的实施例决不限制本发明的范围。然而，在不偏离本发明范围的情况下，在其他的变形例中，另外的特征和改进可以被添加到这里。

Claims (23)

1.一种用于转印层(1)的转印工艺，所述转印工艺包括以下步骤：
(a)提供由分别具有第一热膨胀系数和第二热膨胀系数的材料制成的施主衬底(2)和支撑衬底(3)；
(b)在所述施主衬底(2)中形成脆性区(4)，以在所述施主衬底(2)中在所述脆性区(4)的两侧界定第一部分(1)和第二部分(20)，所述第一部分(1)旨在形成将被转印至所述支撑衬底的所述层(1)；
(c)在所述施主衬底(2)的所述第一部分(1)和所述支撑衬底(3)之间形成所谓的结合层(5)，所述结合层(5)具有预设厚度；以及
(d)将所述施主衬底(2)组装到所述支撑衬底(3)，所述转印工艺的特征在于，所述转印工艺包括以下步骤：
(e)在给定功率密度下，将所述脆性区(4)的部分(40)连续地暴露给电磁辐射(6)达暴露时间，所述电磁辐射(6)位于选择的光谱区，使得在所选择的光谱区中，所述支撑衬底(3)、所述结合层(5)和所述施主衬底(2)分别是透明、透明和吸收的，所述暴露时间根据所述结合层(5)的所述厚度(E)来选择，使得在所述暴露时间期间，所述支撑衬底(3)的温度保持低于阈值(T0)，在高于该阈值时，缺陷易于出现在包括所述支撑衬底(3)、所述结合层(5)和所述施主衬底(2)的结构中，所述暴露时间根据所述功率密度来选择，以激活使所述脆性区(4)变弱的动力，其中，所述支撑衬底(3)、所述结合层(5)和所述施主衬底(2)的暴露段足够小，使得所述支撑衬底(3)和所述施主衬底(2)的总段只经历极小的温度升高。
2.根据权利要求1所述的转印工艺，其特征在于，所述暴露时间根据所述结合层(5)的所述厚度(E)来选择，使得所述结合层(5)中的热扩散长度小于或等于所述结合层(5)的所述厚度(E)。
3.根据权利要求1和2中的任一个所述的转印工艺，其特征在于，所述电磁辐射(6)为电磁脉冲，并且，每个电磁脉冲的长度遵守以下关系：其中D为所述结合层的热扩散系数，τ为一个电磁脉冲的长度，并且e为所述结合层的厚度。
4.根据权利要求1所述的转印工艺，其特征在于，使用发射所述电磁辐射的至少一个激光器执行步骤(e)，所述激光器被移动，以连续暴露所述脆性区(4)的所述部分(40)。
5.根据权利要求1所述的转印工艺，其特征在于，所述施主衬底(2)具有热导率，并且，所述结合层(5)的热导率低于所述施主衬底(2)的热导率。
6.根据权利要求1所述的转印工艺，其特征在于，在低于阈值的温度下执行步骤(d)，在高于该阈值时，缺陷易于出现在包括所述支撑衬底(3)、所述结合层(5)和所述施主衬底(2)的结构中。
7.根据权利要求6所述的转印工艺，其特征在于，选择执行步骤(d)的温度，使得所述支撑衬底(3)和所述结合层(5)展示出具有结合能量的界面(50)，以使它们能够被可逆地组装。
8.根据权利要求7所述的转印工艺，其特征在于，所述转印工艺包括以下步骤：
-在步骤(e)之后，将所述支撑衬底(3)从所述结合层(5)分离；
-提供所谓的最终支撑衬底；
-通过所述结合层(5)，将所述施主衬底(2)组装至所述最终支撑衬底；以及
-使所述脆性区(4)中的所述施主衬底(2)破裂。
9.根据权利要求1所述的转印工艺，其特征在于，根据所述功率密度选择所述暴露时间，使得所述脆性区(4)中的所述施主衬底(2)破裂。
10.根据权利要求1所述的转印工艺，其特征在于，制成所述施主衬底(2)的材料为半导体。
11.根据权利要求1所述的转印工艺，其特征在于，制成所述支撑衬底(3)的材料选自包括硅、石英、硅石、蓝宝石、金刚石和玻璃的组。
12.根据权利要求1所述的转印工艺，其特征在于，所述结合层(5)为电介质层。
13.根据权利要求1所述的转印工艺，其特征在于，通过注入氢和/或氦的物种在步骤(b)中形成所述脆性区(4)。
14.根据权利要求3所述的转印工艺，其特征在于，τ在10ns和10μs之间。
15.根据权利要求3所述的转印工艺，其特征在于，e低于10μm。
16.根据权利要求5所述的转印工艺，其特征在于，所述结合层(5)的热导率遵守以下关系：其中σCL为所述结合层(5)的热导率，并且σSD为所述施主衬底(2)的热导率。
17.根据权利要求6所述的转印工艺，其特征在于，所述温度低于300℃。
18.根据权利要求6所述的转印工艺，其特征在于，所述温度低于200℃。
19.根据权利要求7所述的转印工艺，其特征在于，所述温度低于250℃。
20.根据权利要求7所述的转印工艺，其特征在于，所述温度低于150℃。
21.根据权利要求10所述的转印工艺，其特征在于，所述材料选自包括硅、锗、硅锗、和Ⅲ-Ⅴ族材料的组。
22.根据权利要求21所述的转印工艺，其特征在于，所述Ⅲ-Ⅴ族材料为氮化镓、砷化镓和磷化铟。
23.根据权利要求12所述的转印工艺，其特征在于，所述结合层(5)由二氧化硅或氮化物制成。
CN201380033314.5A 2012-06-26 2013-06-14 用于转印层的工艺 Active CN104584203B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1201802A FR2992464B1 (fr) 2012-06-26 2012-06-26 Procede de transfert d'une couche
FR1201802 2012-06-26
PCT/IB2013/001252 WO2014001869A1 (en) 2012-06-26 2013-06-14 Process for transferring a layer

Publications (2)

Publication Number Publication Date
CN104584203A CN104584203A (zh) 2015-04-29
CN104584203B true CN104584203B (zh) 2018-03-20

Family

ID=48782549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380033314.5A Active CN104584203B (zh) 2012-06-26 2013-06-14 用于转印层的工艺

Country Status (8)

Country Link
US (1) US9343351B2 (zh)
EP (1) EP2865004B1 (zh)
JP (1) JP6138931B2 (zh)
KR (1) KR102007315B1 (zh)
CN (1) CN104584203B (zh)
FR (1) FR2992464B1 (zh)
SG (1) SG11201408606TA (zh)
WO (1) WO2014001869A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
US9966466B2 (en) * 2016-08-08 2018-05-08 Globalfoundries Inc. Semiconductor-on-insulator wafer, semiconductor structure including a transistor, and methods for the formation and operation thereof
CN108365083B (zh) * 2018-02-07 2022-03-08 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486008B1 (en) * 2000-02-25 2002-11-26 John Wolf International, Inc. Manufacturing method of a thin film on a substrate
CN1478295A (zh) * 2000-11-27 2004-02-25 S��O��I��Tec��Ե���Ϲ輼����˾ 尤其是用于光学器件、电子器件或光电器件的衬底的制造方法和经其得到的衬底
CN1883031A (zh) * 2003-09-30 2006-12-20 特雷西特技术公司 制造片形结构的方法、特别是由硅制造片形结构的方法、所述方法的应用、和由此制备的片形结构、特别是由硅制造的片形结构
CN101207009A (zh) * 2006-12-18 2008-06-25 信越化学工业株式会社 Soi基板的制造方法
CN101558486A (zh) * 2007-04-27 2009-10-14 硅绝缘体技术有限公司 制造复合材料晶片的方法以及相应的复合材料晶片
CN101866874A (zh) * 2010-06-01 2010-10-20 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495523A (zh) * 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
US6291314B1 (en) * 1998-06-23 2001-09-18 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using a release layer
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
JP5284576B2 (ja) * 2006-11-10 2013-09-11 信越化学工業株式会社 半導体基板の製造方法
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486008B1 (en) * 2000-02-25 2002-11-26 John Wolf International, Inc. Manufacturing method of a thin film on a substrate
CN1478295A (zh) * 2000-11-27 2004-02-25 S��O��I��Tec��Ե���Ϲ輼����˾ 尤其是用于光学器件、电子器件或光电器件的衬底的制造方法和经其得到的衬底
CN1883031A (zh) * 2003-09-30 2006-12-20 特雷西特技术公司 制造片形结构的方法、特别是由硅制造片形结构的方法、所述方法的应用、和由此制备的片形结构、特别是由硅制造的片形结构
CN101207009A (zh) * 2006-12-18 2008-06-25 信越化学工业株式会社 Soi基板的制造方法
CN101558486A (zh) * 2007-04-27 2009-10-14 硅绝缘体技术有限公司 制造复合材料晶片的方法以及相应的复合材料晶片
CN101866874A (zh) * 2010-06-01 2010-10-20 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法

Also Published As

Publication number Publication date
FR2992464B1 (fr) 2015-04-03
EP2865004A1 (en) 2015-04-29
US20150187638A1 (en) 2015-07-02
JP2015525964A (ja) 2015-09-07
KR20150023514A (ko) 2015-03-05
EP2865004B1 (en) 2020-07-29
SG11201408606TA (en) 2015-01-29
JP6138931B2 (ja) 2017-05-31
CN104584203A (zh) 2015-04-29
KR102007315B1 (ko) 2019-08-06
US9343351B2 (en) 2016-05-17
FR2992464A1 (fr) 2013-12-27
WO2014001869A1 (en) 2014-01-03

Similar Documents

Publication Publication Date Title
TWI685892B (zh) 用於製造固體層的方法
CN104584203B (zh) 用于转印层的工艺
CN105009253B (zh) 半导体器件的制造方法
EP1435111B1 (fr) Procede de fabrication de couches minces contenant des microcomposants
US8426285B2 (en) Method of fabricating semiconductor device
JP2013033953A (ja) 半導体層の欠陥を修復する方法
US6869865B2 (en) Method of manufacturing semiconductor device
US9147624B2 (en) Chip comprising a backside metal stack
TW201523696A (zh) 用於增進自固體分離固體層的裂縫起始點或裂縫導引部的生成
CN110291626A (zh) 在离子注入步骤期间掩蔽供体衬底的边缘处的区
CN111384159B (zh) 用于激光溅射阻挡的硅掺杂
US8232114B2 (en) RTP spike annealing for semiconductor substrate dopant activation
JP2015525964A5 (zh)
US9564496B2 (en) Process for treating a substrate using a luminous flux of determined wavelength, and corresponding substrate
US7153760B2 (en) Using acoustic energy including two lasers to activate implanted species
US8895336B2 (en) Method of manufacturing infrared light-emitting element
TWI677395B (zh) 硬脆材料切割方法及其裝置
Nara et al. Direct observation of internal void formations in Stealth Dicing
US10960574B2 (en) Combined wafer production method with a receiving layer having holes
CN110114942A (zh) 光子集成电路的电隔离
Feklistov et al. Silicon shallow doping by erbium and oxygen recoils implantation
Ishikawa et al. Current State of UV Spectro-Polarimetry and its Future Direction
JP2024054760A (ja) 加工ウェハの分割装置および加工ウェハの分割方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant