CN101207009A - Soi基板的制造方法 - Google Patents

Soi基板的制造方法 Download PDF

Info

Publication number
CN101207009A
CN101207009A CNA2007101611394A CN200710161139A CN101207009A CN 101207009 A CN101207009 A CN 101207009A CN A2007101611394 A CNA2007101611394 A CN A2007101611394A CN 200710161139 A CN200710161139 A CN 200710161139A CN 101207009 A CN101207009 A CN 101207009A
Authority
CN
China
Prior art keywords
substrate
mentioned
silicon substrate
manufacture method
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101611394A
Other languages
English (en)
Other versions
CN101207009B (zh
Inventor
秋山昌次
久保田芳宏
伊藤厚雄
田中好一
川合信
飞坂优二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN101207009A publication Critical patent/CN101207009A/zh
Application granted granted Critical
Publication of CN101207009B publication Critical patent/CN101207009B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种SOI基板的制造方法，包括：离子注入工艺，此工艺是在硅基板的主面侧，形成氢离子注入层；表面处理工艺，此工艺是对绝缘性基板和上述硅基板的至少其中一方的主面，施行活性化处理；贴合工艺，此工艺是贴合上述绝缘性基板的主面和上述硅基板的主面；以及剥离工艺，此工艺是从上述贴合基板的上述硅基板，机械性地剥离硅薄膜，而在上述绝缘性基板的主面上，形成硅膜；上述离子注入工艺中的上述硅基板的温度，保持在400℃以下。本发明的方法可抑制剥离后的SOI膜的表面粗糙度，确保SOI基板的全部表面有均匀的SOI膜的厚度。由于全部是低温工艺，又可抑制转印缺陷或滑移错位等的发生，而得到高品质的SOI晶片。

Description

SOI基板的制造方法
技术领域
本发明是涉及一种在绝缘性基板上具有硅膜的SOI基板的制造方法。
背景技术
作为可以使半导体装置(device)高性能化的半导体基板，SOI(Silicon onInsulator)晶片受到重视。这是因为通过采用SOI构造而将氧化膜埋入单结晶硅薄膜下，可降低寄生电容、提高动作速度、抑制消耗电力的缘故。但是，直到现在为止，SOI晶片并未成为LSI装置制造用基板的主流。其理由是因为SOI晶片的制造成本是通常的SOI晶片的制造成本的数倍左右(或是数倍以上)的缘故。
又，在石英基板上具有硅薄膜的SOQ(Silicon on Quartz)晶片，是期待可以应用于光学装置(device)，例如应用于TFT液晶显示器制造用装置等的SOI基板，作为拥有与通常的SOI基板相异的用途的半导体基板，近年来受到重视，但是此种SOQ基板，也有制造成本高的问题。
以往，作为贴合2片基板来制造SOI基板的方法，已知有SOITEC法(SmartCut法)，此方法是将在其贴合面侧已注入氢离子的硅基板和处理(handling)用基板贴合，并施行大约500℃以上的热处理，而从注入氢离子浓度最高的区域，将硅薄膜热剥离的方法；此方法，是以下述的机构为基础，即通过加热被称为“微空腔(micro cavity)”(利用注入氢离子而形成)的高密度的“气泡”，使“气泡”成长，然后利用此“气泡成长”来剥离硅薄膜(例如参照“日本特许第3048201号公报”或“A.J.Auberton-Herve et al.，‘SMARTCUT TECHNOLOGY：INDUSTERIAL STATUS of SOI WAFERPRODUCTION and NEW MATERIAL DEVELOPMENTS’(ElectrochemicalSociety Proceedings Volume 99-3(1999)p.93-106).”)。
然而，上述的SOITEC法有需要多次高温工艺(process)的问题，这种问题将成为提高SOI基板的制造成本的原因。又，在SOITEC法中，在贴合硅基板和绝缘性基板(石英或蓝宝石等的支持基板)后，是以450℃附近的温度，沿着氢离子注入界面，进行热剥离，但是在贴合硅基板和石英基板这样的热膨胀系数相异的两片基板的状态下，若施行450℃附近的热处理，会由于两个基板的热膨胀系数的差异，而发生热应变，由于此热应变，容易发生接合面的剥离或裂纹等。
因此，希望以较低温的工艺来完成硅薄膜的剥离，但是，一般来说，为了使硅基板和石英基板的整个贴合面的贴合状态良好而使其拥有充分的接合强度，在两个基板贴合的状态下，必须施行比较高温的热处理。
也就是说，在贴合硅基板和石英基板来制作SOI基板的情况，会有以下的问题：也就是，为了避免由于两个基板的热膨胀系数差异而产生的热应变所造成的接合面的剥离或裂纹等，要求低温工艺化；以及为了使整个贴合面成为良好的状态而以比较高的温度进行热处理，此两种互相矛盾关系的问题。而SOITEC法，并无法解决此问题。并且，在使用廉价的玻璃基板或有机薄片基板来作为绝缘性基板的情况，由于其熔点低，所以低温工艺化成为必要条件，对于需要高温工艺的公知方法，对应此目的是困难的。
发明内容
[发明想要解决的问题]
本发明是鉴于如此的问题而开发出来，其目的在于实现SOI基板的制造方法的低温工艺化。
[解决问题的技术手段]
本发明为了解决此种问题，提供一种SOI基板的制造方法，包括：离子注入工艺，此工艺是在硅基板的主面侧，形成氢离子注入层；表面处理工艺，此工艺是对绝缘性基板和上述硅基板的至少其中一方的主面，施行活性化处理；贴合工艺，此工艺是贴合上述绝缘性基板的主面和上述硅基板的主面；以及剥离工艺，此工艺是从上述贴合基板的上述硅基板，机械性地剥离硅薄膜，而在上述绝缘性基板的主面上，形成硅膜；上述离子注入工艺中的上述硅基板的温度，保持在400℃以下。
又，本发明的上述SOI基板的制造方法，其中在上述离子注入工艺之后，而在上述贴合工艺之前，包括：以400℃以下的温度将上述硅基板进行热处理的工艺。
又，本发明的上述SOI基板的制造方法，其中在上述离子注入工艺中的上述硅基板的温度，是在200℃以上400℃以下。
又，本发明的上述SOI基板的制造方法，其中上述活性化处理，是利用等离子体处理或臭氧处理的至少其中一种来实行。
又，本发明的上述SOI基板的制造方法，其中在上述贴合工艺之后，而在上述剥离工艺之前，包括：在贴合上述绝缘性基板和上述硅基板的状态，以400℃以下的温度，进行热处理的工艺。
又，本发明的上述SOI基板的制造方法，其中上述硅基板，在其主面上具有硅氧化膜。
又，本发明的上述SOI基板的制造方法，其中上述硅氧化膜的厚度为0.2μm以上。
又，本发明的上述SOI基板的制造方法，其中上述绝缘性基板，是高电阻硅基板、附有氧化膜的硅基板、石英基板、蓝宝石基板、玻璃基板、有机薄片基板的任一种。
[发明的效果]
根据本发明，由于可以谋求SOI基板的工艺低温化，所以可以谋求降低制造成本，同时不需要如以往方法般的在比较高温度范围内进行剥离，因此也可抑制剥离后的SOI膜的表面粗糙度，确保SOI基板的全部表面有均匀的SOI膜的厚度。
又，由于全部是低温工艺，可抑制转印缺陷或滑移错位等的发生，而得到高品质的SOI晶片。
附图说明
图1(A)-(G)是说明本发明的SOI基板的制造方法的工艺实例的图。
图2(A)是用来说明本发明的SOI基板的制造方法中所使用的单结晶硅基板的贴合面的概略模样的剖面图；以及图2(B)是具有利用剥离而得到的硅膜的SOI基板的剖面概略图。
其中，附图标记说明如下：
10 硅基板
11 氧化膜
12 离子注入层
13 硅膜
14 单结晶硅的基体
20 石英基板
具体实施方式
[实施发明的优选形式]
以下，根据实施例，说明本发明的SOI基板的制造方法。并且，在以下的实施例，是以石英基板作为绝缘性基板，来进行说明，但是本发明所使用的绝缘性基板，也可以是高电阻硅基板、附有氧化膜的硅基板、蓝宝石基板、玻璃基板、有机薄片基板等。
[实施例1]
图1是用来说明本发明的SOI基板的制造方法的工艺实例的图。另外，在本实施例，是在硅基板的表面，预先设置氧化膜，但是该氧化膜并不是必要的构成，也可以是没有设置氧化膜的一般的硅基板。
图1(A)所示的硅基板10，一般是单结晶硅基板；支持基板是石英基板20。在此，单结晶硅基板10，例如是利用CZ法(切克劳斯基法)育成的一般市面上贩卖的硅基板，其导电型、电阻率等的电特性、结晶方位、结晶直径等，可以依据装置(device)的设计值、工艺或是要被制造的装置的表示面积等(提供给要以本发明的方法进行制造的SOI基板)，加以适当地选择。另外，如上所述，此单结晶硅基板10的表面(贴合面)，也可以利用热氧化等方式，预先形成氧化膜11。
要贴合在一起的单结晶硅基板10和石英基板20的直径是相同的，为了之后的装置形成工艺的方便，在石英基板20上，也预先设置与设在单结晶硅基板10上的定向平面(orientation flat(OF))同样的OF，最好是使这些OF彼此互相一致来进行贴合。
首先，在将硅基板10的温度保持在不超过400℃的状态(400℃以下)的条件下，通过氧化膜11，将氢离子注入单结晶硅基板10的表面(图1(B))。此离子注入面将成为之后的“接合面(贴合面)”。通过氢离子注入，在单结晶硅基板10的表面附近的规定深度(平均离子注入深度L)，形成均匀的离子注入层12(图1(C))。以往，在单结晶硅基板10的表面区域的对应平均离子注入深度L的区域，形成局部存在于该区域的“微小气泡层”(此气泡层是由于被注入硅中的氢所产生的结晶缺陷和微空腔而发生)，如上所述，若将离子注入工艺中的硅基板10的温度，保持在400℃以下，则能够显著地抑制此“微空腔”的发生。另外，在本实施例中，氢离子注入时的单结晶硅基板10的温度，是设定为200℃以上400℃以下。
氢离子注入时的掺杂量，对应SOI基板的规格等，例如可以在1×1016～4×1017原子/平方厘米(atoms/cm2)的范围内，选择适当的值。另外，利用SmartCut法来制作SOI基板的情况，若氢离子的掺杂量超过1×1017原子/平方厘米(atoms/cm2)，则之后所得到的SOI层会发生表面粗糙化，所以一般是将掺杂量设为7×1016原子/平方厘米(atoms/cm2)左右。但是，根据本发明人的研究结果，发现：在以往的方法中，以上述离子注入条件所产生的SOI层表面粗糙化的原因，并不是由于氢离子的掺杂量，而是由于为了得到SOI层而剥离硅薄膜时所采用的比较高温(例如500℃)的热处理工艺。
如上所述，利用SmartCut法来制作SOI基板时，是将氢离子注入硅基板的贴合面侧，高密度地产生被称为“微空腔”，并利用由比较高温的热处理所产生的“微空腔”的“气泡成长”，热剥离硅薄膜。在此，“气泡成长”既然是氢原子的扩散现象，以高浓度掺杂条件所形成的极高密度的“气泡”，在“成长”的过程中，氢原子的扩散会显著地产生。而且，如此的原子扩散现象，可以解释为产生SOI层的表面粗糙化的原因。
因此，在如本发明般地谋求包含氢离子注入工艺的一连串的工艺的低温化的情况，在氢离子注入工艺中，当然不用说，即使是在剥离工艺中，也是以低温来实行，由于可以大幅地抑制在该剥离处理工艺中的氢原子的扩散，即使注入高掺杂量的氢离子，也不会使SOI层发生表面粗糙化。本发明人以各种掺杂量来施行氢离子注入，并调查对于SOI层的表面粗糙化所造成的影响，确认了只要以400℃以下的低温热处理，来实行硅薄膜的剥离，则至少到4×1017原子/平方厘米为止的掺杂量，并没有看到表面粗糙化。
离子注入层12的从单结晶硅基板10表面(与氧化膜11的界面)算起的深度(平均离子注入深度L)，是通过离子注入时的加速电压而被控制，是依据想要剥离多厚的SOI层来决定，例如将平均离子注入深度L设为0.5μm以下，则将加速电压设成50～100keV等。另外，在将离子注入Si结晶中的工艺中，通常为了要抑制注入离子的穿隧效应(channeling)，而在单结晶硅基板10的离子注入面，预先形成氧化膜等的绝缘膜，也可以通过此绝缘膜来施行离子注入。
此离子注入后，以400℃以下的温度，对单结晶硅基板10施行热处理(图1(D))。此热处理，是在剥离工艺之前，预先使离子注入层12的“注入界面”的机械性强度减弱的处理，将热处理温度设为400℃以下的理由，是为了抑制“微空腔”的发生和“气泡成长”，已如上所述。通过施行如此的热处理，除了可降低“注入界面”处的机械性强度以外，也可避免“注入界面”在以后的工艺中被剥离而得到的SOI膜表面的“粗糙度”增大。由于在该热处理步骤完成的时间点，“注入界面”的强度变低，所以只要利用贴合前实行的后述的表面活性化处理，便可确保充分的接合强度。
对于以此种方式而形成有离子注入层12的单结晶硅基板10和石英基板20的各个接合面，以表面洁净化、表面活性化等作为目的，施行等离子体处理、臭氧处理等(图1(E))。另外，进行此表面处理的目的，是为了要除去表面(接合面)的有机物、或是增加表面上的OH基来谋求表面活性化等；在单结晶硅基板10和石英基板20的接合面，并不需要双方都施行处理，也可以仅对其中一方的接合面施行处理。
在通过等离子体处理来实行此表面处理的情况，将已经预先施行RCA洗净等的表面洁净的单结晶硅基板及/或石英基板，放置在真空室内的试样台上，并以成为规定的真空度的方式，将等离子体用气体导入该真空室内。另外，作为在此所使用的等离子体用气体种类，有氧气、氢气、氩气或是这些气体的混合气体，或是氢气和氦气的混合气体等。导入等离子体用气体后，产生100W程度的电力的高频等离子体，而对要被等离子体处理的单结晶硅基板及/或石英基板的表面，施行5～10秒程度的处理，然后结束。
在以臭氧处理来实行表面处理的情况，将表面洁净的单结晶硅基板及/或石英基板，放置在含氧气氛的室(chamber)内的试样台上，并将氮气或氩气等的等离子体用气体导入该室内后，产生规定电力的高频等离子体，并通过所述等离子体将气氛中的氧变换成臭氧，而对要被处理的单结晶硅基板及/或石英基板的表面，施行规定时间的处理。
施行如此的表面处理后的单结晶硅基板10和石英基板20的表面，将其作为接合面来使其密接而贴合(图1(F))。如上述，单结晶硅基板10和石英基板20的至少一方的表面(接合面)，由于通过等离子体处理或臭氧处理等，被施行表面处理而活性化，所以即使是在室温下密接(贴合)的状态，也能够得到充分的接合强度，可耐住在后工艺中的机械性剥离或机械研磨等。
并且，接着图1(F)的贴合工艺，在剥离工艺之前，在贴合单结晶硅基板10和石英基板20的状态，也可以设置以比图1(D)所示的工艺时的热处理温度更低的温度，来进行热处理的工艺。此热处理工艺，其主要目的是为了得到可以提高已形成于单结晶硅基板10上的氧化膜11和石英基板20的接合强度的效果。
此热处理工艺时的温度，优选为设定在350℃以下。其主要理由，除了防止发生上述的“微空腔”以外，是考虑到单结晶硅和石英之间的热膨胀系数差异与起因于该热膨胀系数差异所导致的应变量、以及此应变量和单结晶硅基板10与石英基板20的厚度，而决定出来。
另外，此热处理，根据氢离子的注入量，产生由于单结晶硅基板10和石英基板20的两个基板间的热膨胀系数差异所形成的热应力，而能够期待可减弱离子注入层12内的硅原子的化学键这样的附带的效果。
接着此热处理，利用适当的方法，对被贴合在一起的基板赋予外部冲击，将硅膜13从单结晶硅的基体(bulk)14机械性地剥离，而在石英基板20上，得到隔着氧化膜11设置的SOI膜(图1(G))。另外，作为从外部赋予用来剥离硅薄膜的冲击手段，有各种手段，但是在本实施例中，此剥离是在没有加热的情况下实行。
以此种方式得到的SOI膜，当利用原子间力显微镜(AFM)来测量其剥离后的表面的10μm×10μm的区域，结果表面粗度的均方根(RMS)的平均值为5nm(纳米)以下的良好的值。又，SOI膜的基板面内偏差(PV)为4纳米以下。可以得到如此比较平滑的剥离面的理由，是因为本实施例的剥离机构与以往的热剥离不同的缘故。
[实施例2]
本实施例是研究讨论有关在硅基板10的主面上设有氧化膜时的厚度的例子。
图2是用来说明本发明的SOI基板的制造方法中所使用的单结晶硅基板的贴合面的概略模样的剖面图(图2(A))；以及具有利用剥离而得到的硅膜的SOI基板的剖面概略图(图2(B))。
如图2(A)所示，在单结晶硅基板10的其中一方的主面(贴合面)上，设有膜厚tox的硅氧化膜11，在基板表面附近，氢离子注入层12，形成于平均离子注入深度L处。在本实施例中，为了在与石英基板贴合后的硅薄膜的剥离工艺中，可抑制转印缺陷和滑移错位的发生，将氧化膜11的膜厚tox设成0.2微米(μm)以上。
在单结晶硅基板10和石英基板20贴合后的剥离工艺中，在图2(A)的符号12所示的平均离子注入深度L的位置，发生硅薄膜的剥离，此硅薄膜是经由氧化膜11而被转印在石英基板20上，而成为SOI膜13(图2(B))。
然而，石英基板20的贴合面并不是理想的完全平坦面，由于有微观的凹凸不平或是微小的粒子附着在贴合面上，而处于在表面发生凹凸的状态。若将具有此种贴合面的石英基板20和单结晶硅基板10接合，则会反映此石英基板20的表面凹凸等，而在贴合面内产生局部的“间隙”，其结果，将发生局部的应变集中的区域。
以往的方法，为了提高接合强度，在“正式(主要)接合”工艺中，施行比较高温的热处理，在此热处理工艺中，石英基板20和氧化膜11的接合面，局部地发生Si和O原子的再排列，而有缓和应变集中的趋势，但是，在如本发明般地全部以低温处理工艺来制作SOI基板的情况，由于并没有从外部赋予热能(此热能是用来使原子发生再排列来缓和局部的应变)，所以在贴合单结晶硅基板10和石英基板20后，若由外部赋予冲击等，来剥离硅薄膜时，则会反映石英基板20的表面凹凸等，发生局部的应变集中，因而会产生滑移错位或转印不良等的缺陷。
本发明的SOI基板的制造方法，是以抑制发生起因于硅基板和石英基板之间的热膨胀系数差异而产生的热应变(热应力)为目的，而采用低温处理工艺，并没有采用如以往的方法般的以提高两个基板的接合强度为目的，而以比较高的温度进行热处理，而是取代此高温热处理，将氧化膜11的膜厚tox设成0.2μm以上的比较厚的厚度，使得从单结晶硅基板侧剥离出来的薄膜，拥有充分的机械性强度，且利用比较厚的氧化膜来吸收、缓和该应变，可以抑制在剥离工艺中发生的转印缺陷。
在本发明中，将氧化膜11的膜厚tox设成0.2μm以上的主要理由，是为了要增加从单结晶硅基板侧剥离出来的薄膜(也就是氧化膜和硅膜)的总厚度，来提高机械性强度；以及为了使氧化膜可以吸收、缓和该应变，来抑制剥离工艺中的“转印缺陷”的发生。并且，本发明所选择的0.2μm以上的氧化膜厚度，是根据经验而得到的值，此数值可以有效地使从贴合界面发生的转印缺陷或滑移错位等，不会到达至硅薄膜。
当剥离硅膜而转印在石英基板上的时候，从单结晶硅基板侧剥离的薄膜的机械性强度，是根据厚度tSi(＝L)的硅薄膜和膜厚tox的氧化膜的合计膜厚来决定，硅薄膜和氧化膜的合计膜厚(tSi+tox)越厚，则越能够抑制发生在剥离工艺中的空隙(void)等的“转印缺陷”。
例如，氧化膜11的厚度为0.1μm程度的薄厚度情况，在此氧化膜11和石英基板20的贴合面之间，由于存在微粒等而在贴合面内局部地产生“间隙”的情况，因为在该区域容易局部地发生应变集中，基于此原因而容易发生转印缺陷或滑移错位等，但是在将氧化膜11的厚度设成0.2μm以上的情况，在氧化膜11中，应变会被缓和，于是可减轻对于设在其上的硅膜(SOI膜)的应力负荷。
[产业上的利用可能性]
本发明，使SOI基板的工艺低温化、抑制SOI膜的表面粗糙化、以及提供高品质的SOI基板，成为可能。

Claims (17)

1.一种SOI基板的制造方法，其特征为包括：
离子注入工艺，此工艺是在硅基板的主面侧，形成氢离子注入层；
表面处理工艺，此工艺是对绝缘性基板和上述硅基板的至少其中一方的主面，施行活性化处理；
贴合工艺，此工艺是贴合上述绝缘性基板的主面和上述硅基板的主面；以及
剥离工艺，此工艺是从上述贴合基板的上述硅基板，机械性地剥离硅薄膜，而在上述绝缘性基板的主面上，形成硅膜；
上述离子注入工艺中的上述硅基板的温度，保持在400℃以下。
2.如权利要求1所述的SOI基板的制造方法，其中在上述离子注入工艺之后，而在上述贴合工艺之前，包括：以400℃以下的温度将上述硅基板进行热处理的工艺。
3.如权利要求1所述的SOI基板的制造方法，其中在上述离子注入工艺中的上述硅基板的温度，是在200℃以上400℃以下。
4.如权利要求1所述的SOI基板的制造方法，其中上述活性化处理，是利用等离子体处理或臭氧处理的至少其中一种来实行。
5.如权利要求2所述的SOI基板的制造方法，其中上述活性化处理，是利用等离子体处理或臭氧处理的至少其中一种来实行。
6.如权利要求3所述的SOI基板的制造方法，其中上述活性化处理，是利用等离子体处理或臭氧处理的至少其中一种来实行。
7.如权利要求1所述的SOI基板的制造方法，其中在上述贴合工艺之后，而在上述剥离工艺之前，包括：在贴合上述绝缘性基板和上述硅基板的状态，以400℃以下的温度，进行热处理的工艺。
8.如权利要求2所述的SOI基板的制造方法，其中在上述贴合工艺之后，而在上述剥离工艺之前，包括：在贴合上述绝缘性基板和上述硅基板的状态，以400℃以下的温度，进行热处理的工艺。
9.如权利要求3所述的SOI基板的制造方法，其中在上述贴合工艺之后，而在上述剥离工艺之前，包括：在贴合上述绝缘性基板和上述硅基板的状态，以400℃以下的温度，进行热处理的工艺。
10.如权利要求4所述的SOI基板的制造方法，其中在上述贴合工艺之后，而在上述剥离工艺之前，包括：在贴合上述绝缘性基板和上述硅基板的状态，以400℃以下的温度，进行热处理的工艺。
11.如权利要求5所述的SOI基板的制造方法，其中在上述贴合工艺之后，而在上述剥离工艺之前，包括：在贴合上述绝缘性基板和上述硅基板的状态，以400℃以下的温度，进行热处理的工艺。
12.如权利要求6所述的SOI基板的制造方法，其中在上述贴合工艺之后，而在上述剥离工艺之前，包括：在贴合上述绝缘性基板和上述硅基板的状态，以400℃以下的温度，进行热处理的工艺。
13.如权利要求1至12中任一项所述的SOI基板的制造方法，其中上述硅基板，在其主面上具有硅氧化膜。
14.如权利要求13所述的SOI基板的制造方法，其中上述硅氧化膜的厚度为0.2μm以上。
15.如权利要求1至12中任一项所述的SOI基板的制造方法，其中上述绝缘性基板，是高电阻硅基板、附有氧化膜的硅基板、石英基板、蓝宝石基板、玻璃基板、有机薄片基板的任一种。
16.如权利要求13所述的SOI基板的制造方法，其中上述绝缘性基板，是高电阻硅基板、附有氧化膜的硅基板、石英基板、蓝宝石基板、玻璃基板、有机薄片基板的任一种。
17.如权利要求14所述的SOI基板的制造方法，其中上述绝缘性基板，是高电阻硅基板、附有氧化膜的硅基板、石英基板、蓝宝石基板、玻璃基板、有机薄片基板的任一种。
CN2007101611394A 2006-12-18 2007-12-18 Soi基板的制造方法 Expired - Fee Related CN101207009B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-339370 2006-12-18
JP2006339370A JP2008153411A (ja) 2006-12-18 2006-12-18 Ｓｏｉ基板の製造方法
JP2006339370 2006-12-18

Publications (2)

Publication Number Publication Date
CN101207009A true CN101207009A (zh) 2008-06-25
CN101207009B CN101207009B (zh) 2011-05-18

Family

ID=38984588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101611394A Expired - Fee Related CN101207009B (zh) 2006-12-18 2007-12-18 Soi基板的制造方法

Country Status (4)

Country Link
US (1) US20080153272A1 (zh)
EP (1) EP1936679A1 (zh)
JP (1) JP2008153411A (zh)
CN (1) CN101207009B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102205942A (zh) * 2011-05-13 2011-10-05 上海集成电路研发中心有限公司 Mems牺牲层结构制造方法
US8383489B2 (en) 2009-08-13 2013-02-26 Jiangsu Lexvu Electronics Co., Ltd. SOI wafer and method for forming the same
CN103019491A (zh) * 2012-12-19 2013-04-03 深圳市子元技术有限公司 一种ito电容式触摸屏的制作方法
CN104067380A (zh) * 2012-01-20 2014-09-24 索泰克公司 用于制造半导体衬底的工艺以及所获得的半导体衬底
CN104584203A (zh) * 2012-06-26 2015-04-29 索泰克公司 用于转印层的工艺
CN104766788A (zh) * 2014-01-06 2015-07-08 无锡华润上华半导体有限公司 绝缘体上硅及其制备方法
CN106257628A (zh) * 2015-06-17 2016-12-28 英飞凌科技股份有限公司 用于形成半导体器件的方法和半导体器件
CN108695232A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 基于高温注入技术的soi硅片的制备方法
CN111146141A (zh) * 2019-12-13 2020-05-12 中国科学院微电子研究所 一种片上单晶材料的制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
JP2010278342A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の製造方法
KR20120032487A (ko) * 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8288249B2 (en) * 2010-01-26 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
CN103311172A (zh) 2012-03-16 2013-09-18 中芯国际集成电路制造(上海)有限公司 Soi衬底的形成方法
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
CN208385458U (zh) * 2017-10-13 2019-01-15 济南晶正电子科技有限公司 纳米级单晶薄膜

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3456521B2 (ja) * 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2000100676A (ja) * 1998-07-23 2000-04-07 Canon Inc 半導体基板とその作製方法
US6566233B2 (en) * 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6544837B1 (en) * 2000-03-17 2003-04-08 International Business Machines Corporation SOI stacked DRAM logic
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US7094667B1 (en) * 2000-12-28 2006-08-22 Bower Robert W Smooth thin film layers produced by low temperature hydrogen ion cut
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
EP1453096B1 (en) * 2001-12-04 2017-02-22 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded wafer
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP5284576B2 (ja) * 2006-11-10 2013-09-11 信越化学工業株式会社 半導体基板の製造方法
JP2008263087A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383489B2 (en) 2009-08-13 2013-02-26 Jiangsu Lexvu Electronics Co., Ltd. SOI wafer and method for forming the same
CN102205942A (zh) * 2011-05-13 2011-10-05 上海集成电路研发中心有限公司 Mems牺牲层结构制造方法
CN102205942B (zh) * 2011-05-13 2015-11-04 上海集成电路研发中心有限公司 Mems牺牲层结构制造方法
CN104067380A (zh) * 2012-01-20 2014-09-24 索泰克公司 用于制造半导体衬底的工艺以及所获得的半导体衬底
CN104067380B (zh) * 2012-01-20 2017-07-18 索泰克公司 用于制造半导体衬底的工艺以及所获得的半导体衬底
US9911641B2 (en) 2012-01-20 2018-03-06 Soitec Process for manufacturing a semiconductor substrate, and semiconductor substrate obtained
CN104584203A (zh) * 2012-06-26 2015-04-29 索泰克公司 用于转印层的工艺
CN104584203B (zh) * 2012-06-26 2018-03-20 索泰克公司 用于转印层的工艺
CN103019491A (zh) * 2012-12-19 2013-04-03 深圳市子元技术有限公司 一种ito电容式触摸屏的制作方法
CN103019491B (zh) * 2012-12-19 2016-03-30 深圳市三创客科技有限公司 一种ito电容式触摸屏的制作方法
CN104766788A (zh) * 2014-01-06 2015-07-08 无锡华润上华半导体有限公司 绝缘体上硅及其制备方法
CN106257628A (zh) * 2015-06-17 2016-12-28 英飞凌科技股份有限公司 用于形成半导体器件的方法和半导体器件
CN106257628B (zh) * 2015-06-17 2019-09-10 英飞凌科技股份有限公司 用于形成半导体器件的方法和半导体器件
CN108695232A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 基于高温注入技术的soi硅片的制备方法
CN111146141A (zh) * 2019-12-13 2020-05-12 中国科学院微电子研究所 一种片上单晶材料的制备方法

Also Published As

Publication number Publication date
EP1936679A1 (en) 2008-06-25
CN101207009B (zh) 2011-05-18
JP2008153411A (ja) 2008-07-03
US20080153272A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
CN101207009B (zh) Soi基板的制造方法
CN101256934B (zh) 半导体基板的制造方法
US6054363A (en) Method of manufacturing semiconductor article
KR20080101864A (ko) Ｓｏｉ 기판 및 ｓｏｉ 기판의 제조 방법
JP4919316B2 (ja) 層の移転を介してシリコン・オン・グラスを製造する方法
US6100165A (en) Method of manufacturing semiconductor article
US7977209B2 (en) Method for manufacturing SOI substrate
CN101188190B (zh) Soq基板以及soq基板的制造方法
AU745315B2 (en) Method for manufacturing semiconductor article
WO2000062343A1 (fr) Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant
CN101179014A (zh) 半导体衬底的制造方法
KR101380514B1 (ko) 반도체 기판의 제조 방법
KR101384845B1 (ko) 반도체 기판의 제조 방법
CN101286442A (zh) Soi基板的制造方法
EP1965413B1 (en) Method for manufacturing soi substrate
JP5019852B2 (ja) 歪シリコン基板の製造方法
JPH10200078A (ja) 半導体部材の製造方法および半導体部材

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110518

Termination date: 20161218