JP2009177154A - 半導体基板の作製方法、および半導体装置の作製方法 - Google Patents

半導体基板の作製方法、および半導体装置の作製方法 Download PDF

Info

Publication number
JP2009177154A
JP2009177154A JP2008326652A JP2008326652A JP2009177154A JP 2009177154 A JP2009177154 A JP 2009177154A JP 2008326652 A JP2008326652 A JP 2008326652A JP 2008326652 A JP2008326652 A JP 2008326652A JP 2009177154 A JP2009177154 A JP 2009177154A
Authority
JP
Japan
Prior art keywords
single crystal
substrate
crystal semiconductor
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008326652A
Other languages
English (en)
Other versions
JP5490401B2 (ja
Inventor
Naoki Tsukamoto
直樹 塚本
Akihisa Shimomura
明久 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008326652A priority Critical patent/JP5490401B2/ja
Publication of JP2009177154A publication Critical patent/JP2009177154A/ja
Application granted granted Critical
Publication of JP5490401B2 publication Critical patent/JP5490401B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/3568—Modifying rugosity
    • B23K26/3576—Diminishing rugosity, e.g. grinding; Polishing; Smoothing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Abstract

【課題】ガラス基板等の耐熱性の低いベース基板にバッファ層を介して、複数の単結晶半導体層が固定された半導体基板を作製する。
【解決手段】水素イオンを半導体基板に添加し、水素を多量に含んだ損傷領域と、バッファ層が形成された単結晶半導体基板を複数枚準備する。ベース基板に、この単結晶半導体基板を１枚または複数固定し、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射してベース基板上の単結晶半導体基板を損傷領域で分割する。単結晶半導体基板の固定と、電磁波の照射を繰り返して、ベース基板上に、必要な数の単結晶半導体基板が固定された半導体基板を作製する。さらに、この半導体基板の単結晶半導体層にレーザ光を照射して、溶融させ、再結晶化させる。
【選択図】図２

Description

本発明は、単結晶半導体層を有する半導体基板を作製する方法に関する。また、本発明は、単結晶半導体層を有する半導体基板から半導体装置を作製する方法に関する。
近年、バルク状のシリコンウエハに代わり、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタの半導体層を完全に絶縁分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力等の付加価値の高い半導体集積回路が実現できる。
ＳＯＩ基板の作製技術として、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）技術と、貼り合わせ技術がよく知られている。ＳＩＭＯＸ技術とは、単結晶シリコンウエハの所定の深さ高濃度に酸素イオンを注入し、１３００℃以上で熱処理することで、シリコン酸化物でなる埋め込み酸化物（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層（以下、「ＢＯＸ層」と呼ぶ。）を形成するという技術である。この技術では、ＢＯＸ層をバルク状の単結晶シリコンウエハに形成することで、単結晶シリコン層が形成されるが、酸素イオンを注入するため、単結晶シリコン層の結晶構造の損傷が大きくなるという欠点がある。
貼り合わせ技術とは、絶縁膜を介して２枚の単結晶シリコンウエハを貼り合わせ、一方の単結晶シリコン基板を分割することで、他方の単結晶シリコンウエハ上に絶縁膜を介して薄い単結晶シリコン層を形成するという技術である（例えば、特許文献１参照）。
特許文献１では、単結晶シリコンウエハを劈開するために、まず、単結晶シリコンウエハにＨ＋イオン（プロトン）を注入することによって、その内部に微小気泡層を形成する。次に、酸化物で被覆されたシリコンウエハと微小気泡層が形成された単結晶シリコンウエハとを密着させて、熱処理または静電処理を施すことで、２枚の単結晶シリコンウエハを結合させる。次に、加熱処理によって、微小気泡層で単結晶シリコンウエハを劈開させることで、薄い単結晶シリコン層を形成している。水素イオン等、イオンが高濃度に注入された微小気泡層を半導体基板内部に形成し、この層において基板を分割する技術は、スマートカット法（登録商標）、水素イオン注入法等と呼ばれている。
このような水素イオン注入法を用いることで、ガラス基板等の異種材料の基板に単結晶シリコン層を形成して、ＳＯＩ構造の半導体基板を作製する方法が知られている（特許文献２〜５参照）。特許文献２には、水素イオン注入法を利用して透光性基板に単結晶シリコンウエハから分割された単結晶シリコン層を形成し、この単結晶シリコン層を用いた半導体装置の作製方法が開示されている。
特許文献３には、８００℃を越える高温の熱処理を必要としないＳＯＩ基板の作製方法が記載されている。半導体ウエハをガラス基板に貼り合わせた後、６００℃を越えない温度で加熱処理することで、微小気泡層で半導体ウエハを劈開して、半導体ウエハから半導体薄膜を剥離し、ガラス基板上に半導体薄膜層を形成している。この剥離工程後、レーザ光を照射して、半導体薄膜層の結晶品質を改善するとともに、半導体薄膜層とガラス基板を強固に結合させている。
特許文献４には、シリコンウエハとガラス基板を貼り合わせること、マイクロ波を照射することによりイオンが注入されたシリコンウエハを分割すること、シリコンウエハを異種材料でなる基板に貼り合わせた場合、その基板との熱膨張率の違いにより、シリコンウエハを分割するときの温度上昇で２枚の基板の結合構造が破壊されることを防止するために、マイクロ波照射時に２枚の基板を４００℃以下に冷却することが記載されている。
特許文献５には、１枚のガラス基板上にタイル状に複数の単結晶シリコン層を結合させることが記載されている。特許文献５では、半導体基板（ドナー基板）の分割は、加熱処理で行うのではなく、窒素ガス流のような機械的手段によって、半導体基板を分離破壊することで行っている（１２頁４０行〜４４行参照）。
特開平５−２１１１２８号公報 特開２０００−１５０９０５号公報 特開２００５−２５２２４４号公報 特開２００１−２４４４４４号公報 特表２００５−５３９２５９号公報
ガラス基板はシリコンウエハよりも大面積であり、安価であることから、特許文献５のように、ガラス基板に複数の単結晶シリコン層を設けることで、大面積で安価なＳＯＩ基板を作製することが可能になる。また、ガラス基板は透光性であるため、ベース基板にガラス基板を用いることで、表示装置の製造に適したＳＯＩ基板を作製することができる。
しかしながら、ガラス基板は、加熱によりシュリンクする、歪み点が７００℃以下である、シリコンウエハよりも撓みやすい、表面にうねりがある等の欠点がある。このような欠点により、ベース基板に半導体基板が用いられるＳＯＩ基板の作製方法よりも、ガラス基板を用いるＳＯＩ基板の作製方法は制約が多くなる。
上述した水素イオン注入法における半導体基板を薄膜状に分割する処理では、半導体基板中で水素ガスを膨張させるために、半導体基板を４００℃以上の温度で加熱することが望ましいが、この加熱処理で、半導体基板と共にガラス基板も温度上昇させると、ガラス基板がシュリンクするおそれがある。
ところで、複数の半導体層をガラス基板に貼り付ける方法には、ガラス基板への半導体基板の貼り付け工程と加熱処理による半導体基板の分割工程とを繰り返して行う方法がある。しかし、加熱処理を行う度にガラス基板がシュリンクしてしまうと、２回目以降の貼り合わせ工程で、半導体基板の貼り付ける位置を制御できなくなる。
このような問題点を解消するための方法の１つとして、本出願人は、半導体基板を貼り付ける前に、加熱炉でガラス基板を６００℃〜７００℃程度の高温で加熱処理し、ガラス基板を予めシュリンクさせる方法を開発した。６００℃以上の高温の加熱処理を予めガラス基板に施すことで、ＳＯＩ基板作製時にガラス基板のシュリンク量を抑えることができる。しかしながら、この高温加熱処理でガラス基板を十分にシュリンクさせるためには、処理時間が１６時間程度必要となるので、シュリンクの問題を解消するには、この高温熱処理は生産性、コスト面での弊害がある。
また、水素イオン注入法により半導体基板から分割された半導体層の分割面は、平坦性が損なわれている。その一方で、高性能なトランジスタを作製するには、分割面表面の凹凸を抑えて、ゲート絶縁層の絶縁耐圧を高めることが求められている。シリコンウエハに貼り付けられた半導体層の分割面の平坦化処理は機械研磨で行われているが、ガラス基板はシリコンウエハよりも撓みやすく、表面にうねりがあるため、ガラス基板上に貼り付けられた複数の半導体層の平坦化処理には、加工精度や、歩留まり等の観点から、機械研磨処理は推奨されない。つまり、ガラス基板のような基板がベース基板に用いられると、ベース基板上に固定された半導体層の表面凹凸を改善することが困難であるいという問題が顕在化する。
また、水素イオン注入法では、イオンの添加、半導体基板の分割等により、半導体層の結晶構造が損傷してしまう。その一方で、高性能のトランジスタ作製するためには、半導体層の結晶性を回復することが求められている。シリコンウエハに貼り付けられた半導体層の結晶欠陥の除去は、１０００℃以上の温度で加熱することで実現できるが、歪み点が７００℃以下のガラス基板に貼り付けられた半導体層の結晶欠陥の除去には、このような高温プロセスは用いることができない。
上述した問題点に鑑み、本発明は、シュリンクしやすいガラス基板がベース基板に用いられても、位置決めを精度よく行って、複数の単結晶半導体層をベース基板に固定することが可能な半導体基板の作製方法、および半導体装置の作製方法を提供することを課題の１つとする。
また、本発明は、シュリンクしやすいガラス基板のようなベース基板に複数の単結晶半導体層が固定された半導体基板を、生産性良く作製することを可能にする半導体基板の作製方法、および半導体装置の作製方法を提供することを課題の１つとする。
また、本発明は、ガラス基板のような耐熱性が低く、かつ撓みやすい基板をベース基板に用いても、ベース基板に固定された単結晶半導体層の平坦性の向上、および結晶性の回復を可能とする半導体基板および半導体装置の作製方法を提供することを課題の１つとする。
なお、本発明は列記した課題の少なくとも１つを解消するものであることを付記する。
本発明の半導体基板の作製方法の１つは、表面にバッファ層と、表面から所定の深さの領域に、イオンを加速して照射することで形成された損傷領域とを有する複数の単結晶半導体基板、およびベース基板を用意すること、バッファ層の表面とベース基板の表面を接合して、ベース基板に１枚または複数の単結晶半導体基板を固定する基板固定処理を行うこと、基板固定処理によってベース基板に固定された１枚または複数の単結晶半導体基板に対して、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して、当該１枚または複数の単結晶半導体基板を、損傷領域で分割する電磁波照射処理を行うことを含み、さらに、基板固定処理および電磁波照射処理を２回以上行って、複数の単結晶半導体層がベース基板に固定された半導体基板を形成することを含む。さらに、本発明の作製方法では、上記方法で作製された半導体基板に対してレーザ照射処理を行うことが好ましい。このレーザ照射処理は、複数の単結晶半導体層のそれぞれに、レーザ光を照射して、複数の単結晶半導体層を溶融する処理である。
本発明の半導体基板の作製方法の１つは、表面にバッファ層と、表面から所定の深さの領域に、水素イオンを加速して照射することで形成された損傷領域とが形成された複数の単結晶半導体基板、およびベース基板を用意すること、バッファ層の表面とベース基板の表面を接合して、ベース基板に１枚または複数の単結晶半導体基板を固定する基板固定処理を行うこと、基板固定処理によってベース基板に固定された１枚または複数の単結晶半導体基板に対して、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して、当該１枚または複数の単結晶半導体基板を、損傷領域で分割する電磁波照射処理を行うことを含み、さらに、基板固定処理および電磁波照射処理を２回以上行って、複数の単結晶半導体層がベース基板に固定された半導体基板を形成することと、４１０℃以上かつ溶融させない温度で、半導体基板の複数の単結晶半導体層を加熱する加熱処理を行うこと、加熱処理の後、複数の単結晶半導体層のそれぞれに、レーザ光を照射して、複数の単結晶半導体層を溶融するレーザ照射処理を行うこととを含む。
レーザ照射処理前の加熱処理の温度は５００℃以上が好ましい。また、この加熱処理によって、複数の単結晶半導体層の水素濃度を１×１０２１ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。なお、単結晶半導体層の水素濃度は、二次イオン質量分析法（ＳＩＭＳ、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で分析した水素濃度の最小値で定義される。
本発明において、バッファ層は単結晶半導体基板の表面だけでなく、ベース基板の表面にも形成することができる。また、バッファ層は、ベース基板の表面のみに形成することができる。また、バッファ層は、ベース基板側から単結晶半導体層中にナトリウムが拡散することを防止できるバリア層を含むことが好ましい。バリア層として窒化酸化シリコン膜、窒化シリコン膜を用いることができる。
なお、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶は単結晶とする。
また、結晶構造を有する層の再結晶化とは、その結晶構造と異なる状態（例えば、液相状態）を経て、再び結晶構造を有する層になることをいう。また、単結晶半導体を再結晶化して、単結晶半導体になることを、本明細書では、再単結晶化ということとする。
本発明の半導体基板および半導体装置の作製方法において、レーザ光の照射により、単結晶半導体層のレーザ光が照射されている領域の表面から深さ方向の一部を溶融する。例えば、レーザ光の照射で、単結晶半導体層の表面およびその表面近傍を溶融する。または、レーザ光の照射により、単結晶半導体層のレーザ光が照射されている領域の深さ方向の全てを溶融する。
本発明において、基板固定処理、電磁波照射処理およびレーザ照射処理をプロセス温度７００℃以下で行うことができるため、ベース基板に歪み温度が７００℃以下のガラス基板を用いることが可能である。
また、単結晶半導体基板を分割するための処理を、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射することで行うため、ベース基板の温度上昇を４００℃以下に抑えることができる。したがって、ベース基板にガラス基板を用いて、複数回、単結晶半導体基板の分割処理を行っても、ベース基板をほとんどシュリンクさせないので、複数回の基板固定処理を行って、ガラス基板上に複数の単結晶半導体層を固定することが可能になる。さらに、基板固定処理において、単結晶半導体基板の固定位置を精度良く決めることができる。
また、本発明では、レーザ照射処理により複数の単結晶半導体層を溶融させているため、ガラス基板のような耐熱性が低く、かつ撓みやすい基板をベース基板に用いても、ベース基板に固定されている単結晶半導体層の平坦性の向上、および結晶性の回復が可能になる。
なお、本発明は、列記した効果の少なくとも１つを有するものであることを付記する。
以下に、本発明を説明する。本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は実施形態および実施例の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素を表しており、材料、形状、作製方法等について繰り返しになる説明は省略している。
（実施形態１）
本実施形態では、バッファ層を介して単結晶半導体層がベース基板に固定されている半導体基板およびその作製方法について説明する。さらに、本実施形態では、ベース基板に固定された単結晶半導体層の平坦化処理、および結晶性回復処理について説明する。
本実施形態では、半導体基板の構成について説明する。図１Ａ〜図１Ｃは、半導体基板の構成例を示す斜視図である。図１Ａ〜図１Ｃに示す半導体基板１１〜１３は、それぞれ、絶縁層を介して１枚のベース基板２０に複数の単結晶半導体層２１が貼り付けられている基板である。単結晶半導体層２１は、単結晶半導体基板を分割することで形成される層である。半導体基板１１〜１３はいわゆるＳＯＩ構造の基板であり、絶縁層上に単結晶半導体層が形成されている基板である。
図１Ａに示すように、半導体基板１１は、バッファ層２２を介して複数の単結晶半導体層２１がベース基板２０に固定されている基板である。バッファ層２２は、単結晶半導体基板に形成される層である。バッファ層２２の表面とベース基板２０の表面が接合することで、単結晶半導体層２１がベース基板２０に固定されている。
図１Ｂに示すように、半導体基板１２は、半導体基板１１にバッファ層２３を追加した半導体基板であり、バッファ層２２、２３を介して複数の単結晶半導体層２１がベース基板２０上に設けられている。バッファ層２３はベース基板２０に形成される層である。バッファ層２２とバッファ層２３が接合することで、単結晶半導体層２１がベース基板２０に固定されている。
図１Ｃに示すように、半導体基板１３は、バッファ層２３を介して複数の単結晶半導体層２１がベース基板２０に固定されている基板である。バッファ層２３と単結晶半導体層２１の表面が接合することで、単結晶半導体層２１がベース基板２０に固定されている。
ベース基板２０には、絶縁表面を有する基板を用いることができる。また、ベース基板は、単結晶半導体基板と同程度の熱膨張係数を有するものが好ましい。例えば、ベース基板２０の熱膨張係数は２５×１０−７／℃以上５０×１０−７／℃以下が好ましい。また、ベース基板２０は、歪み点が５８０℃以上７００℃以下であるものが好ましく、その歪み点は、６００℃以上７００℃以下がより好ましい。
例えば、ベース基板２０にはガラス基板を用いることができる。ガラス基板としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような無アルカリガラス基板を用いることが好ましい。なお、ベース基板２０はガラス基板に限定されるものではなく、セラミック基板、石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコンやガリウムヒ素等半導体でなる半導体基板等を用いることも可能である。
ベース基板２０には、３００ｍｍ×３００ｍｍ以上の大面積基板を用いることができる。このような大面積基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）等のサイズの基板が知られている。大面積のマザーガラス基板をベース基板２０に用いて半導体基板１１〜１３を製造することで、半導体基板１１〜１３の大面積化が実現できる。
単結晶半導体層２１は、単結晶半導体基板を分割することで形成される層である。単結晶半導体基板には、市販の半導体基板を用いることができる、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板等の第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。
バッファ層２２、２３は、単層構造または積層構造の絶縁層でなる。バッファ層２２、２３を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜等のシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウム等の金属の酸化物でなる絶縁膜、窒化アルミニウム等の金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜等の金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜等の金属の窒化酸化物でなる絶縁膜を用いることもできる。
これらの絶縁膜は、化学気相法（ＣＶＤ法）、スパッタ法、原子層エピタキシ法（ＡＬＥ法）、単結晶半導体基板を酸化するまたは窒化する等の方法により形成することができる。ＣＶＤ法には、減圧ＣＶＤ法、熱ＣＶＤ法、プラズマ励起ＣＶＤ法（以下、ＰＥＣＶＤ法という）等がある。ＰＥＣＶＤ法は、３５０℃以下の低温処理であり、また他のＣＶＤ法よりも成膜速度が速いので、好ましい。
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質とし、また、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質とする。酸化窒化シリコンとは、例えば、窒素よりも酸素を多く含み、かつ、酸素を５５原子％乃至６５原子％含み、窒素を１原子％乃至２０原子％含み、Ｓｉを２５原子％乃至３５原子％含む物質が挙げられる。酸化窒化シリコンは、水素を０．１原子％乃至１０原子％の濃度で含んでもよい。また、窒化酸化シリコンとは、例えば、酸素よりも窒素を多く含み、かつ、酸素を１５原子％乃至３０原子％含み、窒素を２０原子％乃至３５原子％含み、Ｓｉを２５原子％乃至３５原子％含む物質が挙げられる。なお、窒化酸化シリコン膜は、水素を１５原子％乃至２５原子％の濃度で含んでもよい。
バッファ層２２、２３には、バリア層として機能する絶縁膜を少なくとも１層含ませることが好ましい。なお、半導体基板１２においては、バッファ層２２またはバッファ層２３の少なくとも一方にバリア層を設ければよい。
バリア層は半導体基板の作製時、半導体基板を用いた半導体装置の作製時、および、半導体装置の使用時等に、アルカリ金属、アルカリ土類金属等の、半導体装置の信頼性を低下させる不純物（代表的には、ナトリウム）が、ベース基板２０から単結晶半導体層２１に侵入することを防ぐための膜である。バリア層を形成することで、半導体基板および半導体装置が不純物で汚染されることを防止できるため、その信頼性を向上させることができる。
バリア層として機能する膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜等がある。これらの絶縁膜は、厚さ５ｎｍ以上２００ｎｍ以下に形成することができる。
なお、バッファ層２２、２３を積層構造とする場合は、バッファ層２２、２３は金属、合金または金属化合物等でなる導電層、シリコン等でなる半導体層を含んでもよい。ただし、バッファ層２２、２３において、単結晶半導体層２１と接する層、接合面を形成する層は絶縁膜で形成されることが望ましい。
本実施形態の半導体基板１１、１２および１３を用いて半導体装置を作製することができる。半導体基板１１、１２および１３において、ベース基板２０に固定されている複数の単結晶半導体層２１の少なくとも１つを用いて、トランジスタ、ダイオード、容量素子、抵抗素子、メモリトランジスタ等の各種の半導体素子が作製される。また、これらの半導体素子を組み合わせて各種の集積回路が作製される。
（実施形態２）
本実施形態では半導体基板の作製方法を説明する。図２は、本発明の半導体基板の作製方法のフローチャートである。図２のフローを用いて、図１Ａ、図１Ｂおよび図１Ｃに示す半導体基板１１〜１３を作製することができる。
ベース基板の準備を行い（ステップＳ１）、ベース基板に固定する複数の単結晶半導体基板の準備を行う（ステップＳ２）。ステップＳ１では、必要に応じてベース基板表面にバッファ層が形成される。例えば、図１Ｂの半導体基板１２、または図１Ｃの半導体基板１３を作製する場合は、ステップＳ１で、バッファ層が形成されたベース基板を用意する。
ステップＳ２では、単結晶半導体基板を分割するため、イオン（例えば、水素イオン）が単結晶半導体基板に添加され、単結晶半導体基板の所定の深さに損傷領域が形成される。また、必要に応じて、単結晶半導体基板の表面にバッファ層が形成される。図１Ａの半導体基板１１、または図１Ｂの半導体基板１２を作製する場合は、ステップＳ２で、バッファ層が形成された単結晶半導体基板を用意する。ステップＳ２では、損傷領域が形成された、または損傷領域およびバッファ層双方が形成された単結晶半導体基板を複数枚準備する。
次に、ステップＳ１で準備したベース基板とステップＳ２で準備した単結晶半導体基板を貼り合わせる基板固定処理を行う（ステップＳ３）。基板固定処理では、１枚のベース基板に、１枚または２枚以上の単結晶半導体基板を貼り付ける。
次に、基板固定処理で、ベース基板に貼り付けられた１枚または複数の単結晶半導体基板に、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射し、当該単結晶半導体基板を損傷領域で分割させる（ステップＳ４）。この電磁波照射処理により、ベース基板に、１または複数の単結晶半導体層が固定される。
所定の数の単結晶半導体層がベース基板に固定されるまで、ステップＳ３とステップＳ４を繰り返す（ステップＳ５）。ステップＳ５を完了することで、本発明の半導体基板が作製される。
本発明では、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波の照射で単結晶半導体基板を分割しているため、単結晶半導体基板の温度上昇を４００℃以下に抑えることができ、かつ電磁波の照射は、５分以下と短時間で完了することができる。また、ガラス基板はこの周波数帯域の電磁波はほとんど吸収しない。したがって、冷却する等、ガラス基板の意図的な温度制御をしなくとも、電磁波照射処理でシュリンクが生ずる温度にガラス基板が加熱されることがないので、ガラス基板のシュリンクを抑えることが可能である。したがって、単結晶半導体基板の貼り付け工程（基板固定処理）、および単結晶半導体基板の分割工程（電磁波照射処理）を繰り返しても、精度良く、ガラス基板に複数の単結晶半導体層を貼り付けることが可能である。
電磁波照射処理で用いられる電磁波は波長が１ｍ以下１ｍｍ以上であり、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）、ＳＨＦ（Ｓｕｐｅｒ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）、およびＥＨＦ（Ｅｘｔｒｅｍｅｌｙ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）のうちのいずれかの帯域の電磁波である。各帯域の周波数は以下の通りである。
・ＵＨＦ ３００ＭＨｚ以上３ＧＨｚ以下
・ＳＨＦ ３ＧＨｚ以上以下３０ＧＨｚ以下
・ＥＨＦ ３０ＧＨｚ以上以下３００ＧＨｚ以下
必要な数の単結晶半導体層がベース基板に固定されることで、本発明に係る半導体基板が作製される。さらに、本実施形態では、半導体基板の複数の単結晶半導体層にレーザ光を照射するレーザ照射処理を行う（ステップＳ６）。レーザ照射処理は、ベース基板に貼り付けられた単結晶半導体層の結晶性の回復のための処理である。レーザ光を照射することで単結晶半導体層を溶融させて、単結晶半導体層を再結晶化させる。また、レーザ照射処理は、単結晶半導体層を溶融させて、その表面を平坦化する処理でもある。
本実施形態において、単結晶半導体層の平坦化処理として、機械研磨、化学機械研磨などの研磨処理を行うこともできる。また、単結晶半導体層の結晶性の回復処理として、輻射や熱伝導により単結晶半導体層を加熱する加熱処理を行うこともできる。この加熱処理には、拡散炉、抵抗加熱炉等の加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等を用いることができる。
ステップＳ１〜ステップＳ６により、結晶性および平坦性が良好な複数の単結晶半導体層がベース基板に固定された半導体基板を作製することができる。以下、図２の各工程を具体的に説明する。本実施形態では、半導体基板の作製方法の一例として、図１Ａの半導体基板１１と同様の積層構造を有する半導体基板の作製方法について説明する。
図３Ａは、本実施形態の方法で作製される半導体基板５１の断面図であり、図３Ｂはその平面図である。図３Ｂの切断線ａ１−ａ２による断面図が図３Ａである。
半導体基板１１と同様、半導体基板５１は、ベース基板１００上にバッファ層１０２を介して複数の単結晶半導体層１０１が設けられている。半導体基板５１では、ベース基板１００とバッファ層１０２が接合することで各単結晶半導体層１０１がベース基板１００に固定されている。バッファ層１０２は、絶縁層１１１〜１１３でなる３層構造の絶縁層である。単結晶半導体層１０１は５行５列の行列状に配置されている。
以下、図４〜図１１を参照して、半導体基板５１の作製方法を説明する。
所望の大きさ、形状に加工された単結晶半導体基板１１０を用意する。図４は、単結晶半導体基板１１０の構成の一例を説明するための斜視図である。単結晶半導体基板１１０を矩形状のベース基板１００に貼り合わせること、縮小投影型露光装置等の露光装置の露光領域が矩形であること等を考慮すると、図４に示すように単結晶半導体基板１１０の形状は矩形であることが好ましい。なお、本明細書において、特段の断りがない場合、矩形には正方形および長方形を含む。また、本実施形態では、矩形状の単結晶半導体基板１１０の角部１１０ａを面取りしている。これは隣接する２つの単結晶半導体層１０１の間隔をできるだけ短くして、ベース基板１００に貼り付けるためである。
もちろん、単結晶半導体基板１１０は、図４の形状の基板に限定されるものではなく、様々な形状の単結晶半導体基板１１０を用いることができる。例えば、その形状は、四角形、五角形、六角形等の多角形、円形、または不定形でもよい。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板１１０に用いることも可能である。なお、円形状のウエハには、オリエンテーションフラットが形成されているものを含む。
円形状の単結晶半導体ウエハには、シリコンやゲルマニウム等の半導体ウエハ、ガリウムヒ素やインジウムリン等の化合物半導体ウエハ等がある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径４００ｍｍ、直径４５０ｍｍの円形のウエハが知られている。
矩形の単結晶半導体基板１１０は、円形状の単結晶半導体ウエハを切断することで形成することができる。ウエハの切断には、ダイサー或いはワイヤソー等の切断装置を用いればよい。また、レーザ光、プラズマ、電子ビーム等の高エネルギービームを照射することで、単結晶半導体ウエハを切断することができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、矩形状の単結晶半導体基板１１０を作製することができる。
基板固定処理では、複数の単結晶半導体基板１１０が貼り付けられるが、その面方位は、同じでも異なっていてもよい。例えば、単結晶半導体基板１１０に、単結晶シリコン基板のような結晶構造がダイヤモンド構造の単結晶半導体基板を用いる場合は、その主表面の面方位は、（１００）であってもよいし、（１１０）面であってもよいし、（１１１）であってもよい。また、１枚のベース基板１００に貼り付けられる複数の単結晶半導体基板１１０は、導電型（ｎ型、ｉ型またはｐ型）、抵抗値等の電気的特性が同じでも、異なっていてもよい。
次に、図５Ａ〜図５Ｅを参照して、単結晶半導体基板１１０に、バッファ層１０２および損傷領域を作製する方法を説明する。
まず、単結晶半導体基板１１０を洗浄し、清浄にする。次に、単結晶半導体基板１１０に絶縁層１１１と絶縁層１１２の積層膜を形成する（図５Ａ参照）。ここでは、絶縁層１１２をバリア層として形成する。絶縁層１１１と絶縁層１１２の組み合わせには、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜等がある。
酸化窒化シリコン膜は、プロセスガスにＳｉＨ４およびＮ２Ｏを用いてＰＥＣＶＤ法により形成することができる。酸化シリコン膜は、プロセスガスに有機シランガスと酸素を用いて、ＰＥＣＶＤ法により形成することができる。また、単結晶半導体基板１１０が単結晶シリコン基板の場合は、単結晶半導体基板を酸化することで、酸化シリコン膜を形成することができる。窒化酸化シリコン膜は、プロセスガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２を用いてＰＥＣＶＤ法で形成することができる。また、ＰＥＣＶＤ法でプロセスガスにＳｉＨ４、Ｎ２、ＮＨ３およびＨ２を用いることでも、窒化シリコン膜を形成することができる。
なお、有機シランとは、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、またはトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等の化合物である。
例えば、ＰＥＣＶＤ法で、酸化窒化シリコンでなる絶縁層１１１、および、窒化酸化シリコンでなる絶縁層１１２を形成するには、まず、単結晶半導体基板１１０をＰＥＣＶＤ装置のチャンバーに搬入する。そして、絶縁層１１１形成用のプロセスガスとしてＳｉＨ４およびＮ２Ｏをチャンバーに供給し、このプロセスガスのプラズマを生成し、酸化窒化シリコン膜を単結晶半導体基板１１０上に形成する。次に、チャンバーに導入するガスを絶縁層１１２形成用のプロセスガスに変更する。ここでは、ＳｉＨ４、Ｎ２Ｏ、ＮＨ３、およびＨ２を用いる。これらの混合ガスのプラズマを生成して、酸化窒化シリコン膜上に窒化酸化シリコン膜を連続して形成する。また、複数のチャンバーを有するＰＥＣＶＤ装置を用いる場合は、酸化窒化シリコン膜と窒化酸化シリコン膜とを異なるチャンバーで形成することもできる。もちろん、チャンバーに導入するガスを変更することで、絶縁層１１１として酸化シリコン膜を形成することもできるし、絶縁層１１２として窒化シリコン膜を形成することもできる。
このように、絶縁層１１１および絶縁層１１２を連続して成膜することで、スループットが向上する。また、大気に触れさせることなく絶縁層１１１、絶縁層１１２を形成できるので、絶縁層１１１と絶縁層１１２の界面が大気によって汚染されることを防止することができる。
また、絶縁層１１１として、単結晶半導体基板１１０を酸化処理して酸化膜を形成することができる。この酸化処理には、熱酸化処理、酸素ラジカル（Ｏラジカル）または水酸化ラジカル（ＯＨラジカル）を含んだプラズマによるプラズマ処理、オゾン添加水（Ｏ３水）による酸化処理等がある。
熱酸化処理は、ドライ酸化でも良いが、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含んだ雰囲気中で、単結晶半導体基板１１０を酸化することで、ハロゲンを含んだ酸化膜を絶縁層１１１として形成することができる。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２等から選ばれた一種類又は複数種類のガスを用いることができる。例えば、酸素に対しＨＣｌを０．５〜１０体積％（例えば、３体積％）の割合で含む雰囲気中で、９００℃以上１１００℃以下の加熱温度で熱酸化を行うとよい。処理時間は０．１〜６時間とすればよく、０．５〜１時間とすることが好ましい。形成される酸化膜の膜厚は、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）にすることができ、例えば、熱酸化処理で、絶縁層１１１として厚さ１００ｎｍの酸化膜を形成することができる。
次に、イオン１１４を単結晶半導体基板１１０に照射することで、単結晶半導体基板１１０の所定の深さに、結晶構造が損傷された損傷領域１１５を形成する（図５Ｂ参照）。
イオン１１４は、ソースガスを励起して、プラズマ化することで生成される。ソースガスのプラズマから電界の作用によりプラズマに含まれるイオン１１４を引き出し、加速して、単結晶半導体基板１１０に照射する。ソースガスには水素ガス、ハロゲンガス、ヘリウムガス等を用いることができる。
イオンを単結晶半導体基板１１０に導入するには、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、プラズマから特定の質量を有するイオンを引き出すための質量分離装置を備えており、特定の質量を有するイオン１１４だけを単結晶半導体基板１１０に添加することができる。イオンドーピング装置は、質量分離装置を備えているものと、備えていないものがある。質量分離装置を備えていないイオンドーピング装置では、プラズマ中の全てのイオン種が加速されて、処理物に照射される。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、ソースガスを放電させる電極等である。ソースガスを放電させる電極として、フィラメント型の電極や高周波放電用の電極等が用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極、およびこれらの電極に電力を供給するための電源等で構成される。加速機構を構成する電極には多数の開口やスリットが設けられており、イオン源で生成されたイオンは、加速機構の電極に設けられた開口やスリットを通過することで、加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
単結晶半導体基板１１０において、損傷領域１１５が形成される領域の深さは、イオン１１４の加速エネルギーとイオン１１４の入射角度によって調節することができる。加速エネルギーは加速電圧、ドーズ量等により調節できる。イオン１１４の平均侵入深さとほぼ同じ深さの領域に損傷領域１１５が形成される。そのため、イオン１１４を単結晶半導体基板１００に侵入させる深さを調節することで、単結晶半導体基板１１０から分離される単結晶半導体層１１７（図６Ｂ参照）の厚さを制御することができる。
本実施形態では、イオンドーピング装置で、イオン１１４を単結晶半導体基板１１０に添加する。また、イオン１１４を生成するためのソースガスに水素ガス（Ｈ２ガス）を用いることとする。イオンドーピング装置では、水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオン１１４を単結晶半導体基板１１０に照射する。よって、イオン１１４として、Ｈ＋、Ｈ２ ＋、およびＨ３ ＋が照射される。
イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）の総量に対してＨ３ ＋の割合を５０％以上とすることが好ましい。より好ましくは、Ｈ３ ＋の割合を８０％以上とする。質量分離機能を備えないイオンドーピング装置を用いる場合、プラズマ中に生成される複数のイオン種のうち、１つのイオン種の割合を５０％以上とすることが好ましく、８０％以上とすることが好ましい。それは、同じ質量のイオンを照射することで、単結晶半導体基板１１０の同じ深さに集中させてイオンを添加することができるからである。
損傷領域１１５を浅い領域に形成するためには、イオン１１４の加速電圧を低くする必要があるが、プラズマ中のＨ３ ＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、単結晶半導体基板１１０の浅い領域に添加することができる。Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能である。イオンの加速電圧を大きくできれば、イオンの照射処理のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
また、イオン１１４を単結晶半導体基板１１０に添加する工程は、イオン注入装置で行うこともできる。イオン注入装置を用いる場合は、水素ガスを励起して生成されたＨ＋イオンおよびＨ２ ＋イオンを質量分離して、Ｈ＋イオンまたはＨ２ ＋イオンの一方のイオンを加速して、単結晶半導体基板１１０に照射する。
水素イオンを添加する場合は、損傷領域１１５には、１×１０２１ａｔｏｍｓ／ｃｍ３よりも多く水素（Ｈ）を含ませることが好ましい。これは、単結晶半導体基板１１０に局所的に高濃度の水素を添加することで、結晶格子を破壊して、損傷領域１１５を脆い、多孔質構造にするためである。損傷領域１１５の水素濃度は、イオン１１４のドーズ量や加速電圧等で制御することができる。
損傷領域１１５を形成した後、図５Ｃに示すように、絶縁層１１２の上面に絶縁層１１３を形成する。この工程で、絶縁層１１１、１１２および１１３でなる３層構造のバッファ層１０２が形成される。ここでは、バッファ層１０２および損傷領域１１５が形成された単結晶半導体基板１１０を「ドナー基板１５０」と呼ぶこととする。
絶縁層１１３はベース基板１００と接合する接合層である。絶縁層１１３により、平滑で親水性の接合面を単結晶半導体基板１１０の表面に形成するため、絶縁層１１３の平均粗さＲａは、０．７ｎｍ以下が好ましく、０．４ｎｍ以下がより好ましい。また、絶縁層１１３の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜等を、絶縁層１１３として形成することとができる。ＣＶＤ法で形成されるこれらの絶縁膜は、絶縁層１１１、１１２を構成する絶縁膜と同様に形成することができる。なお、絶縁層１１３を形成する工程では、単結晶半導体基板１１０の加熱温度は３５０℃以下とする。これは、損傷領域１１５を形成するために添加したイオンが気体となって、損傷領域１１５から抜けないようにするためである。
例えば、ソースガスにＴＥＯＳとＯ２を用いて、ＰＥＣＶＤ法により、酸化シリコン膜でなる絶縁層１１３を形成するためには、チャンバーに、流量１５ｓｃｃｍでＴＥＯＳを導入し、流量７５０ｓｃｃｍでＯ２を導入する。そして、成膜圧力１００Ｐａ、成膜温度３００℃、ＲＦ出力３００Ｗ、電源周波数１３．５６ＭＨｚでの条件下で、プロセスガスを放電させることで、酸化シリコン膜を形成する。
次に、ドナー基板１５０の周辺部を部分的に除去し、切り欠き部１１６を形成する。切り欠き部１１６が形成されたドナー基板１５０を「ドナー基板１５１」と呼ぶこととする。図５Ｄはドナー基板１５１の断面図であり、図５Ｅはその平面図である。図５Ｅの切断線ｂ１−ｂ２による断面図が図５Ｄである。
切り欠き部１１６は、半導体基板５１において、隣接する単結晶半導体層１０１の間隔をできるだけ狭くするために形成される。切り欠き部１１６の幅Ｗ１１６は例えば１ｍｍ以上３０ｍｍ以下とすることができる。また、損傷領域１１５で単結晶半導体基板１１０を分割することによって、単結晶半導体基板１１０から分割された層がベース基板１００に残るようにするため、切り欠き部１１６は、損傷領域１１５よりも深く形成される。切り欠き部１１６の形成には、エッチング処理、およびレーザ光を照射し被処理物を昇華させるレーザ加工処理等を用いることができる。
以下、図６Ａ〜図６Ｅ、図８〜図１１を参照して、基板固定処理および電磁波照射処理工程を説明する。本実施形態では、基板固定処理および電磁波照射処理工程をそれぞれ２回行うことにより、ベース基板１００に、２５の単結晶半導体層を５行５列の行列状に固定する。
図６Ａは、１回目の基板固定処理を説明する断面図である。図８はその平面図である。図８の切断線ａ１−ａ２による断面図が図６Ａである。なお、説明の都合、１回目の基板固定処理で、ベース基板１００に固定されるドナー基板１５１に参照符号「１５１−１」を付し、２回目で固定されるドナー基板１５１に参照符号「１５１−２」を付している。
図６Ａに示すように、ドナー基板１５１−１表面（バッファ層１０２表面）とベース基板１００表面を密着させる。ベース基板１００表面とバッファ層１０２表面との接合の結合力は、接合が形成される初期段階においてファン・デル・ワールス力が作用し、バッファ層１０２表面とベース基板１００表面に圧力を加えると、互いの表面の密接部分に共有結合が形成され、より強固な結合力をもつ接合が形成される。
例えば、単結晶半導体基板１１０側から、ドナー基板１５１−１の一部に圧力を加えると、圧力をかけた部分からバッファ層１０２とベース基板１００が接合しはじめ、接合部分がバッファ層１０２の全面におよぶ。その結果、ベース基板１００にドナー基板１５１−１が固定される。この基板固定処理工程は、加熱処理を伴わず、常温（室温）で行うことができるため、ベース基板１００に、ガラス基板のように耐熱温度が７００℃以下の低耐熱性の基板を用いることが可能である。
１回目の基板固定処理では、図８に示すように、１３枚のドナー基板１５１−１を同じ行および同じ列で隣り合わないように配置する。これは、ドナー基板１５１−１の隣に２回目以降の基板固定処理でドナー基板１５１−２を固定できる空間を残すためである。点線で示す領域１２１は、２回目の基板固定処理でドナー基板１５１−２が固定される領域である。本実施形態では、２回の基板固定処理および電磁波照射処理で、２５の単結晶半導体層をベース基板１００に固定するため、図８に示すように、ドナー基板１５１−１は、１行ごとに、互い違いに並べている。
単結晶半導体基板１１０の角部を面取りしているため（図４参照）、２枚のドナー基板１５１−１の角部が隣り合う部分１２２（点線で囲まれた部分１２２）において、２枚のドナー基板１５１−１の角部を近接することができる。このようにすることで、半導体基板５１において隣り合う単結晶半導体層１０１の間隔を小さくすることができる。
次に、１回目の電磁波照射処理を行う。この処理は、ドナー基板１５１−１を損傷領域１１５で分割するため処理である。図６Ｂは１回目の電磁波照射処理を説明する断面図であり、図９はその平面図である。図９の切断線ｂ１−ｂ２による断面図が図６Ｂである。
図６Ｂに示すように、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波１２３をドナー基板１５１−１に照射すると、電磁波１２３の電場の作用により半導体基板１１０が発熱する。半導体基板１１０の温度上昇により、損傷領域１１５に形成されている微小な孔には、損傷領域１１５の形成で添加した元素または分子が凝集し、内部の圧力が上昇する。圧力の上昇により、損傷領域１１５の微小な孔に体積変化が起こり、損傷領域１１５に亀裂が生じ、損傷領域１１５沿って単結晶半導体基板１１０が劈開される。バッファ層１０２はベース基板１００に接合しているので、ベース基板１００上には、ドナー基板１５１−１（単結晶半導体基板１１０）から分離された単結晶半導体層１１７が固定される。なお、単結晶半導体基板１２４は、単結晶半導体層１１７が分離された単結晶半導体基板１１０に対応する。
この電磁波照射処理は、マイクロ波加熱装置、およびミリ波加熱装置を用いて行うことができる。マイクロ波加熱装置は、マイクロ波の輻射によって処理物を加熱する装置であり、ミリ波加熱装置は、ミリ波の輻射によって処理物を加熱する装置である。また電磁波１２３の照射時間は５分以下と短時間であり、１分以上３分以下とすることができる。
１回目の電磁波照射処理が完了したら、２回目の基板固定処理を行う。図６Ｃは、２回目の基板固定処理を説明する断面図である。図１０はその平面図である。図１０の切断線ｃ１−ｃ２による断面図が図６Ｃである。２回目の基板固定処理では、ベース基板１００の領域１２１に、ドナー基板１５１−２を固定する。２回目の基板固定処理も１回目と同様に行い、ドナー基板１５１−２の表面（バッファ層１０２の表面）とベース基板１００の表面を接合させる。
１点鎖線で囲んだ部分１２５に示すように、ドナー基板１５１−２に切り欠き部１１６が形成されていることにより、ドナー基板１５１−２の周囲が単結晶半導体層１１７に重なるように、ドナー基板１５１−２をベース基板１００に固定することができる。その結果として、ドナー基板１５１−１から分割された単結晶半導体層１１７に対して、ドナー基板１５１−２から分割される単結晶半導体層１１７を近接させることができる。
なお、最初の基板固定処理に用いるドナー基板１５１−１には、切り欠き部１１６を形成していないドナー基板１５０でもよい。２回目以降の基板固定処理では、切り欠き部１１６が形成されたドナー基板１５１を用いることが好ましい。それは、２回目以降の基板固定処理では、単結晶半導体層１１７に隣り合うようにドナー基板１５１を固定する場合があるため、切り欠き部１１６を形成したドナー基板１５１を用いることで、２つの単結晶半導体層１１７の間隔をより狭めることができるからである。
２回目の基板固定処理が完了したら、２回目の電磁波照射処理を行う。図６Ｄは、２回目の電磁波照射処理を説明する断面図である。２回目の電磁波照射処理も、１回目と同様に行い、ドナー基板１５１−２に電磁波１２３を照射し、単結晶半導体基板１１０を損傷領域１１５で分割する。
基板固定処理と電磁波照射処理を２回繰り返すことで、図６Ｅおよび図１１に示すように、バッファ層１０２を介して、５行５列の行列状に２５の単結晶半導体層１１７がベース基板１００に固定された半導体基板１５３が形成される。図１１は半導体基板１５３の平面図である。図１１の切断線ｅ１−ｅ２による断面図が図６Ｅである。
本実施形態では、次に、半導体基板１５３の単結晶半導体層１１７に対して、レーザ光を照射するレーザ照射処理を行う。図７はレーザ照射処理を説明する断面図である。
損傷領域１１５の形成、ドナー基板１５１の分割等の処理によって、単結晶半導体層１１７は、元々の単結晶半導体基板１１０よりも結晶性が損なわれてしまう。例えば、加工前の単結晶半導体基板１１０には無かった転位等の結晶欠陥や、ダングリングボンドのようなミクロな結晶欠陥が単結晶半導体層１１７に形成される。また、単結晶半導体層１１７の表面は単結晶半導体基板１１０からの分離面であるので、その平坦性も損なわれている。そこで、本実施形態では、単結晶半導体層１１７の結晶性を回復させるために、単結晶半導体層１１７を溶融させ、再結晶化させる。この再結晶化のために単結晶半導体層１１７にレーザ光を照射する。また、単結晶半導体層１１７の表面を平坦化するために、レーザ光を照射し、単結晶半導体層１１７を溶融させる。
図７に示すように、レーザ光１１９を単結晶半導体層１１７に対して走査しながら、レーザ光１１９を単結晶半導体層１１７の分離面の全面に照射する。レーザ光１１９の走査は、例えば、レーザ光１１９を移動せずに、単結晶半導体層１１７が固定されたベース基板１００を移動する。矢印１２６は、ベース基板１００の移動方向を示す。
レーザ光１１９を照射すると、単結晶半導体層１１７がレーザ光１１９を吸収し、レーザ光１１９が照射された部分が温度上昇する。その部分の温度が融点以上の温度になると、溶融する。レーザ光１１９が照射されなくなると、単結晶半導体層１１７の溶融部分の温度は下がり、やがて、溶融部分は凝固し、再結晶化する。レーザ光１１９を走査することで単結晶半導体層１１７全面にレーザ光１１９を照射して、再単結晶化された単結晶半導体層１０１を形成することができる。
レーザ光１１９の照射によって、単結晶半導体層１０１は、単結晶半導体層１１７よりも結晶性が向上される。これは単結晶半導体層１１７を溶融させることで、単結晶半導体層中のダングリングボンドや、単結晶半導体層とバッファ層界面に存在する欠陥のようなミクロの欠陥等を修復することができるからである。なお、単結晶半導体層１０１、１１７の結晶性は、電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）の測定、Ｘ線回折像の測定、光学顕微鏡および電子顕微鏡による観察、ならびにラマン分光スペクトルの測定等により評価することができる。
レーザ光１１９の照射によって、単結晶半導体層１１７のレーザ光１１９が照射されている領域を、部分溶融または完全溶融させる。なお、単結晶半導体層１１７が完全溶融状態であるとは、表面から下面までの層全体が溶融されていることをいう。半導体基板１５３では、完全溶融状態とは、単結晶半導体層１１７の上面からバッファ層１０２との界面まで溶融され、液体状態になっていることをいう。他方、単結晶半導体層１１７を部分溶融させるとは、溶融されている深さがバッファ層１０２との界面（単結晶半導体層１１７の厚さ）よりも浅くなるように、単結晶半導体層１１７を溶融させることである。つまり、単結晶半導体層１１７が部分溶融状態であるとは、上層は溶融して液相となり、下層は溶けずに、固相の単結晶半導体のままである状態をいう。
単結晶半導体層１１７において、レーザ光１１９の照射により溶融された部分は、凝固することで再結晶化するが、この部分は、固相のまま残った単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板１１０に用いた場合、単結晶半導体層１１７の主表面の面方位は、（１００）であり、レーザ照射処理によって溶融し、再結晶化された単結晶半導体層１０１の主表面の面方位は（１００）になる。
レーザ光１１９の照射よって、単結晶半導体層１１７を部分溶融または完全溶融させることで、表面が平坦な単結晶半導体層１０１を形成することができる。これは、単結晶半導体層１１７の溶融された部分は液体であるため、表面張力の作用によって、その表面積が最小になるように変形するからである。つまり、液体部分は凹部、および凸部が無くなるように変形し、この液体部分が凝固し、再結晶化するため、表面が平坦化された単結晶半導体層１０１を形成することができる。単結晶半導体層１０１の表面を平坦化することで、単結晶半導体層１０１上に形成されるゲート絶縁膜の膜厚を５ｎｍ乃至５０ｎｍ程度まで薄くすることが可能である。よって、ゲート電圧を抑え、なおかつ、高いオン電流のトランジスタを形成することができる。
レーザ光１１９を照射するときに、単結晶半導体層１１７を加熱せずに、その温度を室温のままとしてもよいし、単結晶半導体層１１７を加熱してもよい。加熱温度は、ベース基板１００の歪み点以下の温度であり、２００℃以上６５０℃以下とすることができる。レーザ光１１９の照射時に単結晶半導体層１１７を加熱することで、単結晶半導体層１１７の溶融に必要なレーザ光１１９のエネルギーを低下することができる。エネルギーが低くなると、レーザ光１１９のビーム形状の幅（走査方向の長さ）を長くできるため、走査速度を速くすることができ、１枚の半導体基板１５３を処理するタクトタイムを短くすることができる。
レーザ発振器には、発振の仕方により、パルス発振、連続発振レーザ、疑似連続発振レーザパルスに分けることができる。単結晶半導体層１１７を溶融し、再単結晶化させるには、パルス発振レーザを用いることが推奨される。パルス発振レーザを用いる場合は、レーザ光が１パルス（１ショット）照射されると、次のパルスが照射されるまでに、パルスが照射された領域は、溶融し、凝固して再結晶化する。つまり、１つのパルスが照射されて溶融された領域は、次のパルスを照射が照射される時には再結晶化し、固相状態に戻っている。したがって、パルス発振レーザから発振されたレーザ光によって溶融された領域が凝固するときは、溶融されていない単結晶から結晶成長し、単結晶構造となることが、最も安定な状態となる。
他方、連続発振レーザはレーザ光を常時照射するので、レーザ光の走査によって、溶融領域（液相領域）と固相領域の界面がその方向に移動する。そのため、溶融された部分が凝固するときに、結晶成長が均一になりにくく、結晶軸の方向が揃わず、粒界ができやすくなる。このことは、疑似連続発振レーザ発振器も同様である。
パルス発振レーザには、繰り返し周波数が１０ＭＨｚ未満、好ましくは１０ｋＨｚ以下のレーザを用いることができる。繰り返し周波数を１０ＭＨｚ未満とすることで、レーザ光の１ショット毎に、次のショットが照射される前に照射領域を溶融、凝固させることができる。また、パルス発振レーザから照射されるレーザ光のパルス幅は１０ｎ秒以上５００ｎ秒以下とすることができる。
レーザ照射処理に用いるパルス発振レーザには、例えば、ＸｅＣｌレーザ、ＫｒＦレーザ等のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ等の気体レーザがある。また、固体レーザも用いることができ、例えば、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、Ｙ２Ｏ３レーザ等がある。レーザ光としては、これらレーザ発振器の基本波、高調波（第２高調波、第３高調波、第４高調波等）を用いることができる。これらの固体レーザには、同じレーザ媒質を用いても、発振の仕方が連続発振、または疑似連続となる発振器もある。
また、レーザ光１１９を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザ光１１９の波長は、単結晶半導体層１１７に吸収される波長とする。その波長は、レーザ光１１９の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）等を考慮して決定することができる。例えば、波長は２５０ｎｍ以上１μｍ以下とすることができ、３００ｎｍ以上７００ｎｍ以下が好ましい。
レーザ光１１９のエネルギーは、レーザ光１１９の波長、レーザ光１１９の表皮深さ、単結晶半導体層１１７厚さ等を考慮して決定することができる。例えば、波長３００ｎｍ以上４００ｎｍ以下のパルス発振レーザを用いた場合、レーザ光１１９のエネルギー密度は、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすることができる。
レーザ光１１９の照射の雰囲気は、雰囲気を制御しない大気雰囲気でも、不活性気体雰囲気のいずれでもよい。大気雰囲気および不活性気体雰囲気共に、単結晶半導体層１１７の結晶性の回復および平坦化の効果を得ることができる。また、大気雰囲気よりも不活性気体雰囲気が好ましい。それは、窒素等の不活性気体雰囲気のほうが、大気雰囲気よりも単結晶半導体層１１７の平坦性を向上させる効果が高いからである。また、不活性気体雰囲気のほうが大気雰囲気よりも、裂け目のような変形や層の変質が発生することが抑えられ、結晶欠陥の減少および平坦化を実現するためのレーザ光１１９の使用可能なエネルギー範囲が広くなるという利点もある。
不活性気体雰囲気中でレーザ光１１９を照射するには、気密性のあるチャンバー内でレーザ光１１９を照射すればよい。このチャンバー内に不活性気体を供給することで、不活性気体雰囲気中で、レーザ光１１９を照射することができる。チャンバーを用いない場合は、単結晶半導体層１１７におけるレーザ光１１９の照射面に不活性気体を吹き付けながら、その照射面にレーザ光１１９を照射することで、不活性気体雰囲気でのレーザ光１１９の照射を実現することができる。
不活性気体とは、レーザ光の照射によって、単結晶半導体層の表面と反応して酸化膜を形成しない分子または原子の気体である。例えば、不活性気体には、窒素ガス（Ｎ２ガス）、アルゴンやキセノン等の希ガス等がある。また、不活性気体の酸素濃度は３０ｐｐｍ以下であることが好ましく、１０ｐｐｍ以下がより好ましい。
また、レーザ照射処理を気密性のあるチャンバー内でおこなう場合は、チャンバー内を減圧し、真空状態とすることで、不活性気体雰囲気でレーザ照射処理を行うのと同様の効果を得ることができる。チャンバー内の圧力は１２Ｐａ以下が好ましく、４Ｐａ以下がより好ましい。
また、レーザ光１１９を光学系を通過させて、照射面でのレーザ光１１９のビーム形状を線状または矩形状にする。このことにより、スループット良くレーザ光１１９の照射を行うことができる。
レーザ光１１９を単結晶半導体層１１７に照射する前に、単結晶半導体層１１７の表面に形成されている自然酸化膜等の酸化膜を除去する処理を行ってもよい。それは、単結晶半導体層１１７表面に酸化膜が存在する状態で、レーザ光１１９を照射しても、平坦化の効果が十分に得られない場合があるからである。酸化膜の除去処理は、フッ酸で単結晶半導体層１１７を処理することで行うことができる。フッ酸による処理は、単結晶半導体層１１７の表面が撥水性を示すまで行うことが望ましい。撥水性があることで、単結晶半導体層１１７から酸化膜が除去されたことが確認できる。
図７のレーザ光１１９の照射処理は、次のように行うことができる。まず、単結晶半導体層１１７を１／１００に希釈されたフッ酸で１１０秒間処理して、表面の酸化膜を除去する。次に、単結晶半導体層１１７が貼り付けられたベース基板１００（半導体基板１５３）をレーザ照射装置のステージ上に配置する。単結晶半導体層１１７を加熱する場合は、ステージに設けられた抵抗加熱装置等の加熱手段により、単結晶半導体層１１７を２００℃以上６５０℃以下の温度に加熱する。例えば、加熱温度を５００℃とする。
レーザ光１１９のレーザ発振器として、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２５ｎ秒、繰り返し周波数６０Ｈｚ）を用いる。光学系により、レーザ光１１９の断面を線状に整形する。レーザ光１１９を単結晶半導体層１１７に対して走査しながら、レーザ光１１９を単結晶半導体層１１７に照射する。レーザ光１１９の走査は、レーザ照射装置のステージを移動することで行うことができ、ステージの移動速度がレーザ光の走査速度に対応する。レーザ光１１９の走査速度を調節して、単結晶半導体層１１７の同じ領域にレーザ光１１９が１以上２０ショット以下照射されるようにする。レーザ光１１９のショット数は１以上１１以下が好ましい。ショット数が小さいほど、レーザ照射処理のタクトタイムを短縮できる。
単結晶半導体層１１７にレーザ光１１９を照射する前に、単結晶半導体層１１７をエッチングしてもよい。このエッチングにより、単結晶半導体層１１７の分離面に残っている損傷領域１１５を除去することができる。損傷領域１１５を除去することで、レーザ光１１９の照射による表面の平坦および結晶性の回復の効果を高めることができる。
このエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化シリコンおよび四塩化炭素等の塩化物ガス、塩素ガス、弗化硫黄および弗化窒素等の弗化物ガス、ならびに酸素ガス等を用いることができる。ウエットエッチング法では、エッチング液に水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
このエッチングを行う場合も、単結晶半導体層１１７にレーザ光１１９を照射する前に、エッチング処理された単結晶半導体層１１７表面に形成されている自然酸化膜等の酸化膜を除去する処理を行うとよい。酸化膜の除去処理は、フッ酸で単結晶半導体層１１７を処理することで行うことができる。
半導体基板１５３に対してレーザ照射処理を行うことで、半導体基板５１が完成する（図３Ａおよび図３Ｂ参照）。
なお、レーザ光１１９を照射した後、単結晶半導体層１０１を溶融させない温度で加熱する加熱処理を行うこともできる。この加熱処理には、拡散炉、抵抗加熱炉等の加熱炉、ＲＴＡ装置等を用いることができる。単結晶半導体層１０１の欠陥を修復するため、単結晶半導体層１０１の加熱温度は４００℃以上とするが、単結晶半導体層１０１を溶融させない温度であり、かつベース基板１００の歪み点以下の温度とする。この加熱温度は５００℃以上が好ましく、例えば、加熱温度は５００℃以上７００℃以下とすることができ、５５０℃以上に単結晶半導体層１０１を加熱することがより好ましい。
加熱処理の雰囲気は不活性気体雰囲気とすることができる。不活性気体とは、この加熱処理において単結晶半導体層の表面と反応して酸化膜を形成しない分子または原子の気体である。例えば、不活性気体には、窒素ガス（Ｎ２ガス）、アルゴンやキセノン等の希ガス等がある。また、不活性気体雰囲気中の酸素濃度は３０ｐｐｍ以下であることが好ましく、１０ｐｐｍ以下がより好ましい。また、加熱処理の雰囲気を減圧状態（真空状態）にすることで、単結晶半導体層表面の酸化を防止することができる。圧力は１×１０−３Ｐａ以上５×１０−３Ｐａ以下が好ましい。
この加熱処理を加熱炉によって行う場合、例えば、雰囲気を窒素ガス雰囲気とする。そして、単結晶半導体層１０１を処理温度５００℃で１時間加熱した後、加熱温度を５５０℃以上６５０℃以下に上昇させ、この温度で４時間加熱する。あるいは、処理温度５００℃で単結晶半導体層１０１を１時間加熱した後、加熱温度を６００℃に上昇させ、６００℃の温度で４時間加熱する。ＲＴＡ装置で行う場合は、雰囲気を窒素ガス雰囲気とし、処理温度６００℃以上７００℃以下、処理時間０．５分以上３０分以下の加熱処理を行う。
レーザ照射処理後の加熱処理の効果の１つは、単結晶半導体層１０１のライフタイムの向上である。ライフタイムが長いほど、半導体中の欠陥、不純物が少ない。よってライフタイムが長い単結晶半導体層１０１により、優れた電気特性を有し、かつ高信頼性のトランジスタを作製することができる。
レーザ光１１９を照射した後、単結晶半導体層１０１をエッチングして、薄膜化してもよい。単結晶半導体層１０１の厚さは、単結晶半導体層１０１から形成される素子の特性に合わせて決めることができ、例えば、その厚さは７０ｎｍ以下５ｎｍ以上とすればよい。この薄膜化工程は、加熱処理の前に行うことが好ましい。それは、薄膜化工程のエッチングによる単結晶半導体層１０１の損傷を加熱処理によって、回復することができるからである。
単結晶半導体層１０１を薄膜化するためのエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化シリコンおよび四塩化炭素等の塩化物ガス、塩素ガス、弗化硫黄および弗化窒素等の弗化物ガス、ならびに酸素ガス等を用いることができる。ウエットエッチング法では、エッチング液にＴＭＡＨ溶液を用いることができる。
本発明の作製方法では、基板固定処理、電磁波照射処理およびレーザ照射処理（図６Ａ〜図６Ｅ、図７参照）をプロセス温度７００℃以下で行うことができるため、ベース基板１００に歪み温度が７００℃以下のガラス基板を用いることが可能である。
また、単結晶半導体基板１１０を分割するための処理を、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波１２３を照射することで行うので、ベース基板１００の温度上昇を４００℃以下に抑えることができる。したがって、単結晶半導体基板１１０を分割する処理で、ガラス基板のシュリンクを抑えることが可能になる。このことにより、複数回の単結晶半導体基板の固定処理および分割処理を行って、ベース基板１００にガラス基板のようなシュリンクしやすい基板に、複数の単結晶半導体層１０１を固定することが可能になる。さらに、シュリンクしやすい基板に複数の単結晶半導体層を位置精度よく固定することが可能になる。
また、本発明では、電磁波照射処理で、ベース基板１００および単結晶半導体基板１１０の温度上昇を４００℃以下に抑えることができるため、単結晶半導体基板１１０の分割処理で、ベース基板１００との熱膨張の差で単結晶半導体基板１１０が割れてしまうことを防ぐことができる。よって、単結晶半導体基板１１０（具体的には、単結晶シリコン基板）と熱膨張係数が大きく異なる（５倍以上の差異）石英基板のような異種材料の基板をベース基板１００に用いることができる。
なお、本実施形態の半導体基板の作製方法は、他の実施形態の半導体基板の作製方法、および他の実施形態の半導体装置の作製方法と組み合わせることができる。
（実施形態３）
本実施形態では、半導体基板の作製方法について説明する。図１２は、本実施形態の半導体基板の作製方法のフローチャートである。図１２のフローを用いて、図１Ａ〜図１Ｃに示す半導体基板１１〜１３を製造することができる。
図１２において、ステップＳ１１〜ステップＳ１５は、図２のステップＳ１〜Ｓ５と同様である。ベース基板の準備を行い（ステップＳ１１）、ベース基板に固定する複数の単結晶半導体基板の準備を行う（ステップＳ１２）。本実施形態のステップＳ１２では、単結晶半導体基板に水素イオンを添加することで損傷領域を形成する。次に、ステップＳ１１で準備したベース基板とステップＳ１２で準備した１枚または２枚以上の単結晶半導体基板とを貼り合わせる基板固定処理を行う（ステップＳ１３）。
次に、基板固定処理で、ベース基板に貼り付けられた１枚または複数の単結晶半導体基板に、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射し、当該単結晶半導体基板を損傷領域で分割させる（ステップＳ１４）。この電磁波照射処理により、ベース基板に、１または複数の単結晶半導体層が固定される。所定の数の単結晶半導体層がベース基板に固定されるまで、ステップＳ１３とステップＳ１４を繰り返す（ステップＳ１５）。
必要な数の単結晶半導体層がベース基板固定されたら、レーザ照射処理を行う前に、加熱処理を行う（ステップＳ１６）。この加熱処理では、４１０℃以上、かつ溶融させない温度で、単結晶半導体層を加熱する。
ステップＳ１２では、損傷領域の形成のため単結晶半導体基板に水素を添加しているので、ベース基板に固定された複数の単結晶半導体層は水素を含む。そこで、ステップＳ１６の目的の１つは、４１０℃以上で加熱することで、単結晶半導体層から水素ガスを放出させて、その水素濃度を減少させることである。また、この加熱処理によって、基板固定処理で形成された接合部の結合力を増加させることができる。加熱処理の温度は、５００℃以上が好ましく、５５０℃以上がより好ましい。
次に、ベース基板に貼り付けられた複数の単結晶半導体層にレーザ光を照射する（ステップＳ１７）。このレーザ照射処理は、ベース基板に貼り付けられた単結晶半導体層の結晶性の回復、およびその表面の平坦化のための処理である。
水素を単結晶半導体基板に添加して損傷領域を形成すると、単結晶半導体基板から分離された単結晶半導体層も水素を多く含むことになる。レーザ光を単結晶半導体層に照射することで、単結晶半導体層から水素が噴出すると、結晶性の回復、平坦化を実現できなくなる。水素濃度が１×１０２１ａｔｏｍｉｃ／ｃｍ３よりも高いと、結晶性の回復、平坦化を実現できるように、レーザ光のエネルギー密度を制御することが困難になる。
そこで、レーザ照射処理の前に、４１０℃以上の加熱処理を行い、単結晶半導体層の水素濃度を低下させておくことで、レーザ光の照射によって単結晶半導体層から水素ガスが噴出することが防止できる。このことにより、結晶性の回復および平坦化に必要なレーザ光の照射エネルギーの制御が容易になる。つまり、予め加熱処理を行うことで、レーザ照射処理で使用可能な照射エネルギーの範囲が広くなり、結晶性の回復および平坦化をレーザ光の照射で再現性良く行うことが可能になる。レーザ照射処理の効果の再現性を確保するため、ステップＳ１６の加熱処理によって、単結晶半導体層の水素濃度を１×１０２１ａｔｏｍｉｃ／ｃｍ３以下とすることが好ましく、７×１０２０ａｔｏｍｉｃ／ｃｍ３以下とすることがより好ましい。
ステップＳ１１〜ステップＳ１７を行うことで、結晶性および平坦性が良好な複数の単結晶半導体層がベース基板に固定された半導体基板を作製することができる。
次に、図１３Ａ〜図１３Ｃを参照して、図１２の各処理を具体的に説明する。本実施形態では、半導体基板の作製方法の一例として、図３Ａおよび図３Ｂに図示する半導体基板５１の作製方法を説明する。
まず、実施形態２で説明した半導体基板５１の作製方法に従って、ステップＳ１１〜ステップＳ１５を行い、半導体基板１５３を形成する（図５Ａ〜図６Ｅ、図８〜図１１参照）。図１３Ａに半導体基板１５３の断面図を示す。
次に、加熱処理を行い、単結晶半導体層１１７の水素濃度を減らす。図１３Ｂは加熱処理を説明する断面図である。図１３Ｂにおいて、矢印は単結晶半導体層１１７から水素ガス１２８が気相中に放出されることを概念的に示している。加熱処理により水素濃度が低下した単結晶半導体層１１７を「単結晶半導体層１１８」と呼び、加熱処理後の半導体基板１５３を「半導体基板１５４」と呼ぶこととする。
この加熱処理には、拡散炉、抵抗加熱炉等の加熱炉、ＲＴＡ装置等を用いることができる。単結晶半導体層１１７を４１０℃以上に加熱する。加熱処理の温度は、５００℃以上が好ましく、５５０℃以上がより好ましい。また、加熱処理後の単結晶半導体層１１８の水素濃度を１×１０２１ａｔｏｍｉｃ／ｃｍ３以下にすることが好ましい。この加熱処理を加熱炉によって行う場合、例えば、半導体基板１５３を処理温度５００℃で１時間加熱した後、加熱温度を５５０℃に上昇させ、５５０℃で４時間加熱すればよい。また、この加熱処理は、単結晶半導体層１１７の水素濃度を減少させるという目的ではなく、基板固定処理で形成された接合部分の結合力を向上させる目的で行うことができる。
次に、半導体基板１５４の単結晶半導体層１１８にレーザ光１１９を照射する。図１３Ｃはレーザ照射処理を説明する断面図である。本実施形態のレーザ照射処理は、図７のレーザ照射処理と同様に行うことができる。レーザ光１１９を単結晶半導体層１１８に照射し、溶融させることで、再単結晶化された単結晶半導体層１０１が形成される。以上で、半導体基板５１が完成する（図３Ａおよび図３Ｂ参照）。
なお、本実施形態の半導体基板の作製方法は、他の実施形態の半導体基板の作製方法、および他の実施形態の半導体装置の作製方法と組み合わせることができる。
（実施形態４）
本実施形態では、半導体基板の作製方法の一例として、図１Ｂの半導体基板１２と同様の積層構造を有する半導体基板の作製方法について説明する。
図１４Ａは、本実施形態の方法で作製される半導体基板５２の断面図であり、図１４Ｂはその平面図である。図１４Ｂの切断線ａ１−ａ２による断面図が図１４Ａである。
半導体基板１２と同様、半導体基板５２は、ベース基板１００上にバッファ層１０２およびバッファ層１０３を介して複数の単結晶半導体層１０１が設けられている。２５の単結晶半導体層１０１は５行５列の行列状に配置されている。半導体基板５２では、バッファ層１０２とバッファ層１０３が接合することで各単結晶半導体層１０１がベース基板１００に固定されている。バッファ層１０２は単結晶半導体基板（単結晶半導体層１０１）に形成される層である。本実施形態では、バッファ層１０２を絶縁層１３１でなる単層構造とする。他方、バッファ層１０３はベース基板１００表面に形成される層である。本実施形態では、バッファ層１０３を、絶縁層１３２および絶縁層１３３でなる２層構造とする。
以下、図１５および図１６Ａ〜図１６Ｅを参照して、半導体基板５２の作製方法を説明する。
バッファ層１０３が表面に形成されたベース基板１００を用意する。図１５は、バッファ層１０３付きベース基板１００の断面図である。本実施形態では、絶縁層１３２および絶縁層１３３でなる積層膜をバッファ層１０３として形成する。絶縁層１３２と絶縁層１３３との組み合わせには、窒化シリコン膜と酸化シリコン膜、窒化シリコン膜と酸化窒化シリコン膜、窒化酸化シリコン膜と酸化シリコン膜、窒化酸化シリコン膜と酸化窒化シリコン膜等がある。これらの膜の形成は、実施形態２のバッファ層１０２の形成と同様に行うことができる。
例えば、ＰＥＣＶＤ法で、窒化酸化シリコンでなる絶縁層１３２、酸化窒化シリコンでなる絶縁層１３３を形成する場合、ベース基板１００をＰＥＣＶＤ装置のチャンバーに搬入する。そして、絶縁層１３２形成用のプロセスガスとしてＳｉＨ４、Ｎ２Ｏ、ＮＨ３、およびＨ２をチャンバーに供給し、このプロセスガスのプラズマを生成し、窒化酸化シリコン膜をベース基板１００上に形成する。次に、チャンバーに導入するガスを絶縁層１３３形成用のプロセスガスに変更する。ここでは、ＳｉＨ４およびＮ２Ｏを用いる。これらの混合ガスのプラズマを生成して、窒化酸化シリコン膜上に酸化窒化シリコン膜を連続して形成する。また、複数のチャンバーを有するＰＥＣＶＤ装置を用いる場合は、窒化酸化シリコン膜と酸化窒化シリコン膜と異なるチャンバーで形成することもできる。もちろん、チャンバーに導入するガスを変更することで、絶縁層１３２として窒化シリコン膜を形成することもできるし、絶縁層１３３として酸化シリコン膜を形成することもできる。
上記のように絶縁層１３２と絶縁層１３３を連続して形成することで、スループット良く、ベース基板１００表面にバッファ層１０３を形成することができる。また、大気に触れさせることなく絶縁層１３２と絶縁層１３３を形成できるので、絶縁層１３２と絶縁層１３３の界面が大気によって汚染されることを防止することができる。
次に、図１６Ａ〜図１６Ｅを参照して、バッファ層１０２および損傷領域１１５が形成された単結晶半導体基板１１０を準備する方法を説明する。
まず、単結晶半導体基板１１０を洗浄し、清浄にする。そして、図１６Ａに示すように、単結晶半導体基板１１０表面に保護膜１３５を形成する。イオン照射処理で、単結晶半導体基板１１０が金属等の不純物に汚染されることを防止する、照射されるイオンの衝撃で単結晶半導体基板１１０の表面が損傷することを防止する等の目的のために、保護膜１３５を形成する。この保護膜１３５は、ＣＶＤ法等により、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等の絶縁材料を堆積することで形成できる。また、単結晶半導体基板１１０を酸化するまたは窒化することで、保護膜１３５を形成することができる。例えば、単結晶半導体基板１１０を酸化して、酸化膜でなる保護膜１３５を形成するには、熱酸化処理（ドライ酸化処理、水蒸気酸化処理）や、オゾン添加水による酸化処理で形成することができる。ドライ酸化処理の場合、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２等から選ばれた一種類又は複数種類のガスを用いることができる。
次に、図１６Ｂに示すように、保護膜１３５を介して、イオン１１４を単結晶半導体基板１１０に照射して、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１５を形成する。この工程は、実施形態２の損傷領域１１５の形成工程（図５Ｂ参照）と同様に行うことができる。
損傷領域１１５を形成した後、保護膜１３５を除去する。次に、図１６Ｃに示すように、単結晶半導体基板１１０上面にバッファ層１０２を構成する絶縁層１３１を形成する。バッファ層１０２および損傷領域１１５が形成された単結晶半導体基板１１０を「ドナー基板１６０」と呼ぶこととする。
絶縁層１３１は、実施形態２の絶縁層１１３と同様に形成することができる。また、絶縁層１３１は、実施形態２の絶縁層１１１のように、単結晶半導体基板１１０を酸化処理して形成することもできる。なお、酸化処理のプロセス温度は、損傷領域１１５の形成のために添加した元素または分子が単結晶半導体基板１１０から離脱しない温度とし、その加熱温度は３５０℃以下が好ましい。このような低温の酸化処理には、オゾン添加水による酸化処理、プラズマ処理または高密度プラズマ処理による酸化処理等を用いることができる。
次に、ドナー基板１６０の周辺部を部分的に除去し、切り欠き部１１６を形成する。切り欠き部１１６が形成されたドナー基板１６０を「ドナー基板１６１」と呼ぶこととする。切り欠き部１１６の形成は実施形態２と同様に行うことができる。図１６Ｄはドナー基板１６１の断面図であり、図１６Ｅはその平面図である。図１６Ｅの切断線ｂ１−ｂ２による断面図が図１６Ｄである。
以上で、バッファ層１０３付きベース基板１００、およびドナー基板１６１が準備される。以降の工程は、実施形態２または実施形態３と同様に行うことで半導体基板５２が完成する（図１４Ａおよび図１４Ｂ参照）。
なお、本実施形態の半導体基板の作製方法は、他の実施形態に示す半導体基板の作製方法、および半導体装置の作製方法と組み合わせることができる。例えば、実施形態２のドナー基板１５１の代わりにドナー基板１６１を用いることで、単層構造のバッファ層１０２を有する半導体基板５１を作製することができる。逆に、本実施形態において、ドナー基板１６１の代わりにドナー基板１５１を用いることで、３層構造のバッファ層１０２を有する半導体基板５２を作製することができる。
（実施形態５）
本実施形態では、半導体基板の作製方法の一例として、図１Ｃの半導体基板１３と同様の積層構造を有する半導体基板の作製方法について説明する。
図１７Ａは、本実施形態の方法で作製される半導体基板５３の断面図であり、図１７Ｂは平面図である。図１７Ｂの切断線ａ１−ａ２による断面図が図１７Ａである。半導体基板１３と同様、半導体基板５３は、ベース基板１００上にバッファ層１０３を介して複数の単結晶半導体層１０１が設けられている。半導体基板５３では、単結晶半導体層１０１とバッファ層１０３が接合することで各単結晶半導体層１０１がベース基板１００に固定されている。バッファ層１０３はベース基板１００に形成される層である。本実施形態では、バッファ層１０３は絶縁層１３２および絶縁層１３３でなる２層構造である。２５の単結晶半導体層１０１は５行５列の行列状に配置されている。以下、半導体基板５３の作製方法を説明する。
まず、バッファ層１０３が形成されたベース基板１００と、損傷領域１１５が形成された複数の単結晶半導体基板１１０を準備する。実施形態３と同様に、ベース基板１００にバッファ層１０３を形成し、バッファ層１０３付きのベース基板１００を準備する（図１５参照）。
次に、図１８Ａ〜図１８Ｅを参照して、損傷領域１１５が形成された単結晶半導体基板１１０を準備する方法を説明する。この準備工程は、実施形態４のドナー基板１６１の作製工程を準用する。まず、単結晶半導体基板１１０を洗浄し、清浄にする。そして、図１８Ａに示すように、単結晶半導体基板１１０表面に保護膜１３５を形成する。
次に、図１８Ｂに示すように、保護膜１３５を介して、イオン１１４を単結晶半導体基板１１０に照射して、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１５を形成する。
損傷領域１１５を形成した後、保護膜１３５を除去する（図１８Ｃ参照）。損傷領域１１５が形成された半導体基板１１０を「ドナー基板１７０」と呼ぶこととする。
次に、ドナー基板１７０の周辺部を部分的に除去し、切り欠き部１１６を形成する。切り欠き部１１６が形成されたドナー基板１７０を「ドナー基板１７１」と呼ぶこととする。図１８Ｄはドナー基板１７１の断面図であり、図１８Ｅはその平面図である。図１８Ｅの切断線ｂ１−ｂ２による断面図が図１８Ｄである。
以上で、バッファ層１０３付きベース基板１００、およびドナー基板１７１が準備される。以降の工程は、実施形態２または実施形態３と同様に行うことで半導体基板５３が完成する（図１７Ａおよび図１７Ｂ参照）。
なお、本実施形態の半導体基板の作製方法は、他の実施形態に示す半導体基板の作製方法、および半導体装置の作製方法と組み合わせることができる。
（実施形態６）
実施形態２〜５では、１枚のドナー基板から１つの単結晶半導体層を分割し、ベース基板に固定することで、半導体基板を作製する方法を説明している。本実施形態では、１枚の単結晶半導体基板から、複数の単結晶半導体層を分割し、それらをベース基板に固定することで半導体基板を作製する方法を説明する。
図１９Ａは、本実施形態の方法で作製される半導体基板５４の断面図であり、図１９Ｂはその平面図である。図１９Ｂの切断線ａ１−ａ２による断面図が図１９Ａである。半導体基板１１と同様、半導体基板５４は、ベース基板１００上にバッファ層１０２を介して複数の単結晶半導体層１０５が設けられている。半導体基板５４では、ベース基板１００とバッファ層１０２が接合することで各単結晶半導体層１０５がベース基板１００に固定されている。バッファ層１０２は、絶縁層１４１、１４２でなる２層構造である。図１９Ｂの一点鎖線で囲まれた領域１４４内に、３行３列の行列状に配置されている９つの単結晶半導体層１０５は、１枚の単結晶半導体基板１１０から分割された層である。
以下、図２０Ａ〜図２０Ｅを参照して、損傷領域１１５が形成された単結晶半導体基板１１０を準備する方法を説明する。本実施形態では、この準備工程は、実施形態２のドナー基板１５１の作製工程を準用する。
まず、単結晶半導体基板１１０を洗浄し、単結晶半導体基板１１０の表面に絶縁層１４１を形成する（図２０Ａ参照）。絶縁層１４１は、絶縁層１１１と同様に形成することができる。絶縁層１４１として、酸化シリコン膜、酸化窒化シリコン膜が好ましい。
次に、絶縁層１４１を介して、イオン１１４を単結晶半導体基板１１０に照射して、単結晶半導体基板１１０の表面から所定の深さの領域に損傷領域１１５を形成する。
次に、絶縁層１４１上に絶縁層１４２を形成する（図２０Ｃ参照）。絶縁層１４２は、ベース基板１００と貼り合わされる層（接合層）として機能する。
絶縁層１４２は絶縁層１１３と同様に形成することができる。例えば、ＣＶＤ法で窒化シリコン膜、窒化酸化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を形成することができる。絶縁層１４２として、窒化シリコン膜又は窒化酸化シリコン膜を形成することで、バリア層として絶縁層１４２を機能させることができるため、好ましい。ＰＥＣＶＤ法により、少なくともシランガス、アンモニアガスおよび水素ガスを含む原料ガスを用いて、窒化シリコン膜又は窒化酸化シリコン膜の成膜を行うことができる。窒化酸化シリコン膜を形成する場合は、原料ガスに窒素酸化物ガスを添加すればよい。
以上により、２層構造のバッファ層１０２および損傷領域１１５が形成された単結晶半導体基板１１０が準備される。この単結晶半導体基板１１０を「ドナー基板１８０」と呼ぶこととする。
次に、ドナー基板１８０を部分的に除去し、切り欠き部１４６を形成する。切り欠き部１４６が形成されたドナー基板１８０を「ドナー基板１８１」と呼ぶこととする。図２０Ｄは、切り欠き部１４６が形成されたドナー基板１８１の断面図であり、図２０Ｅはその平面図である。図２０Ｅの切断線ｂ１−ｂ２による断面図が図２０Ｄである。切り欠き部１４６を形成することで、ドナー基板１８１の上部には、複数の凸部１８１ａ（本実施形態では９つの凸部１８１ａ）が形成される。
切り欠き部１４６の形成は次のように行われる。半導体基板５４において、隣接する単結晶半導体層１０５の間隔をできるだけ狭くするため、ドナー基板１８０の周辺が除去される。さらに、ドナー基板１８０の上部を複数の領域に分割するために、ドナー基板１８０を部分的に除去し、ドナー基板１８０に溝を形成する。本実施形態では、格子状の溝がドナー基板１８１に形成される。つまり、図２０Ｄおよび図２０Ｅに示すように、切り欠き部１４６によって、ドナー基板１８１の上層は、３行３列の行列状に分割される。このように切り欠き部１４６を形成することにより、１枚のドナー基板１８１から行列状に配列された９つの単結晶半導体層１０５をベース基板１００に固定することができる。
また、ドナー基板１８１を損傷領域１１５で分割したとき、損傷領域１１５よりも上部にある部分がベース基板１００に残るようにするため、切り欠き部１４６は損傷領域１１５よりも深く形成される。このことにより、ドナー基板１８１を分割することで、複数の凸部１８１ａをベース基板１００に固定することができる。
切り欠き部１４６はエッチング処理、レーザ光加工処理等によって形成することができる。もちろん、ドナー基板１８０の上部を分割するための切り欠き部１４６の形状は、本実施形態に限定されるものではない。ベース基板１００に固定される単結晶半導体層１０５の面積が、半導体素子を形成するために必要な半導体層と同じかそれ以上となるように、ドナー基板１８０に切り欠き部１４６を形成すればよい。
以降の工程は、実施形態２または実施形態３と同様に行うことで、半導体基板５４が完成する（図１９Ａおよび図１９Ｂ参照）。なお、本実施形態では、半導体基板５４を作製するのに、切り欠き部１４６が形成されたドナー基板１８１のみを用いたが、一部のドナー基板１８１には、図５Ｄの切り欠き部１１６を形成し、１枚のドナー基板１８１から１枚の単結晶半導体層１０５を形成するようにしてもよい。
本実施形態の半導体基板の作製方法は、他の実施形態に示す半導体基板の作製方法、および半導体装置の作製方法と組み合わせることができる。例えば、実施形態４のバッファ層１０３付きベース基板１００にドナー基板１８１を固定して半導体基板を作製することができる。また、実施形態５のように、単結晶半導体層１０５がバッファ層１０３のみを介してベース基板１００に固定されている半導体基板を作製することができる。また、本実施形態のドナー基板１８１を用いて半導体基板５１および半導体基板５２を作製することができる。
（実施形態７）
本実施形態では、本発明に係る半導体基板を用いた半導体装置、およびその作製方法について説明する。本実施形態では、本発明に係る半導体基板を用いた半導体装置の一例として、トランジスタについて説明する。複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。以下、図２１Ａ〜図２１Ｅ、図２２Ａ〜図２２Ｃ、および図２３の断面図を用いて、トランジスタの作製方法を説明する。なお、本実施形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
単結晶半導体層が貼り付けられた半導体基板を用意する。本実施形態では、図３の半導体基板５１と同様な積層構造を有する半導体基板を用いて、トランジスタを作製する。図２１Ａは半導体基板の部分的な断面図であり、ベース基板６００に単結晶半導体層６０１が３層の絶縁層６０２−１、６０２−２および６０２−３を介して固定されている。絶縁層６０２−１、６０２−２および６０２−３はバッファ層を構成する層である。また、図２１Ａでは、１枚の単結晶半導体層６０１のみ図示しているが、ベース基板６００上には、絶縁層６０２−３に接合して複数の単結晶半導体層６０１が設けられている。トランジスタを作製する半導体基板は、半導体基板５１に限定されるものではなく、本発明に係る半導体基板を用いることができる。
次に、図２１Ｂに示すように、ベース基板６００上の単結晶半導体層６０１をエッチングにより所望の形状に加工する（パターニングする）ことで、単結晶半導体層６０４と単結晶半導体層６０５とを形成する。単結晶半導体層６０４からｐ型チャネル型トランジスタが形成され、単結晶半導体層６０５からｎ型チャネル型トランジスタが形成される。なお、トランジスタの作製には、ベース基板６００上の全ての単結晶半導体層６０１を用いなくともよく、少なくとも１つの単結晶半導体層６０１を用いればよい。また、１つの単結晶半導体層６０１から、少なくとも１つのトランジスタが作製される。
単結晶半導体層６０４と単結晶半導体層６０５には、閾値電圧を制御するために、ドナーまたはアクセプタとなる不純物元素を添加してもよい。アクセプタとなる不純物元素はｐ型不純物元素であり、硼素、アルミニウム、ガリウム等がある。また、ドナーとなる不純物元素はｎ型不純物元素であり、リン、砒素等がある。例えば、アクセプタ元素としてボロンを添加する場合、５×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下の濃度で添加すればよい。閾値電圧を制御するための不純物元素の添加は、エッチングにより加工する前の単結晶半導体層６０１に対して行ってもよいし、単結晶半導体層６０４および単結晶半導体層６０５に対して行ってもよい。
単結晶半導体層６０１の形成に弱いｐ型の単結晶シリコン基板を用いた場合を例に、この不純物元素の添加方法の一例を説明する。まず、単結晶半導体層６０１をエッチングする前に、単結晶半導体層６０１全体にボロンを添加する。このボロンの添加は、ｐ型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。ボロンの濃度は、活性化率等を考慮して決定される。例えば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。次に、半導体基板の単結晶半導体層６０１をエッチングして、単結晶半導体層６０４、６０５を形成する。そして、単結晶半導体層６０５のみにボロンを添加する。この２回目のボロンの添加は、ｎ型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、単結晶半導体層６０５に１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。例えば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。
次に、図２１Ｃに示すように、単結晶半導体層６０４と単結晶半導体層６０５を覆うように、絶縁層６０６を形成する。絶縁層６０６は、プロセス温度を３５０℃以下で、ＰＥＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜等を１層、または２層以上積層して形成することができる。また、絶縁層６０６を構成する膜は、高密度プラズマ処理を行うことにより単結晶半導体層６０４と単結晶半導体層６０５の表面を酸化または窒化することで形成することができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅ等の希ガスと酸素、酸化窒素、アンモニア、窒素等から選ればれたガスとの混合ガスとを用いて行う。この混合ガスに水素を添加することもできる。プラズマの励起をマイクロ波により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、単結晶半導体層６０４、６０５の表面を酸化または窒化することにより、厚さ１〜２０ｎｍ、好ましくは５〜１０ｎｍの絶縁膜が単結晶半導体層６０４、６０５表面に形成される。
次に、図２１Ｄに示すように、絶縁層６０６上に、単層構造または積層構造の導電膜を形成する。この導電膜を所定の形状に加工（パターニング）することで、絶縁層６０６を介して、単結晶半導体層６０４および単結晶半導体層６０５上に電極６０７を形成する。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜を構成する膜には、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等でなる金属膜、上記金属を主成分とする合金膜、および上記金属の化合物膜を用いることができる。また、導電性を付与するリン等の不純物元素をドーピングした、シリコン等の半導体膜を用いることもできる。
電極６０７を２層構造の導電膜で形成する場合、その２層構造の導電膜の組み合わせには、窒化タンタル膜とタングステン膜、タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。なお、先に記載された膜が１層目の導電膜である。タングステン膜や窒化タンタル膜は、耐熱性が高いため１層目の導電膜に用いることが好ましい。また、電極６０７を３層構造の導電膜で形成する場合は、モリブデン膜、アルミニウム膜およびモリブデン膜の積層膜を形成すればよい。
また電極６０７を構成する導電膜のエッチング処理には、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング処理を用いることができる。エッチング用ガスとしては、塩素、塩化硼素、塩化シリコンもしくは四塩化炭素等の塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素等のフッ素系ガス又は酸素を適宜用いることができる。エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節すること、またはエッチング処理に使用するマスクの形状を調節することによって、端部がテーパー形状の電極６０７を形成することができる。
次に、図２１Ｅに示すように、電極６０７をマスクとして一導電型を付与する不純物元素を単結晶半導体層６０４および単結晶半導体層６０５に添加する。本実施形態では、単結晶半導体層６０４にアクセプタとなる不純物元素（例えばボロン）を添加し、単結晶半導体層６０５にドナーとなる不純物元素（例えばリンまたはヒ素）を添加する。この工程は、単結晶半導体層６０４にソース領域、またはドレイン領域となる不純物領域を形成し、単結晶半導体層６０５に高抵抗領域として機能する不純物領域を形成するための工程である。単結晶半導体層６０４にｐ型高濃度不純物領域６０８が形成され、単結晶半導体層６０５にｎ型低濃度不純物領域６０９が形成される。ｎ型低濃度不純物領域６０９は、ｎ型の高抵抗不純物領域として機能する。また、単結晶半導体層６０４、６０５において、それぞれ、電極６０７と重なる領域はチャネル形成領域６１０、６１１となる。
ｐ型を付与する不純物元素を単結晶半導体層６０４に添加するときには、ｐ型を付与する不純物元素が添加されないように、単結晶半導体層６０５はマスク等で覆う。他方、ｎ型を付与する不純物元素を単結晶半導体層６０５に添加するときには、ｎ型を付与する不純物元素が添加されないように、単結晶半導体層６０４はマスク等で覆う。或いは、先に単結晶半導体層６０４および単結晶半導体層６０５にｐ型もしくはｎ型のいずれか一方を付与する不純物元素を添加した後、一方の単結晶半導体層のみに、所望の導電型を付与する不純物元素を添加するようにしてもよい。例えば、単結晶半導体層６０４、６０５双方にｎ型の不純物元素を添加した後、単結晶半導体層６０４のみにｐ型の不純物元素を添加すればよい。
次に、図２２Ａに示すように、電極６０７の側面にサイドウォール６１２を形成する。サイドウォール６１２は、絶縁層６０６および電極６０７を覆うように絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、この絶縁膜を部分的に除去することで形成することができる。また、サイドウォール６１２を形成するための異方性エッチングにより、絶縁層６０６もエッチングされ、電極６０７およびサイドウォール６１２と重なる部分が、ベース基板６００上に残る。サイドウォール６１２を構成する絶縁膜は、ＰＥＣＶＤ法やスパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等の無機材料でなる膜や、有機樹脂等の有機材料を含む膜を、１層または２層以上積層して形成することができる。本実施形態では、膜厚１００ｎｍの酸化シリコン膜をＰＥＣＶＤ法によって形成する。酸化シリコン膜を異方性エッチング処理するためのエッチング用ガスには、ＣＨＦ３とヘリウムの混合ガスを用いることができる。
次に図２２Ｂに示すように、電極６０７およびサイドウォール６１２をマスクとして単結晶半導体層６０５にｎ導電型を付与する不純物元素を添加する。この工程は、単結晶半導体層６０５にソース領域またはドレイン領域として機能する不純物領域を形成するための工程である。この工程では、単結晶半導体層６０４はマスク等で覆い、単結晶半導体層６０５のみにｎ型を付与する不純物元素を添加する。電極６０７およびサイドウォール６１２がマスクとなり、単結晶半導体層６０５に一対のｎ型高濃度不純物領域６１４が自己整合的に形成される。
次に、単結晶半導体層６０４を覆うマスクを除去した後、加熱処理を行い、単結晶半導体層６０４に添加したｐ型を付与する不純物元素、および単結晶半導体層６０５に添加したｎ型を付与する不純物元素を活性化する。図２１Ａ〜図２２Ｂに示す一連の工程により、ベース基板６００上にｐチャネル型トランジスタ６１７、およびｎチャネル型トランジスタ６１８が形成される。
なお、ソース領域およびドレイン領域の抵抗を下げるために、単結晶半導体層６０４のｐ型高濃度不純物領域６０８、単結晶半導体層６０５のｎ型高濃度不純物領域６１４をシリサイド化して、シリサイド層を形成してもよい。シリサイド化は、単結晶半導体層６０４、６０５に金属を接触させ、加熱処理によって、半導体層中のシリコンと金属とを反応させてシリサイド化合物を生成することで行うことができる。この金属にはコバルトまたはニッケルが好ましく、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。単結晶半導体層６０４、６０５の厚さが薄い場合には、この領域の単結晶半導体層６０４、単結晶半導体層６０５の底部までシリサイド化させてもよい。シリサイド化のための加熱処理には、加熱炉、ＲＴＡ装置、およびレーザ照射装置を用いることができる。
次に図２２Ｃに示すように、ｐチャネル型トランジスタ６１７およびｎチャネル型トランジスタ６１８を覆うように絶縁膜６１９を形成する。絶縁膜６１９として、水素を含む絶縁膜を形成する。本実施形態では、モノシラン、アンモニア、Ｎ２Ｏを含むソースガスを用いて、ＰＥＣＶＤ法により、膜厚６００ｎｍ程度の水素を含む窒化酸化シリコン膜を形成する。水素を絶縁膜６１９に含ませるのは、絶縁膜６１９から水素を拡散させて、単結晶半導体層６０４、単結晶半導体層６０５の未結合手を終端させることができるからである。また、窒化酸化シリコンでなる絶縁膜６１９を形成することで、アルカリ金属やアルカリ土類金属等の不純物（代表的には、ナトリウム）がｐチャネル型トランジスタ６１７およびｎチャネル型トランジスタ６１８へ侵入するのを防ぐバリア層が形成される。
次に、ｐチャネル型トランジスタ６１７およびｎチャネル型トランジスタ６１８を覆うように、絶縁膜６１９上に、単層構造または積層構造の絶縁膜６２０を形成する。絶縁膜６２０を構成する膜には、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料でなる膜を用いることができる。また上記有機材料膜の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化シリコン、窒化シリコン、窒化酸化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等でなる膜を用いることができる。なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、およびアリール基のうち、少なくとも１種を有していてもよい。また、絶縁膜６２０の形成方法には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、窒素雰囲気中で、４００℃〜４５０℃程度（例えば、４１０℃）の温度での加熱処理を１時間程度行い、絶縁膜６１９から水素を拡散させ、単結晶半導体層６０４および単結晶半導体層６０５の未結合手を水素で終端する。
次にｐ型高濃度不純物領域６０８およびｎ型高濃度不純物領域６１４を露出するように、絶縁膜６１９および絶縁膜６２０にコンタクトホールを形成する。コンタクトホールの形成は、ＣＨＦ３とＨｅの混合ガスを用いたドライエッチング法で行うことができるが、これに限定されるものではない。次に、絶縁膜６２０上に、単層構造または積層構造の導電膜を形成する。この導電膜をエッチング処理して、図２３に示すように、該コンタクトホールを介してｐ型高濃度不純物領域６０８に接続される導電膜６２１、およびｎ型高濃度不純物領域６１４に接続される導電膜６２２を形成する。
図２３には、ｐチャネル型トランジスタ６１７およびｎチャネル型トランジスタ６１８の平面図と、この平面図の切断線Ｄ１−Ｄ２に沿った断面図を共に示している。なお、図２３の平面図では、導電膜６２１、６２２、絶縁膜６１９、絶縁膜６２０が省略されている。
導電膜６２１、６２２を構成する導電膜は、ＣＶＤ法やスパッタリング法等により形成することができる。この導電膜として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）等でなる金属膜、上記金属を主成分とする合金膜、上記金属の化合物膜を用いることができる。アルミニウムを主成分とする膜は抵抗値が低いので、導電膜６２１、６２２を構成する導電膜として好ましい。また、低抵抗な膜として、炭素、シリコン、ニッケル、銅等を添加したアルミニウム膜は、純アルミニウム膜と比較してヒロックが発生しにくいため、好ましい。
アルミニウムを主成分とする膜を導電膜６２１、６２２に用いる場合は、アルミニウムを主成分とする膜を導電材料でなるバリア膜で挟むように形成すると、アルミニウムのヒロックの発生を防止することができる。バリア膜を構成する導電膜には、チタン膜、窒化チタン膜、モリブデン膜および窒化モリブデン膜等を用いることができる。例えば、導電膜６２１、６２２を積層構造とする場合、チタン膜、窒化チタン膜、アルミニウムシリコン（Ａｌ−Ｓｉ）膜、チタン膜および窒化チタン膜が積層された５層構造とすることができる。この構造の場合、アルミニウムシリコン膜の代わりに純アルミニウム膜を用いてもよい。
本実施形態では、ｐチャネル型トランジスタ６１７とｎチャネル型トランジスタ６１８が、それぞれゲートとして機能する電極６０７を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明で作製されるトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造のトランジスタとすることができる。
本発明の半導体基板が有する単結晶半導体層は、単結晶半導体基板を薄片化した層であるため、配向のばらつきがない。そのため、本発明により、同じ半導体基板に作製される複数のトランジスタの閾値電圧や、移動度等の電気的特性のばらつきを小さくすることができる。また、単結晶半導体層には結晶粒界がないため、結晶粒界に起因するリーク電流を抑えることができ、また、半導体装置の省電力化を実現することができる。したがって、信頼性の高い半導体装置を作製することができる。
レーザ結晶化により得られる多結晶の半導体膜からトランジスタを作製する場合、高い移動度を得るために、レーザ光の走査方向を考慮して、トランジスタの半導体層のレイアウトを決める必要があったが、本発明の半導体基板はその必要がないため、半導体装置の設計における制約が少ない。
本発明に係る半導体基板を用いて、複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。例えば、ｎチャネル型トランジスタとｐチャネル型トランジスタを相補的に組み合わせることによってＣＭＯＳ構造の回路を構成することができる。
ＣＭＯＳ構造の回路と配線や他の半導体素子等を組み合わせることでマイクロプロセッサ等の半導体装置を作製することができる。
マイクロプロセッサに、ＣＭＯＳ構造を含む集積回路を形成することで、マイクロプロセッサの処理速度の高速化のみならず、低消費電力化を図ることができる。
図２４を用いて、マイクロプロセッサについて説明する。図２４はマイクロプロセッサ２０００の構成例を示すブロック図である。
マイクロプロセッサ２０００は、演算回路２００１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部２００２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２００３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２００４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２００５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２００６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２００７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２００８、読み出し専用メモリ２００９（ＲＯＭ２００９）、およびメモリインターフェース２０１０を有している。
バスインターフェース２００８を介してマイクロプロセッサ２０００に入力された命令は、命令解析部２００３に入力され、デコードされた後、演算回路制御部２００２、割り込み制御部２００４、レジスタ制御部２００７、およびタイミング制御部２００５に入力される。演算回路制御部２００２、割り込み制御部２００４、レジスタ制御部２００７、およびタイミング制御部２００５は、デコードされた命令に基づき、様々な制御を行う。
演算回路制御部２００２は、演算回路２００１の動作を制御するための信号を生成する。また、割り込み制御部２００４は、マイクロプロセッサ２０００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部２００４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部２００７は、レジスタ２００６のアドレスを生成し、マイクロプロセッサ２０００の状態に応じてレジスタ２００６の読み出しや書き込みを行う。タイミング制御部２００５は、演算回路２００１、演算回路制御部２００２、命令解析部２００３、割り込み制御部２００４、およびレジスタ制御部２００７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部２００５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図２４に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
また、本発明に係る半導体基板から、演算処理機能の他に、非接触でデータの送受信を行う機能を備えた半導体装置を作製することができる。図２５は、このような半導体装置の構成例を示すブロック図である。図２５に示す半導体装置２０２０は、無線通信により外部装置と信号の送受信を行って動作する演算処理装置として機能する。
図２５に示すように、半導体装置２０２０は、アナログ回路部２０２１、デジタル回路部２０２２、アンテナ２０２３、および容量部２０２４を有している。アナログ回路部２０２１は、共振容量を有する共振回路２０３１、定電圧回路２０３２、整流回路２０３３、復調回路２０３４、変調回路２０３５、リセット回路２０３６、発振回路２０３７および電源管理回路２０３８を有している。デジタル回路部２０２２は、ＲＦインターフェース２０４１、制御レジスタ２０４２、クロックコントローラ２０４３、中央演算処理ユニット２０４４（ＣＰＵ２０４４）、ＣＰＵインターフェース２０４５、ランダムアクセスメモリ２０４６（ＲＡＭ２０４６）、読み出し専用メモリ２０４７（ＲＯＭ２０４７）を有している。
半導体装置２０２０の動作の概要は以下の通りである。アンテナ２０２３が受信した信号は共振回路２０３１により誘導起電力を生じる。誘導起電力は、整流回路２０３３を経て容量部２０２４に充電される。この容量部２０２４はセラミックコンデンサーや電気二重層コンデンサー等のキャパシタで形成されていることが好ましい。容量部２０２４は、半導体装置２０２０を構成する基板に集積されている必要はなく、他の部品として半導体装置２０２０に組み込むこともできる。
リセット回路２０３６は、デジタル回路部２０２２をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２０３７は、定電圧回路２０３２により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２０３４は、受信信号を復調する回路であり、変調回路２０３５は、送信するデータを変調する回路である。
例えば、復調回路２０３４はローパスフィルタで形成され、振幅変調方式の１種であるＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データをＡＳＫ方式により振幅を変動させて送信するため、変調回路２０３５は、共振回路２０３１の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ２０４３は、電源電圧またはＣＰＵ２０４４における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２０３８が行っている。
アンテナ２０２３から半導体装置２０２０に入力された信号は復調回路２０３４で復調された後、ＲＦインターフェース２０４１で制御コマンドやデータ等に分解される。制御コマンドは制御レジスタ２０４２に格納される。制御コマンドには、読み出し専用メモリ２０４７に記憶されているデータの読み出し、ランダムアクセスメモリ２０４６へのデータの書き込み、ＣＰＵ２０４４への演算命令等が含まれている。
ＣＰＵ２０４４は、ＣＰＵインターフェース２０４５を介して読み出し専用メモリ２０４７、ランダムアクセスメモリ２０４６、制御レジスタ２０４２にアクセスする。ＣＰＵインターフェース２０４５は、ＣＰＵ２０４４が要求するアドレスより、読み出し専用メモリ２０４７、ランダムアクセスメモリ２０４６、制御レジスタ２０４２のいずれかに対するアクセス信号を生成する機能を有している。
ＣＰＵ２０４４の演算方式は、読み出し専用メモリ２０４７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算をＣＰＵ２０４４が処理する方式を適用できる。
次に、本発実施形態の半導体装置２０２０の用途について説明する。図２５に示す半導体装置２０２０は、非接触で無線通信を行う機能を有しており、無線ＩＣチップとして用いることができる。無線ＩＣチップは様々な物品に固定されて使用される。
図２６Ａ〜図２６Ｆを参照して、半導体装置２０２０を固定された物品を説明する。半導体装置２０２０は、プリント基板に実装する、物品の表面に貼り付ける、埋め込むことにより、物品に固定される。また、半導体装置２０２０を紙にすき込み、この紙を用いて、紙幣、有価証券類、無記名債券類、証書を作製することで、これらの紙片に認証機能を付与することができるため、偽造を防止することができる。また、この半導体装置２０２０は、この状態で、紙にすき込む、あるいは２枚のプラスチック基板の間に挟むことでＩＣカードを作製することが可能である。
また、包装用容器類（包装紙やボトル等、図２６Ｃ参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２６Ｂ参照）、乗り物類（自転車等、図２６Ｄ参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札（図２６Ｅ、図２６Ｆ参照）等の物品に設けて使用することができる。包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類および電子機器等に半導体装置２０２０を取り付けることにより、検品システムやレンタル店の管理システム等の効率化ができる。
また、半導体装置２０２０を、動物、魚類、人体等の生物に用いることができる。以上のように、半導体装置２０２０の用途は多岐にわたり、あらゆる物品に用いることが可能である。
例えば、半導体装置２０２０を物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に半導体装置２０２０を取り付け、この半導体装置２０２０に記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、製造過程、流通過程および納入先等の情報が読み出され、商品の検品や荷物の分配を効率良く行うことができる。また、半導体装置２０２０を表示装置と一体に設けることで、半導体装置２０２０に記憶されている情報、または受信した情報等を表示装置に表示するようにしてもよい。このような構成により、使用者が視覚により、半導体装置２０２０の通信結果を確認することができる。
本実施形態の半導体装置およびその作製方法は、他の実施形態と適宜組み合わせることができる。
（実施形態８）
本実施形態では、実施形態７とは異なる方法で、トランジスタを作製する方法を説明する。さらに、本実施形態では、半導体装置の構成例として、アクティブマトリクス型表示装置について説明する。まず、図２７Ａ〜図２７Ｃを用いて、本実施形態の表示装置の構成について説明する。本実施形態では、表示装置として、アクティブマトリクス型表示装置について説明する。
図２７Ａは、本実施形態のアクティブマトリクス表示装置の構成例を示すブロック図である。本発明のアクティブマトリクス型表示装置は、表示部４００、信号線駆動回路４０１、走査線駆動回路４０２、信号線駆動回路４０１に接続された複数の信号線４０３、および走査線駆動回路４０２に接続された複数の走査線４０４を有する。
複数の信号線４０３は列方向に配列され、複数の走査線４０４は信号線４０３と交差して行方向に配列されている。表示部４００には、信号線４０３および走査線４０４がつくる行列に対応して、複数の画素４０５が行列状に配列されている。画素４０５は、走査線４０４および信号線４０３に接続されている。画素４０５はスイッチング素子および表示素子を含む。スイッチング素子は、走査線４０４に入力される信号に従って、画素が選択か非選択かを制御する。表示素子は信号線４０３から入力されるビデオ信号によって階調が制御される。
図２７Ｂおよび図２７Ｃを用いて、画素４０５の構成例を説明する。本発明をアクティブマトリクス型液晶表示装置に適用した場合の、画素４０５の構成例を図２７Ｂに示す。画素４０５は、スイッチング素子としてスイッチングトランジスタ４１１を有し、表示素子として液晶素子４１２を有する。スイッチングトランジスタ４１１はゲートが走査線４０４に接続され、ソースまたはドレインの一方が信号線４０３に接続され、他方が液晶素子４１２に接続されている。
液晶素子４１２は画素電極と対向電極と液晶を含む、画素電極と対向電極がつくる電界により、液晶の配向が制御される。液晶は、２枚の基板の間に封入されている。保持容量４１３は、液晶素子４１２の画素電極の電位を保持するための素子であり、液晶素子４１２の画素電極に接続されている。
本発明をアクティブマトリクス型のエレクトロルミネッセンス表示装置（以下、「ＥＬ表示装置」と呼ぶ）に適用した場合の、画素４０５の構成例を図２７Ｃに示す。画素４０５は、スイッチング素子として選択用トランジスタ４２１を有し、表示素子として発光素子４２３を有する。さらに、画素４０５は、選択用トランジスタ４２１にゲートが接続された表示制御用トランジスタ４２２を有する。発光素子４２３は、一対の電極と、一対の電極に挟まれた発光材料を有する。
次に、本発明の単結晶半導体層を有する半導体基板から、図２７Ｂの画素回路を有するアクティブマトリクス型液晶表示装置の作製方法について説明する。本実施形態では、表示部４００、ならびに表示部４００を駆動する信号線駆動回路４０１および走査線駆動回路４０２を同一半導体基板上に形成する。図２８は、本実施形態のアクティブマトリクス型液晶表示装置の構成例を示す断面図である。図２８はアクティブマトリクス型表示装置の主要部を図示しており、表示部４００として、スイッチングトランジスタ４１１、液晶素子４１２および保持容量４１３が図示されている。さらに、信号線駆動回路４０１および走査線駆動回路４０２（ここでは、これらの回路を総称して「駆動回路４０６」と呼ぶこととする。）として、ｎチャネル型トランジスタ（以下、「ｎ型トランジスタ」と呼ぶ。）４３１、およびｐチャネル型トランジスタ（以下、「ｐ型トランジスタ」と呼ぶ。）４３２でなるインバータ回路を図示している。
以下、図２９Ａ〜図３１Ｃを用いて、液晶表示装置の作製方法を説明する。図２９Ａ〜図３１Ｃは、液晶表示装置の作製方法を説明するための断面図であり、図示の仕方は図２８と同様である。
まず、半導体基板を準備する。図２９Ａは半導体基板の部分的な断面図である。図２９Ａに示すように、本実施形態では、図１４の半導体基板５２と同じ積層構造を有する半導体基板を用いる。また、ベース基板にガラス基板が用いられ、単結晶半導体層の形成に単結晶シリコンウエハが用いられている。つまり、ガラス基板５００はベース基板１００に対応し、絶縁層５０１は、バリア層として機能する絶縁層１３２に対応し、絶縁層５０２は絶縁層１３３に対応する。単結晶シリコン層５０３は、単結晶半導体層１０１に対応する。ガラス基板５００には、複数の単結晶シリコン層５０３が形成されているが、図２９Ａには１つの単結晶シリコン層５０３のみ図示している。１つの単結晶シリコン層５０３から、１つまたは複数の表示装置を作製することができる。また、複数の単結晶シリコン層５０３から１つの表示装置を作製することができる。
なお。単結晶シリコン層５０３には、液晶表示装置を構成するｎ型トランジスタおよびｐ型トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウム等のｐ型不純物元素（アクセプタとなる不純物元素）、若しくはリン、砒素等のｎ型不純物元素（ドナーとなる不純物元素）を添加することが好ましい。
次に、図２９Ｂに示すように、単結晶シリコン層５０３をエッチングして、半導体素子の配置に合わせて島状に分離されている単結晶半導体層５０５〜５０７を形成する。
次に、図２９Ｃに示すように、単結晶半導体層５０５〜５０７を覆って、絶縁層５１０を形成する。絶縁層５１０はトランジスタのゲート絶縁膜、容量の誘電体を構成する。次いで、絶縁層５１０上に、電極、および配線を構成する導電膜を形成する。本実施形態では、導電膜５１１および導電膜５１２でなる２層構造の導電膜を形成する。
絶縁層５１０として、ＣＶＤ法、スパッタリング法、又はＡＬＥ法等により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、および窒化酸化シリコン層等の絶縁層を用いて、単層構造又は積層構造の膜を形成する。
なお、絶縁層５１０は単結晶半導体層５０５〜５０７との界面を形成するので、絶縁層５１０において、これら単結晶半導体層５０５〜５０７に接する層は、酸化シリコン層、または酸化窒化シリコン層で形成することが好ましい。これは、窒化シリコン層および窒化酸化シリコン層のように酸素よりも窒素の含有量が多い膜を形成すると、トラップ準位が形成され界面特性が問題となるおそれがあるからである。
電極、配線を形成する導電膜５１１、５１２は、金属膜、合金膜または金属化合物膜で形成することができる。例えば、タンタル、窒化タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等でなる金属膜、これらの金属元素の合金でなる膜、またはこれらの金属化合物膜等がある。これらの膜はＣＶＤ法やスパッタリング法により形成することができる。
導電膜５１１と導電膜５１２の組み合わせには、例えば、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等がある。なお、窒化タンタル膜とタングステン膜との積層膜は、両者のエッチングの選択比が高く、好ましい。ここでは、導電膜５１１として、厚さ２０ｎｍ〜１００ｎｍの窒化タンタル膜を形成し、導電膜５１２として、厚さ１００ｎｍ〜４００ｎｍのタングステン膜を形成する。なお、電極、配線等を構成する導電膜は、１層でも３層以上の積層膜でもよい。３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、導電膜５１２上にレジストマスクを選択的に形成する。そして、２度のエッチング処理により、２層構造の導電膜５１５〜５１７が形成される（図２９Ｄ参照）。導電膜５１５は容量線を構成する。また、導電膜５１６は走査線４０４である。また、導電膜５１７は、ＣＭＯＳインバータ回路の出力配線である。
最初のエッチング処理では、導電膜５１１および導電膜５１２をエッチングして、単結晶半導体層５０５〜５０７上に、断面がテーパー状であり、かつ導電膜５１１と導電膜５１２との積層膜を形成する。このエッチングにより、導電膜５１５〜５１７の下層の導電膜５１５ａ〜５１７ａが形成される。次に、レジストマスクを導電膜５１２の上に残したまま２回目のエッチング処理を行う。このエッチング処理では、導電膜５１２のみをエッチングして、導電膜５１１よりもその幅を細くし、導電膜５１５ｂ〜５１７ｂを形成する。上層の導電膜５１５〜５１７を形成した後、レジストマスクを除去する。
導電膜５１５〜５１７を形成するエッチング処理は適宜選択することができる。エッチング速度を向上するには、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）方式等の高密度プラズマ源を用いたドライエッチング装置を用いるとよい。
次に、単結晶半導体層５０５および５０６にｎ型低濃度不純物領域５２１を形成するため、イオンドーピング法、またはイオン注入法により、リン、砒素等のドナー不純物元素を添加する（図３０Ａ参照）。このとき、単結晶半導体層５０７にドナー不純物元素が添加されないようにするため、レジストマスク５２０を形成しておく。ｎ型低濃度不純物領域５２１は高抵抗不純物領域として機能する。
このドナー不純物元素の添加は、導電膜５１５〜５１７の上層の導電膜５１５ｂ〜５１７ｂをマスクにして行われる。つまり、ドナー不純物元素が下層の導電膜５１５ａ〜５１７ａを通過するように、ドナー不純物元素を添加する。各単結晶半導体層５０５、５０６には、自己整合的にｎ型低濃度不純物領域５２１が形成される。例えば、リンを添加する場合には、ｎ型トランジスタ（４１１、４３１）の高抵抗領域を形成するために、このｎ型低濃度不純物領域５２１に、１×１０１７ａｔｏｍｓ／ｃｍ３乃至５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でリンが含まれるようにする。ドナー不純物元素の添加工程の終了後、レジストマスク５２０を除去する。
次に、ｎ型トランジスタ（４１１、４３１）のソース領域、およびドレイン領域を形成する（図３０Ｂ参照）。このため、単結晶半導体層５０５および５０６の一部、および単結晶半導体層５０７を覆うレジストマスク５２２を形成する。そして、レジストマスク５２２をマスクとして、イオンドーピング法又はイオン注入法により、単結晶半導体層５０５および５０６にドナー不純物元素を添加して、ｎ型高濃度不純物領域５２３を形成する。ここでは、リンを単結晶半導体層５０５および５０６に添加し、ｎ型高濃度不純物領域５２３に、５×１０１９ａｔｏｍｓ／ｃｍ３乃至５×１０２０ａｔｏｍｓ／ｃｍ３の濃度でリンが含まれるようにする。ｎ型高濃度不純物領域５２３はｎ型トランジスタ（４１１、４３１）のソース領域又はドレイン領域として機能する。
また、単結晶半導体層５０５、５０６において、ドナー不純物元素が添加されなかった領域が、それぞれ、チャネル形成領域５２４〜５２６となる。２つのチャネル形成領域５２４はスイッチングトランジスタ４１１のチャネル形成領域であり、チャネル形成領域５２６はｎ型トランジスタ４３１のチャネル形成領域である。保持容量４１３において、絶縁層５１０が誘電体であり、導電膜５１５およびチャネル形成領域５２５が一対の電極を構成する。また、単結晶半導体層５０５に形成されたｎ型高濃度不純物領域５２３の１つにより、スイッチングトランジスタ４１１と保持容量４１３が電気的に接続される。
次に、レジストマスク５２２を除去した後、ｐ型トランジスタ４３２のソース領域およびドレイン領域を形成する（図３０Ｃ参照）。このため、単結晶半導体層５０７の一部、ならびに単結晶半導体層５０５および５０６を覆うレジストマスク５３０を形成する。そして、レジストマスク５３０をマスクとして、イオンドーピング法又はイオン注入法により、単結晶半導体層５０７にアクセプタ不純物元素を添加して、ｐ型高濃度不純物領域５３１を形成する。アクセプタ不純物元素として、硼素、アルミニウム、ガリウム等が用いられる。ここでは、硼素添加し、ｐ型高濃度不純物領域５３１の硼素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度になるようにする。単結晶半導体層５０７において、ドナー不純物元素およびアクセプタ不純物元素が添加されていない領域はチャネル形成領域５３２となる。
レジストマスク５３０を除去した後、５００℃以上ガラス基板５００の歪み点以下の熱処理を行って、単結晶半導体層５０５〜５０７に添加したドナー不純物元素およびアクセプタ不純物元素を活性化する。
次に、ガラス基板５００全面に絶縁膜５３５を形成する（図３１Ａ参照）。絶縁膜５３５は、無機材料または有機材料でなる単層構造の膜でも、積層構造の膜でもよい。例えば、絶縁膜５３５を構成する膜として、ＣＶＤ法やスパッタリング法により、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、又は窒化酸化シリコン膜等を形成することができる。また、ポリイミド膜、ポリアミド膜、ポリビニルフェノール膜、ベンゾシクロブテン膜、アクリル膜、エポキシ膜、シロキサン樹脂等のシロキサン材料でなる膜、およびオキサゾール樹脂膜等の膜を、スピンコート法等の塗布法により形成することができる。例えば、絶縁膜５３５を２層構造にする場合、１層目に厚さ１００ｎｍの窒化酸化シリコン膜を形成し、２層目に厚さ９００ｎｍの酸化窒化シリコン層を形成する。
絶縁膜５３５にコンタクトホールを形成した後、単層構造または積層構造の導電膜を形成する。この導電膜を構成する膜には、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジム等の金属膜、これら金属元素を含む合金膜、これらの金属化合物膜を用いることができる。例えば、チタンを含有したアルミニウム合金膜、ネオジムを含有したアルミニウム合金膜等である。導電膜を３層構造とする場合、例えば、アルミニウム膜若しくは上述したようなアルミニウム合金膜を、チタン膜で挟んだ積層膜を形成することができる。
形成された導電膜をエッチング処理して、導電膜５３６〜５４０を形成する（図３１Ａ参照）。導電膜５３６は信号線４０３であり、導電膜５３７は、スイッチングトランジスタ４１１および保持容量４１３を液晶素子４１２に電気的に接続するための電極である。導電膜５３８はｎ型トランジスタ４３１のソース電極であり、導電膜５３９はｐ型トランジスタ４３２のソース電極であり、導電膜５４０はＣＭＯＳインバータの出力配線である。
次に、ガラス基板５００全面にパッシベーション膜５４２、および絶縁膜５４３を形成する。ここでは、パッシベーション膜５４２として厚さ５０ｎｍ〜１００ｎｍの窒化シリコン膜をＰＥＣＶＤ法で形成する。絶縁膜５４３は、絶縁膜５３５と同様に形成することができる（図３１Ｂ参照）。
次に、パッシベーション膜５４２および絶縁膜５４３に導電膜５３７に達するコンタクトホールを形成した後、絶縁膜５４３上に、透光性の導電膜を形成する。この導電膜をエッチングして、画素電極５４４を形成する（図３１Ｂ参照）。
画素電極５４４はバックライト装置からの光が通過する透光性の電極である。そのため、画素電極５４４を構成する導電膜には、酸化インジウムに酸化スズを混ぜたインジウムスズ酸化物膜、インジウムスズ酸化物に酸化シリコンを混ぜたインジウムスズシリコン酸化物膜、酸化インジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物膜、酸化亜鉛膜、または酸化スズ膜等を用いることができる。
そして、表示部４００内に、柱状のスペーサ５４５を形成する。次に、ガラス基板５００全面に配向膜５４６を形成する。スペーサ５４５は感光性樹脂膜を用いて形成することができる。配向膜５４６は必要に応じて形成する。また、配向膜５４６は必要に応じてラビング処理が行われる。
次に、図３１Ｃを用いて、対向基板の作製方法を説明する。ガラス基板５６０上に、カラーフィルタ５６１、およびＢＭ（ブラックマトリクス）５６２が形成される。表示部４００においては、ＢＭ５６２によりスイッチングトランジスタ４１１および保持容量４１３が遮光される。また、駆動回路４０６もＢＭ５６２で遮光される。
カラーフィルタ５６１およびＢＭ５６２上に透光性導電膜でなる対向電極５６３を形成する。対向電極５６３を構成する導電膜は画素電極５４４と同様に形成することができる。次に、ガラス基板５６０全面に配向膜５６４を形成する。配向膜５６４は必要に応じて形成する。また、配向膜５６４は必要に応じてラビング処理が行われる。
次に、図３１Ｂのガラス基板５００と、図３１Ｃのガラス基板５６０の間に液晶層５６６を形成することで、液晶表示装置（液晶モジュール）が完成する（図２８参照）。液晶素子４１２は、画素電極５４４、対向電極５６３および液晶層５６６で構成される。
液晶層５６６を形成するには、大別して２つの方法がある。１つは、注入口を残して、ガラス基板５００またはガラス基板５６０の一方の表面に未硬化のシール材を形成し、２枚のガラス基板５００とガラス基板５６０を貼り合わせ、シール材を硬化させる。次に。注入口から液晶材料を注入し、しかる後、注入口を封止する方法である。もう１つは、ガラス基板５００またはガラス基板５６０の一方の表面に未硬化のシール材を形成する。そして、シール材を形成した基板の表面に液晶材料を滴下し、他方の基板を貼り合わせて、シール材を硬化させる方法である。以上の工程により、アクティブマトリクス型液晶表示装置が作製される。なお、本実施形態では、ガラス基板５００上に駆動回路部４０６のみを表示部４００と一体的に作製したが、単結晶シリコン層５０３から駆動回路４０６以外の回路を形成することができる。単結晶シリコン層５０３から素子を形成することができるため、例えば演算回路を構成するＣＰＵ、ディスプレイ制御回路を構成する画像処理回路等をガラス基板５００上に形成することができる。
次に、図２７Ｃの画素回路を備えたアクティブマトリクス型ＥＬ表示装置の作製方法について説明する。図３２は、本実施形態のアクティブマトリクス型ＥＬ表示装置の構成例を示す断面図である。図３２はアクティブマトリクス型ＥＬ表示装置の主要部を図示しており、表示部４００として、表示制御用トランジスタ４２２および発光素子４２３が図示されている。さらに、駆動回路４０６として、ｎ型トランジスタ４３１、およびｐ型トランジスタ４３２でなるインバータ回路を図示している。
以下、図３３を用いて、ＥＬ表示装置の作製方法を説明する。図３３は、ＥＬ表示装置の作製方法を説明するための断面図であり、図示の仕方は図３２と同様である。
まず、図２９Ａ〜図３１Ａに示した工程に従って、表示部４００のトランジスタおよび容量素子、ならびに駆動回路４０６のトランジスタ、容量素子等を作製する。その状態を図３３Ａに示す。なお、表示制御用トランジスタ４２２において、絶縁膜５３５上に形成された導電膜５７１は発光素子用電源線であり、導電膜５７２は発光素子４２３を構成する画素電極であり、反射電極として機能する。
次に、パッシベーション膜５４２に導電膜５７２の表面を露出する開口部を形成する。パッシベーション膜５４２上に、導電膜５７２の端部を覆う絶縁膜５７３を形成する（図３３Ｂ参照）。
絶縁膜５７３は感光性樹脂で形成することが好ましい。感光性樹脂としては、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等がある。絶縁膜５７３は、発光素子４２３のＥＬ層を素子ごとに分割するための隔壁膜として機能する。次に、導電膜５７２上に、ＥＬ層５７４および対向電極５７５を形成する。ＥＬ層５７４としては、少なくとも発光層を形成し、該発光層の他に正孔注入層、正孔輸送層、電子輸送層又は電子注入層を適宜形成することができる。ＥＬ層５７４はインクジェット法等の塗布法や蒸着法により形成することができる。
対向電極５７５は透光性の電極である。対向電極５７５を構成する導電膜には、酸化インジウムに酸化スズを混ぜたインジウムスズ酸化物膜、インジウムスズ酸化物に酸化シリコンを混ぜたインジウムスズシリコン酸化物膜、酸化インジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物膜、酸化亜鉛膜、または酸化スズ膜等を用いることができる。
以上で、導電膜５７２と対向電極５７５との間に、少なくとも発光層を有するＥＬ層５７４が挟持された発光素子４２３が形成される（図３３Ｂ参照）。
次に、ガラス基板５００の上面にガラス基板５８１を固定する（図３２参照）。本実施形態では、ガラス基板５００とガラス基板５８１の間には、固体である樹脂５８２を設けている。樹脂５８２の代わりに、シール材により不活性ガスをガラス基板５００とガラス基板５８１の中に封入してもよい。また、なお、対向電極５７５を覆うように窒化シリコン膜等でなる保護膜を形成してもよい。
以上の工程によりＥＬ表示装置が作製される。なお、本実施形態では、発光素子４２３の光は、導電膜５７２で反射され、対向電極５７５を通過し、ガラス基板５８１から外部に取り出されるが、光の取り出す方向はガラス基板５００側でも良い。この場合は、導電膜５７２を透光性の導電膜で形成し、対向電極５７５を反射電極として形成すればよい。
本実施形態の表示装置を用いて様々な電気機器を作製することができる。電気機器としては、ビデオカメラおよびデジタルカメラ等のカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）やハードディスク等の記憶媒体に記憶されている画像データを表示する表示装置を備えた装置）等が含まれる。図３４Ａ〜図３４Ｈおよび図３５Ａ〜図３５Ｃを用いて、電気機器の具体的な態様を説明する。
図３４Ａはテレビ受像器１９００の外観図である。テレビ受像器１９００は、筐体１９０１、支持台１９０２を有する。筐体１９０１には、表示部１９０３、スピーカー部１９０４、ビデオ入力端子１９０５等が設けられている。表示部１９０３には、本発明の半導体装置が用いられている。本発明により、高精細な画像を表示できるテレビ受像器１９００を提供することができる。
図３４Ｂは、デジタルカメラ１９１０の外観図である。本体１９１１の正面部分には受像部１９１３が設けられており、本体１９１１の上面部分にはシャッターボタン１９１６が設けられている。また、本体１９１１の背面部分には、表示部１９１２、操作ボタン１９１４、および外部接続ポート１９１５が設けられている。表示部１９１２には、本発明の半導体装置が用いられている。本発明により、高精細な画像を表示することが可能な表示部を備えたデジタルカメラを提供することができる。
図３４Ｃはノート型パーソナルコンピュータ１９２０の外観図である。パーソナルコンピュータ１９２０は、筐体１９２１および筐体１９２２を有する。筐体１９２１には、キーボード１９２４、外部接続ポート１９２５、ポインティングデバイス１９２６が設けられている。また、筐体１９２２には表示部１９２３が設けられている。表示部１９２３には、本発明の半導体装置が用いられている。本発明により、高性能なノート型パーソナルコンピュータを安価に提供することができる。
図３４Ｄは携帯型情報端末１９３０の外観図である。筐体１９３１には、表示部１９３２、スイッチ１９３３、操作ボタン１９３４、および赤外線ポート１９３５等が設けられている。表示部１９３２には、本発明の半導体装置が用いられている。本発明により高精細な表示部を有する携帯型情報端末を提供することができる。
図３４Ｅには画像再生装置の一例として、ＤＶＤ再生装置１９４０の外観図を示す。ＤＶＤ再生装置１９４０は筐体１９４１および筐体１９４２を有する。筐体１９４１には、表示部１９４４、記録媒体読込部１９４５および操作ボタン１９４６等が設けられている。また、筐体１９４２には、スピーカー部１９４７および表示部１９４３等が設けられている。表示部１９４３および表示部１９４４には、それぞれ、本発明の半導体装置が用いられている。本発明により、高精細な表示部を有するＤＶＤ再生装置を提供することができる。
図３４Ｆは電子書籍１９５０の外観図である。筐体１９５１には操作ボタン１９５３、および複数の表示部１９５２が設けられている。表示部１９５２には、本発明の半導体装置が用いられている。本発明により、高精細な表示部を有する電子書籍を提供することができる。
図３４Ｇはビデオカメラ１９６０の外観図である。筐体１９６１には外部接続ポート１９６４、リモコン受信部１９６５、受像部１９６６、バッテリー１９６７、音声入力部１９６８、および操作キー１９６９等が設けられている、また、筐体１９６１には、表示部１９６２を有する筐体１９６３が取り付けられている。表示部１９６２には、本発明の半導体装置が用いられている。本発明により、高性能なビデオカメラを安価に提供することができる。
図３４Ｈは携帯電話１９７０の外観図である。筐体１９７２には、表示部１９７３、音声入力部１９７４、音声出力部１９７５、操作ボタン１９７６、および外部接続ポート１９７７等が設けられている。筐体１９７２にはアンテナ等が内蔵されている。表示部１９７３には、本発明の半導体装置が用いられている。本発明により、高精細な表示部を有する携帯電話を安価に提供することができる。よって、携帯電話１９７０にハイビジョンテレビ放送の受像器を内蔵させることで、その高精細な映像を携帯電話で視聴することができる。
図３５Ａ〜図３５Ｃに、本発明を適用した携帯電話１８００の構成の一例を示す。図３５Ａが正面図であり、図３５Ｂが背面図であり、図３５Ｃが展開図である。携帯電話１８００は、電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。携帯電話１８００は、カメラを内蔵しており、静止画、動画の撮影が可能となっている。
携帯電話１８００は、筐体１８０１および筐体１８０２二つの筐体で構成されている。筐体１８０１には、表示部１８０５、スピーカー１８０６、マイクロフォン１８０７、操作キー１８０８、ポインティングデバイス１８０９、カメラ用レンズ１８１０、外部接続端子１８１１、およびイヤホン端子１８１２等が設けられている。表示部１８０５には、本発明の半導体装置が用いられており、高画質の表示を行うことができる。筐体１８０２には、キーボード１８１５、外部メモリスロット１８１６、カメラ用レンズ１８１７、ライト１８１８等を備えている。また、アンテナは筐体１８０１内部に内蔵されている。また、上記構成に加えて、非接触型ＩＣチップ、小型記録装置等が内蔵されていてもよい。また、携帯電話１８００は、上記機能に加えて、赤外線通信機能、テレビ受信機能等を備えたものであってもよい。
表示部１８０５は、使用形態に応じて表示の方向が適宜変化する。表示部１８０５と同一面上にカメラ用レンズ１８１０を備えているため、テレビ電話が可能である。また、表示部１８０５をファインダーにしてカメラ用レンズ１８１７およびライト１８１８で静止画および動画の撮影が可能である。スピーカー１８０６およびマイクロフォン１８０７の機能は音声通話に限らず、テレビ電話、録音、再生等の動作に適用される。操作キー１８０８の操作により、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。また、重なり合った筐体１８０１と筐体１８０２はスライドし、図３５Ｃのように展開する。展開させた状態では、携帯電話１８００を携帯情報端末として使用できる。この状態では、キーボード１８１５、ポインティングデバイス１８０９を用いて、円滑な操作が可能である。外部接続端子１８１１はＡＣアダプタおよびＵＳＢケーブル等の各種ケーブルと接続可能であり、充電およびパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１８１６に記録媒体を挿入することで、より大容量のデータの保存および移動に対応できる。
以下、電磁波照射処理により単結晶シリコンウエハを分割することで、ガラス基板のシュリンクが抑えられること、ならびに、レーザ照射処理による単結晶シリコン層の結晶性の向上および平坦化について説明する。さらに、レーザ照射処理の前に加熱処理を行って、単結晶シリコン層の水素濃度を低下させることで、レーザ照射処理の再現性が向上することを説明する。
以上のことを説明するため、本実施例では、ガラス基板と単結晶シリコンウエハを貼り合わせて、単結晶シリコン層がガラス基板に固定された半導体基板を作製する方法を説明する。なお、本実施例では、基板固定処理と電磁波照射処理を１回行い、１枚のガラス基板に１枚の単結晶シリコンウエハを固定している。以下、図３６を参照して、本実施例の半導体基板の製造方法について説明する。
まず、ベース基板および単結晶半導体基板を準備する。図３６Ａはベース基板の準備工程を説明する断面図である。ベース基板として、ガラス基板２００を用いた。ガラス基板２００は、厚さ０．７ｍｍの無アルカリガラス基板（商品名 ＡＮ１００）である。
図３６Ｂ−１、図３６Ｂ−２および図３６Ｂ−３は、単結晶半導体基板の準備工程を説明する断面図である。単結晶半導体基板として、単結晶シリコンウエハ２１０を用いた。単結晶シリコンウエハ２１０は５インチ角の四角い基板である。その導電型はｐ型で、抵抗率は１０Ω・ｃｍ程度である。また、結晶方位は、主表面が（１００）であり、側面が＜１１０＞である。
本実施例では、バッファ層として、単結晶シリコンウエハ２１０に形成されるバッファ層を３層の絶縁膜で形成した。バッファ層として単結晶シリコンウエハ２１０の表面に、酸化窒化シリコン膜２０１、窒化酸化シリコン膜２０２、および酸化シリコン膜２０３を形成した。各膜の厚さは、以下の通りである。
・酸化窒化シリコン膜２０１ １００ｎｍ
・窒化酸化シリコン膜２０２ ５０ｎｍ
・酸化シリコン膜２０３ ５０ｎｍ
単結晶シリコンウエハ２１０を洗浄した後、その表面にＰＥＣＶＤ法により、厚さ１００ｎｍの酸化窒化シリコン膜２０１と、厚さ５０ｎｍの窒化酸化シリコン膜２０２とを形成した（図３６Ｂ−１参照）。酸化窒化シリコン膜２０１の成膜条件は次の通りであり、プロセスガスは、ＳｉＨ４、およびＮ２Ｏであり、その流量比はＳｉＨ４＼Ｎ２Ｏ＝４＼８００であり、成膜工程の基板温度は４００℃である。窒化酸化シリコン膜２０２の成膜条件は次の通りであり、プロセスガスは、ＳｉＨ４、ＮＨ３、Ｎ２Ｏ、およびＨ２であり、その流量比は、ＳｉＨ４＼ＮＨ３＼Ｎ２Ｏ＼Ｈ２＝１０＼１００＼２０＼４００あり、成膜工程の基板温度は３００℃である。
次に、水素イオン２０４を単結晶シリコンウエハ２１０に照射し、損傷領域２０５を形成する（図３６Ｂ−２参照）。この工程では、イオンドーピング装置を用い、水素イオン２０４のソースガスに１００％水素ガス（Ｈ２ガス）を用いた。水素ガスを励起して生成されたプラズマ中のイオンを質量分離せずに、電界で加速して単結晶シリコンウエハ２１０に照射して、損傷領域２０５を形成した。イオンドーピング装置において、水素ガスを励起することで、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋という３種類のイオン種が生成された。これらのイオン種が単結晶シリコンウエハ２１０に照射された。
次に、窒化酸化シリコン膜２０２上に、ＰＥＣＶＤ法により、厚さ５０ｎｍの酸化シリコン膜２０３を形成した（図３６Ｂ−３参照）。酸化シリコン膜２０３の成膜用プロセスガスには、ＴＥＯＳおよびＯ２を用い、成膜工程の温度は３００℃とした。ここでは、膜２０１〜２０３および損傷領域２０５が形成された単結晶シリコンウエハ２１０を「ドナー基板２１１」と呼ぶ。
図３６Ｃは基板固定処理を説明する断面図である。ガラス基板２００、および膜２０１〜２０３が形成された単結晶シリコンウエハ２１０を純水中で超音波洗浄し、さらに、オゾンを含む純水で洗浄した後、ガラス基板２００表面と単結晶シリコンウエハ２１０表面に形成された酸化シリコン膜２０３を密着させて、接合させた（図３６Ｃ参照）。
次に、損傷領域２０５で、単結晶シリコンウエハ２１０（ドナー基板２１１）を劈開させるため、電磁波２０６を単結晶シリコンウエハ２１０（ドナー基板２１１）に照射した。図３６Ｄは電磁波照射処理を説明する断面図である。図３６Ｄ中の参照符号２０７が付された層は、単結晶シリコンウエハ２１０から分離された単結晶シリコン層２０７である。ここでは、電磁波照射処理までを行って作製した半導体基板を「半導体基板ｘ」と呼ぶ。
本実施例では、２種類の電磁波２０６を照射した。１つは周波数が２．４５ＧＨｚ（波長約１２ｃｍ）の電磁波であり、もう１つは周波数が２８ＧＨｚ（波長約１ｍｍ）の電磁波である。電磁波２０６の照射で、単結晶シリコンウエハ２１０の温度が３００℃以上３５０℃以下の温度に上昇すると、損傷領域２０５で単結晶シリコンウエハ２１０の劈開が起こる。また、電磁波２０６の照射時には、ガラス基板２００およびドナー基板２１１を加熱する、または冷却する等の意図的な温度制御を行っていない。
以下、特段の断りが無い限り、電磁波照射処理で照射した電磁波２０６について、周波数が２．４５ＧＨｚの電磁波を「マイクロ波」と呼び、周波数が２８ＧＨｚの電磁波を「ミリ波」と呼ぶこととする。
次に、半導体基板ｘをレーザ照射処理した。または、半導体基板ｘを加熱処理して、単結晶シリコン層２０７に含まれる水素を低下させた後、レーザ照射処理を行った。
図３６Ｅは半導体基板ｘの加熱処理を説明する断面図である。加熱処理は加熱炉で行った。まず、加熱炉で半導体基板ｘを５００℃で１時間の加熱した後、引き続き、５５０℃で４時間加熱した。図３６Ｅには、単結晶シリコン層２０７が加熱されることによって、単結晶シリコン層２０７から水素ガス２０９が気相中に放出されることを図示している。ここでは、加熱処理後の半導体基板ｘを「半導体基板ｙ」と呼び、加熱処理後の単結晶シリコン層２０７を「単結晶シリコン層２０８」と呼ぶこととする。
半導体基板ｘおよび半導体基板ｙのレーザ照射処理は同様に行った。図３６Ｆ、図３６Ｇは、それぞれ、半導体基板ｘおよび半導体基板ｙのレーザ照射処理工程を説明する断面図である。
単結晶シリコン層２０７または単結晶シリコン層２０８にレーザ光２１２を照射し、溶融させ、再結晶化させた。レーザ発振器には、波長３０８ｎｍのビームを発振するＸｅＣｌエキシマレーザを用いた。レーザ光２１２のパルス幅は２５ｎｓｅｃであり、繰り返し周波数は３０Ｈｚである。レーザ光２１２は光学系により、照射面でのビーム形状を線状に集光して、レーザ光２１２を幅方向（ビーム形状の短軸方向）に走査した。また、レーザ照射時には半導体基板ｘおよび半導体基板ｙは加熱せず、これらの温度を室温にした。つまり、半導体基板ｘおよび半導体基板ｙの意図的な温度制御は行っていない。
なお、レーザ照射処理を行う前に、半導体基板ｘ、および半導体基板ｙを純水で洗浄し、１／１００に希釈されたフッ酸で単結晶シリコン層２０７、２０８を処理して、その表面に形成された自然酸化膜を除去した。
ここでは、レーザ照射処理後の半導体基板ｘを「半導体基板Ａ」と呼び（図３６Ｈ参照）、レーザ照射処理後の半導体基板ｙを「半導体基板Ｂ」と呼ぶことにする（図３６Ｉ参照）。また、レーザ照射処理後の単結晶シリコン層２０７を「単結晶シリコン層２１５」と呼び、レーザ照射処理後の単結晶シリコン層２０８を「単結晶シリコン層２１６」と呼ぶことにする。
本実施例の方法で作製した半導体基板の単結晶シリコン層について、ラマンスペクトルの測定、光学顕微鏡による観察、および、水素濃度の測定を行った。以下の実施例で測定結果について説明する。
本実施例では、電磁波照射処理により単結晶シリコンウエハを分割することで、ガラス基板のシュリンクが抑えられることを説明する。本実施例では、電磁波照射処理後の半導体基板ｘ−１のガラス基板２００のシュリンク量を測定した。
なお、実施例２〜５の説明において、同じ条件で作製された半導体基板（ｘ、ｙ、ＡおよびＢ）を区別するため、各半導体基板を分類するルファベットの後に番号「−１」等を付けて、「半導体基板ｘ−１」等と呼ぶこととする。
基板固定処理によるシュリンク量を測定するため、ガラス基板２００と接合する前に、ドナー基板２１１にアライメントマークを形成した。アライメントマークを形成したドナー基板２１１をガラス基板２００に貼り合わせ、しかる後、電磁波照射処理を行い、半導体基板ｘ−１を作製した。この半導体基板ｘ−１のアライメントマーカのズレから、シュリンク量を算出した。また、比較例として、加熱炉による６００℃の熱処理によって単結晶シリコンウエハ２１０を分割した半導体基板ｚ−１を作製し、半導体基板ｚ−１のガラス基板２００のシュリンク量も算出した。
図３７Ａは半導体基板ｘ−１の光学顕微鏡観察写真であり、図３７Ｂは比較例の半導体基板ｚ−１の光学顕微鏡観察写真である。また、図３８Ａは、半導体基板ｘ−１およびｚ−１に形成したアライメントマーク２３０の平面図であり、図３８Ｂはアライメントマーク２３０の形成位置を説明するための平面図である。
半導体基板ｘ−１の損傷領域２０５を形成するための水素イオンドーピングの条件は、加速電圧５０ｋＶ、ドーズ量３．５×１０１６ｉｏｎｓ／ｃｍ３とした。イオンドーピング装置には、プラズマ放電用電極にフィラメントが用いられている装置を使用した。電磁波照射処理では、周波数が２．４５ＧＨｚのマイクロ波を３分間照射した。マイクロ波のパワーは９００Ｗとした。半導体基板ｘ−１の単結晶シリコン層２０７の厚さは約１００ｎｍであった。
比較例の半導体基板ｚ−１の作製工程では、半導体基板ｘ−１と同じ条件でドナー基板２１１を作製し、ガラス基板２００に固定したが、単結晶シリコンウエハ２１０を分割するため、電磁波照射処理の代わりに、減圧ＣＶＤ装置（以下、「ＬＰＣＶＤ装置」と呼ぶ。）で６００℃の加熱処理を行った。ＬＰＣＶＤ装置のチャンバーの雰囲気を窒素雰囲気にし、チャンバー内に、ドナー基板２１１が接合されたガラス基板２００を設置した。まず、温度を２００℃に上昇し、２００℃で２時間ドナー基板２１１を加熱した。しかる後、加熱温度を６００℃まで上昇させ、６００℃で２時間、ドナー基板２１１を加熱した。その後、加熱温度を下げ、温度が４００℃まで下がった時点で、分割された単結晶シリコンウエハ２１０と、単結晶シリコン層が固定されたガラス基板２００（つまり、半導体基板ｚ−１）とを、チャンバーから取り出した。
半導体基板ｘ−１および半導体基板ｚ−１には、単結晶シリコンウエハ２１０を分割する前に、アライメントマーク２３０を作製した。アライメントマーク２３０は、ガラス基板２００上面に形成された、マーク２３１〜２３７でなる（図３８Ａ参照）。マーク２３１、２３２および２３３はレジストで形成され、マーク２３４、２３５、２３６および２３７は、酸化窒化シリコン膜２０１、窒化酸化シリコン膜２０２、酸化シリコン膜２０３でなる積層膜で形成される。また、図３８Ｂに示すように、アライメントマーク２３０はガラス基板２００の片側に３つ、その反対側に３つ形成される。図３８Ｂの領域２４０−１〜２４０−６は、アライメントマーク２３０が形成される領域を示している。
アライメントマーク２３０の形成は次のように行った。ドナー基板２１１を形成した後、単結晶シリコンウエハ２１０をエッチングして、アライメントマーク２３０を形成する領域から、単結晶シリコンウエハ２１０を除去した。そして、単結晶シリコンウエハ２１０を部分的に除去したドナー基板２１１とガラス基板２００を接合した（図３６Ｃ参照）。この状態では、ガラス基板２００の領域２４０−１〜２４０−６には、単結晶シリコンウエハ２１０が存在していなく、酸化窒化シリコン膜２０１、窒化酸化シリコン膜２０２および酸化シリコン膜２０３でなる積層膜が存在していた。この積層膜をエッチングして、図３８Ａに示すマーク２３４、２３５、２３６および２３７を、それぞれ、領域２４０−１〜２４０−６に形成した。さらに、フォトリソグラフィー工程により、これらの領域２４０−１〜２４０−６に、それぞれ、レジストでなるマーク２３１、２３２および２３３を形成した。以上で、領域２４０−１〜２４０−６に、それぞれ、アライメントマーク２３０が形成された。
図３７Ａと図３７Ｂを対比すると明らかなように、電磁波照射処理で単結晶シリコンウエハ２１０を分割した半導体基板ｘ−１では、アライメントマーク２３０はほとんどずれてない。他方、６００℃の加熱処理をした半導体基板ｚ−１では、アライメントマーク２３０が、縦方向、横方向にずれている。なお、半導体基板ｘ−１、ｚ−１共に、使用したガラス基板２００に対して、６００℃以上の高温の熱処理により基板を予めシュリンクさせる処理は行っていない。
ガラス基板２００のシュリンク量は、アライメントマーク２３０の２つのマーク間の距離（ｄ−１、ｄ−２、ｄ−３およびｄ−４）から算出される（図３８Ａ参照）。本実施例では、ガラス基板２００の４隅（領域２４０−１、領域２４０−３、領域２４０−４および領域２４０−６）に形成されているアライメントマーク２３０について、距離ｄ−１および距離ｄ−２から横方向のシュリンク量を算出し、距離ｄ−３および距離ｄ−４から縦方向のシュリンク量を算出した。
半導体基板ｘ−１では、シュリンク量は縦横共に１６ｐｐｍ程度であった。これに対して、半導体基板ｚ−１では、シュリンク量は縦横共に１６０ｐｐｍ以上であった。つまり、６００℃以上の加熱処理の代わりに、電磁波照射処理を行って、単結晶シリコンウエハ２１０を分割することで、ガラス基板２００のシュリンク量を１／１０以下と、格段に小さくすることができた。
したがって、基板固定処理と電磁波照射処理を繰り返し行っても、電磁波照射処理でガラス基板がほとんどシュリンクしないので、本発明の半導体基板の作製方法により、２度目以降の基板固定処理でも、位置決めを精度良く行って、単結晶シリコンウエハをガラス基板に固定することが可能になる。
電磁波照射処理でガラス基板２００のシュリンクが抑えられるのは、ガラス基板２００が４００℃以上に加熱されないからである。図３９Ａは、周波数２．４５ＧＨｚのマイクロ波を照射したときの単結晶シリコンウエハの温度変化を示すグラフであり、図３９Ｂは、周波数が２８ＧＨｚのミリ波を照射したときのドナー基板２１１の温度変化を示すグラフである。
図３９Ａの温度の計測は次のように行った。マイクロ波照射装置で、３分〜１０分間、マイクロ波を単結晶シリコンウエハに照射した。マイクロ波の照射後、直ちに装置の扉を開け、放射温度計により、装置内におかれている単結晶シリコンウエハの温度を測定した。マイクロ波の照射時間は、１８０秒（３分）、３００秒（５分）、６００秒（１０分）、および９００秒（１５分）である。また、マイクロ波のパワーは３００Ｗ、４５０Ｗおよび９００Ｗとした。
図３９Ａに示すように、マイクロ波を単結晶シリコンウエハに１０分間以上照射しても、単結晶シリコンウエハの温度は３５０℃以上に上昇しないことが分かる。よって、マイクロ波はガラス基板２００にほとんど吸収されないことからも、電磁波照射処理において、ドナー基板２１１（単結晶シリコンウエハ）が接合したガラス基板２００も、マイクロ波の照射によってその温度は３５０℃を越えることがない。
また、図３９Ｂの温度の計測は次のように行った。ミリ波加熱装置（富士電波工業製 ＦＭＷ−１０−２８）を用い、ドナー基板２１１が接合したガラス基板２００に対して、周波数２８ＧＨｚ（波長約１ｍｍ）のミリ波を照射した。ミリ波を照射しながら装置内の熱電対により単結晶シリコンウエハ２１０の温度変化を測定した。図３９Ｂにはミリ波のパワーの時間変化も示している。この温度測定では、単結晶シリコンウエハ２１０の最大到達温度を３５０℃に設定し、かつ最大到達温度（３５０℃）が２分間保持されるように、装置のプログラムによりミリ波のパワーを調節した。この条件によりミリ波を照射することで、単結晶シリコンウエハ２１０が分割した。ミリ波はガラス基板２００にほとんど吸収されないことから、ミリ波の照射によって、ガラス基板２００を４００℃以上に加熱することなく、単結晶シリコンウエハ２１０を分割することが可能なことが分かった。なお、単結晶シリコンウエハ２１０の最大到達温度を３００℃に設定して、ミリ波照射を行った場合は、単結晶シリコンウエハ２１０は分割しなかった。
以上、述べたとおり、単結晶半導体基板の分割に、３００ＭＨｚ以上３００ＧＨｚの電磁波を用いることで、従来の加熱炉、やＲＴＡ装置による加熱処理（輻射や熱伝導によって、被処理物を加熱する処理）よりもガラス基板のシュリンクを格段に抑えることが可能である。また、その処理時間は５分以下と非常に短い。したがって、電磁波照射処理は、１枚のベース基板に対して、単結晶半導体基板の分割処理を複数回行う半導体基板の作製方法において、非常に有用な分割処理である。
本実施例では、半導体基板Ｂ−２の単結晶シリコン層２１６（図３６Ｉ参照）の結晶性を評価する。結晶性を評価するために、ラマン分光測定および光学顕微鏡観察を行った。さらに、本実施例では、レーザ照射処理される単結晶シリコン層中の水素濃度がレーザ照射処理の効果に影響することを説明する。
まず、半導体基板Ｂ−２の作製方法を説明する。損傷領域２０５を形成するための水素イオンドーピングの条件は、加速電圧４５ｋＶ、ドーズ量３．５×１０１６ｉｏｎｓ／ｃｍ３とした。イオンドーピング装置には、高周波によりプラズマ放電を発生させる装置を使用した。電磁波照射処理では、マイクロ波（周波数２．４５ＧＨｚ）を照射した。使用した装置は、図３９Ａの温度測定を行ったマイクロ波加熱装置である。パワーを９００Ｗにして、２分間マイクロ波を単結晶シリコンウエハ２１０に照射して、単結晶シリコンウエハ２１０を分割し、半導体基板ｘ−２を作製した（図３６Ｄ参照）。半導体基板ｘ−２の単結晶シリコン層２０７の厚さは、約９０ｎｍ程度であった。
加熱炉でこの半導体基板ｘ−２を加熱処理し、半導体基板ｙ−２を作製した（図３６Ｅ参照）。加熱炉において半導体基板を５００℃で１時間加熱し、さらに、５５０℃で４時間加熱した。この半導体基板ｙ−２の単結晶シリコン層２０８にエキシマレーザ光を照射し、半導体基板Ｂ−２を作製した。レーザ照射処理の条件は次の通りである。
レーザ発振器には、波長３０８ｎｍのビームを発振するＸｅＣｌエキシマレーザを用いた。レーザ光のパルス幅は２５ナノ秒であり、繰り返し周波数は３０Ｈｚであった。走査速度は１．０ｍｍ／秒とした。この走査速度は、レーザビームのパルスのオーバーラップ率が９０％で、同じ領域にパルスが約１０ショット照射される条件である。また、窒素気体雰囲気とするため、レーザ光の被照射面に窒素ガスを吹き付けながらレーザ光を照射した。
本実施例では、比較例として半導体基板β−２を作製した。半導体基板β−２は、レーザ照射処理前の加熱処理を行わず、他は、半導体基板Ｂ−２と同じ条件で作製した基板である。つまり、半導体基板ｘ−２をレーザ照射処理して作製した基板が半導体基板β−２である。
レーザ照射処理において、レーザ光の照射エネルギー密度を変化させて、半導体基板Ｂ−２およびβ−２に対するレーザ照射処理の効果を確認した。レーザ光の照射エネルギー密度は、以下の通りである。
・４９７ｍＪ／ｃｍ２
・５２１ｍＪ／ｃｍ２
・５４４ｍＪ／ｃｍ２
・５６８ｍＪ／ｃｍ２
・５９２ｍＪ／ｃｍ２
・６１６ｍＪ／ｃｍ２
・６３９ｍＪ／ｃｍ２
・６６１ｍＪ／ｃｍ２
・６８３ｍＪ／ｃｍ２
・７０４ｍＪ／ｃｍ２
図４０に、半導体基板Ｂ−２およびβ−２の単結晶シリコン層のラマン分光の測定結果を示す。図４０Ａはラマンシフトのグラフであり、図４０Ｂはラマンスペクトルの半値全幅（ＦＷＨＭ；ｆｕｌｌ ｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）のグラフである。グラフの横軸はレーザ光の照射エネルギー密度であり、エネルギー密度が０ｍＪ／ｃｍ２のデータは、レーザ照射処理前の単結晶シリコン層のデータである。ラマンスペクトルは、同じ照射エネルギー密度でレーザ光が照射された単結晶シリコン層について５箇所測定している。
図４１は、半導体基板Ｂ−２およびβ−２の単結晶シリコン層の光学顕微鏡観察写真であり、暗視野観察による写真である。観察倍率は１００倍である。写真に付されている数値はレーザ光の照射エネルギー密度である。
図４０Ａに示すラマンシフトのピーク波数（ピーク値ともいう。）は、結晶格子の振動モードで決定される値であり、結晶の種類によって固有の値となる。内部応力のない単結晶シリコンのラマンシフトは５２０．６ｃｍ−１である。シリコンのラマンシフトがこの波数に近いほど、その結晶構造が単結晶に近く、結晶性が良いことを示しているので、ラマンシフトを結晶性を評価するための指標とすることができる。
また、図４０Ｂに示すＦＷＨＭが小さいほど、結晶状態に揺らぎが少なく、均一であることを示している。使用した単結晶シリコンウエハのＦＷＨＭは、２．６４ｃｍ−１であり、単結晶シリコン層のＦＷＨＭがこの値に近いほど、その結晶性が単結晶シリコンウエハのように均一な結晶構造を有していることを示しているので、ＦＷＨＭを結晶性を評価するための指標とすることができる。
図４０Ａおよび図４０Ｂのグラフ（ラマン分光測定の結果）から、レーザ照射処理によって、単結晶シリコン層の結晶性を向上させて、加工する前の単結晶シリコンウエハと同程度の結晶性に回復させることが可能なことが分かる。また、このラマン分光測定の結果からは、加熱処理をした半導体基板Ｂ−２の方が、半導体基板β−２よりも小さいエネルギー密度で単結晶シリコン層の結晶性が回復することが分かる。
さらに、エネルギー密度が０ｍＪ／ｃｍ２の場合の半導体基板Ｂ−２と半導体基板β−２のデータを比較することで、加熱処理により単結晶シリコン層の結晶性が向上していることが分かる。よって、レーザ照射処理前に５００℃以上の加熱処理を行い、単結晶シリコン層の結晶性を向上することで、レーザ照射処理に必要なレーザ光の照射エネルギーを小さくすることができるので、このような加熱処理を行うことは好ましい。
図４１の光学顕微鏡写真は、図４０Ａおよび図４０Ｂのラマン分光測定を行った単結晶シリコン層の暗視野観察写真である。暗視野観察は、試料に対して斜め方向から光を照明して、試料の散乱光・回折光を観察する方法である。よって、試料の表面が平坦な場合は、照明光の散乱、回折がないため、その観察像は黒い像となる。半導体基板Ｂ−２では照射エネルギー密度が５２１ｍＪ／ｃｍ２以上６６１ｍＪ／ｃｍ２以下で、単結晶シリコン層の暗視野観察像のカラー写真は黒い像である。このことは、レーザ光を照射することで、単結晶シリコン層の平坦化できることを示している。なお、平坦化を実現するレーザ光の照射エネルギー密度のしきい値があるが、これは、単結晶シリコン層を溶融させることが必要であるからである。
他方、半導体基板β−２には、黒い暗視野観察像がない。これは、半導体基板β−２では、加熱処理を行っていないため、レーザ照射処理前の半導体基板ｘ−２の単結晶シリコン層に多量の水素が存在していることが原因である。レーザ光の照射によって、水素が単結晶シリコン層から噴出すると、その表面を平坦化できなくなる。つまり、レーザ照射処理によって、結晶性の向上および平坦化を再現性良く行うためには、単結晶シリコン層の水素濃度が影響する。
レーザ照射処理前の半導体基板ｘ−２およびｙ−２について、それぞれ、単結晶シリコン層（２０７、２０８）中の水素濃度を測定した。合わせて、レーザ照射処理後の半導体基板Ｂ−２およびβ−２についても、単結晶シリコン層の水素濃度を測定した。水素濃度は、二次イオン質量分析法（ＳＩＭＳ、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で分析した。
図４２は、半導体基板ｘ−２、および半導体基板ｙ−２の水素濃度の深さ方向プロファイルである。図４３は、半導体基板Ｂ−２、半導体基板β−２の水素濃度の深さ方向プロファイルである。図４３には、レーザ光の照射エネルギー密度が５６８ｍＪ／ｃｍ２、および６６１ｍＪ／ｃｍ２である半導体基板Ｂ−２と、５６８ｍＪ／ｃｍ２である半導体基板β−２の測定結果を示している。ただし、図４２および図４３のグラフにおいて、水素濃度の値は単結晶シリコン層内のみ有効である。
半導体基板ｘ−２は加熱処理未処理の半導体基板であり、この半導体基板ｘ−２をレーザ照射処理をしたものが半導体基板β−２である。また、半導体基板ｙ−２は加熱処理済みの半導体基板であり、この半導体基板ｙ−２をレーザ照射処理したものが半導体基板Ｂ−２である。図４２を参照すると、加熱処理前の半導体基板ｘ−２の単結晶シリコン層２０７の水素濃度（最小値）は約４×１０２１ａｔｏｍｓ／ｃｍ３であり、加熱処理を行うことで、半導体基板ｙ−２の単結晶シリコン層２０８の水素濃度は、５×１０２０ａｔｏｍｓ／ｃｍ３程度に減少している。
したがって、図４１および図４２は、単結晶シリコン層の水素濃度が４×１０２１ａｔｏｍｓ／ｃｍ３以上であると、レーザ照射処理で単結晶シリコン層の平坦化が困難になること、また、その水素濃度が５×１０２０ａｔｏｍｓ／ｃｍ３程度であると、レーザ光の照射で、単結晶シリコン層の結晶性の回復および平坦化が行えることを示している。
また、図４３は半導体基板ｘ−２および半導体基板ｙ−２をそれぞれレーザ照射処理することで、それぞれの単結晶シリコン層の水素が減少することを示している。また、照射エネルギーが高いほど、水素濃度が低くなることも示している。加熱処理を行った半導体基板Ｂ−２では、単結晶シリコン層２１６の水素濃度の最低値は検出下限である。他方、半導体基板β−２の単結晶シリコン層の水素濃度の最低値は、約１×１０１９ａｔｏｍｓ／ｃｍ３である。
図４０および図４１の結晶性の評価結果と、図４２および図４３の水素濃度の測定結果から、レーザ照射処理を行うには、単結晶シリコン層は、水素濃度が１×１０２１ａｔｏｍｓ／ｃｍ３以下であることが好ましいことが分かる。よって、レーザ照射処理前に４１０℃以上の加熱処理を半導体基板に行って、その単結晶シリコン層中の水素濃度を低下させておくことで、レーザ照射処理による結晶性の向上および平坦化を再現性良く行うことができる。この加熱処理の温度は５００℃以上が好ましく、５５０℃以上がより好ましい。これは、温度が高いほど、処理時間を短縮できること、また、単結晶シリコン層の結晶性がより向上するからである。
本実施例では、半導体基板Ａ−１の単結晶シリコン層２１５の結晶性を評価する。この評価のために、光学顕微鏡観察を行った。まず、半導体基板Ａ−１の作製方法を説明する。
損傷領域２０５を形成するための水素イオンドーピングの条件は、加速電圧５０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ３とした。イオンドーピング装置には、プラズマ放電用電極にフィラメントが用いられている装置を使用した。電磁波照射処理では、ミリ波（周波数２８ＧＨｚ）を照射した。ミリ波の照射は、図３９Ｂの温度測定と同様に行った。３５０℃の温度で２分間、単結晶シリコンウエハ２１０を加熱するように、ミリ波のパワーを制御した。
レーザ照射処理は、半導体基板Ｂ−２と同じ条件で行ったが、本実施例の半導体基板Ａ−１は、レーザ照射処理前の加熱処理を行っていない（図３６Ｈ参照）。レーザ光の照射エネルギー密度は以下の通りである。
・５７４ｍＪ／ｃｍ２
・５９１ｍＪ／ｃｍ２
・６０７ｍＪ／ｃｍ２
・６２３ｍＪ／ｃｍ２
・６３９ｍＪ／ｃｍ２
・６５６ｍＪ／ｃｍ２
・６７２ｍＪ／ｃｍ２
・６８８ｍＪ／ｃｍ２
・７０４ｍＪ／ｃｍ２
図４４は、半導体基板Ａ−１の単結晶シリコン層２１５の光学顕微鏡観察写真であり、暗視野観察による写真である。観察倍率は１００倍である。写真に付されている数値はレーザ光の照射エネルギー密度である。半導体基板Ａ−１の単結晶シリコン層２１５の厚さは、９０ｎｍ程度である。照射エネルギー密度が６２３ｍＪ／ｃｍ２以下では、レーザ照射処理によって、平坦化および結晶性が回復されている。図４４の写真は、本実施例の水素ドーピングの条件では、レーザ照射処理前に加熱処理を行わなくとも、レーザ照射処理で単結晶シリコン層の結晶性の向上および平坦化が可能なことを示している。
図４５は、レーザ照射処理前の半導体基板Ａ−１の水素濃度の深さ方向プロファイルである。水素濃度はＳＩＭＳにより測定した。半導体基板Ａ−１の単結晶シリコン層２１５の水素濃度は、１×１０２１ａｔｏｍｓ／ｃｍ３以下であり、約２×１０２０ａｔｏｍｓ／ｃｍ３である。なお、図４５において、水素濃度の値は単結晶シリコン層２１５内のみ有効である。
本実施例では、半導体基板Ｂ−３の結晶性を評価する。この評価のために、光学顕微鏡観察を行った。まず、半導体基板Ｂ−３の作製方法を説明する。
損傷領域２０５を形成するための水素イオンドーピングの条件は、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ３とした。イオンドーピング装置には、高周波によりプラズマ放電を発生させる装置を使用した。電磁波照射処理では、半導体基板Ａ−１と同じ条件でミリ波を照射した。加熱処理およびレーザ照射処理は、半導体基板Ｂ−２と同じ条件で行った。レーザ光の照射エネルギー密度は以下の通りである。
・５６５ｍＪ／ｃｍ２
・５７９ｍＪ／ｃｍ２
・５９４ｍＪ／ｃｍ２
・６０９ｍＪ／ｃｍ２
・６２３ｍＪ／ｃｍ２
また、本実施例では、比較例として半導体基板β−３を作製した。半導体基板β−３は、レーザ照射処理前の加熱処理を行わずに形成した基板であり、加熱処理工程を除いて半導体基板Ｂ−３と同じ条件で作製した。なお、半導体基板β−３のレーザ照射処理では、レーザ光の照射エネルギー密度は半導体基板Ｂ−３と異なり、以下の通りである。
・５７４ｍＪ／ｃｍ２
・５９１ｍＪ／ｃｍ２
・６０７ｍＪ／ｃｍ２
・６２３ｍＪ／ｃｍ２
図４６は、半導体基板Ｂ−３およびβ−３の単結晶シリコン層の光学顕微鏡観察写真であり、暗視野観察による写真である。観察倍率は１００倍である。写真に付されている数値はレーザ光の照射エネルギー密度である。なお、半導体基板Ｂ−３、および半導体基板β−３の単結晶シリコン層の厚さは共に８５ｎｍ程度である。加熱処理を行った半導体基板Ｂ−３では、照射エネルギー密度が５６５ｍＪ／ｃｍ２以上５９４ｍＪ／ｃｍ２以下の範囲で、レーザ光の照射で単結晶シリコン層の平坦化および結晶性が回復されていることが分かる。加熱処理を行っていない半導体基板β−３では、レーザ光の照射で平坦化が十分されていない。図４６の写真は、本実施例の水素ドーピングの条件では、レーザ照射処理前に加熱処理を行って単結晶シリコン層の水素濃度を低減させることが好ましいことを示している。
図４７は、レーザ照射処理前の半導体基板Ｂ−３およびβ−３の水素濃度の深さ方向プロファイルである。水素濃度はＳＩＭＳにより測定した。半導体基板β−３の単結晶シリコン層の水素濃度は１×１０２１ａｔｏｍｓ／ｃｍ３以上である。これに対して、半導体基板Ｂ−３の単結晶シリコン層２１６の水素濃度は、約８×１０２０ａｔｏｍｓ／ｃｍ３である。なお、図４７において、水素濃度の値は単結晶シリコン層２１６内のみ有効である。
Ａ〜Ｃ：半導体基板の斜視図。 半導体基板の作製方法のフローチャート。 Ａ：半導体基板の断面図。Ｂ：同平面図。 単結晶半導体基板の斜視図。 Ａ〜Ｄ：単結晶半導体基板に、バッファ層および損傷領域を形成する方法の説明する断面図。Ｅ：同平面図。 Ａ〜Ｅ：基板固定処理および電磁波照射処理を説明する断面図。Ａ：図８の切断線ａ１−ａ２による断面図。Ｂ：図９の切断線ｂ１−ｂ２による断面図。Ｃ：図１０の切断線ｃ１−ｃ２による断面図。Ｅ：図１１の切断線ｅ１−ｅ２による断面図。 レーザ照射処理を説明する断面図。 １回目の基板固定処理を説明する平面図。 １回目の電磁波照射処理を説明する平面図。 ２回目の基板固定処理を説明する平面図。 ２回目の電磁波照射処理を説明する平面図。 半導体基板の作製方法のフローチャート。 Ａ〜Ｃ：半導体基板の作製方法を説明する断面図。 Ａ半導体基板の断面図。Ｂ：同平面図。 バッファ層が形成されたベース基板の断面図。 Ａ〜Ｄ：単結晶半導体基板に、バッファ層および損傷領域を形成する方法を説明する断面図。Ｅ：同平面図。 Ａ：半導体基板の断面図。Ｂ：同平面図。 Ａ〜Ｄ：単結晶半導体基板に、バッファ層および損傷領域を形成する方法を説明する断面図。Ｅ：同平面図。 Ａ：半導体基板の断面図。Ｂ：同平面図。 Ａ〜Ｄ：単結晶半導体基板に、バッファ層および損傷領域を形成する方法を説明する断面図。Ｅ：同平面図。 Ａ〜Ｅ：半導体装置の作製方法を説明する断面図。 Ａ〜Ｃ：半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図および同平面図。 マイクロプロセッサの構成例を示すブロック図。 無線通信機能を有する半導体装置の構成例を示すブロック図。 無線通信機能を有する半導体装置が固定された物品の外観図。 Ａ：アクティブマトリクス表示装置の構成例を示すブロック図。Ｂ：液晶表示装置の画素の構成例を示す回路図。Ｃ：エレクトロルミネセンス装置の画素の構成例を示す回路図。 アクティブマトリクス型液晶表示装置の構成例を示す断面図。 Ａ〜Ｄ：アクティブマトリクス型液晶表示装置の作製方法を示す断面図。 Ａ〜Ｃ：アクティブマトリクス型液晶表示装置の作製方法を示す断面図。 アクティブマトリクス型液晶表示装置の作製方法を示す断面図。 アクティブマトリクス型ＥＬ表示装置の構成例を示す断面図。 Ａ、Ｂ：アクティブマトリクス型ＥＬ表示装置の作製方法を示す断面図。 電子機器の構成例を示す外観図。Ａ：テレビ受像器、Ｂ：デジタルカメラ、Ｃ：ノート型パーソナルコンピュータ、Ｄ：携帯型情報端末、Ｅ：ＤＶＤ再生装置、Ｆ電子書籍、Ｇ：ビデオカメラ、Ｈ：携帯電話 携帯電話の構成例を示す外観図。Ａ：正面図。Ｂ：背面図。Ｃ：展開図。 半導体基板の作製方法を説明する断面図。Ａ：ベース基板の準備工程。Ｂ−１〜Ｂ−３：単結晶半導体基板の準備工程。Ｃ：基板固定処理。Ｄ：電磁波照射処理。Ｅ：半導体基板の加熱処理。Ｆ、Ｇ：レーザ照射処理。Ｈ、Ｉ：レーザ照射処理後の半導体基板。 単結晶シリコン層の光学顕微鏡写真。Ａ：電磁波照射処理後の半導体基板。Ｂ：６００℃の加熱処理後の半導体基板。 Ａ、Ｂ：アライメントマーカを説明する図面。 電磁波照射処理による単結晶シリコンウエハの温度変化のグラフ。Ａ：マイクロ波照射。Ｂ：ミリ波照射。 半導体基板の単結晶シリコン層のラマン分光測定結果。 半導体基板の単結晶シリコン層の光学顕微鏡写真（暗視野観察像）。 ＳＩＭＳによる、レーザ照射処理前の半導体基板の水素濃度の深さ方向プロファイル。 ＳＩＭＳによる、レーザ照射処理後の半導体基板の水素濃度の深さ方向プロファイル。 半導体基板の単結晶シリコン層の光学顕微鏡写真（暗視野観察像） ＳＩＭＳによる、レーザ照射処理後の半導体基板の水素濃度の深さ方向プロファイル。 半導体基板の単結晶シリコン層の光学顕微鏡写真（暗視野観察像）。 ＳＩＭＳによる、レーザ照射処理後の半導体基板の水素濃度の深さ方向プロファイル。
符号の説明
１１ 半導体基板
１２ 半導体基板
１３ 半導体基板
２０ ベース基板
２１ 単結晶半導体層
２２ バッファ層
２３ バッファ層
５１ 半導体基板
５２ 半導体基板
５３ 半導体基板
５４ 半導体基板
１００ ベース基板
１０１ 単結晶半導体層
１０２ バッファ層
１０３ バッファ層
１０５ 単結晶半導体層
１１０ 単結晶半導体基板
１１１ 絶縁層
１１２ 絶縁層
１１３ 絶縁層
１１４ イオン
１１５ 損傷領域
１１６ 切り欠き部
１１７ 単結晶半導体層
１１８ 単結晶半導体層
１１９ レーザ光
１２３ 電磁波
１２４ 単結晶半導体基板
１２８ 水素ガス
１５０ ドナー基板
１５１ ドナー基板

Claims (21)

  1. 表面にバッファ層が形成され、かつ表面から所定の深さの領域に損傷領域が形成された複数の単結晶半導体基板を用意し、
    前記損傷領域は、イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、
    ベース基板を用意し、
    前記バッファ層の表面と前記ベース基板の表面を接合して、前記ベース基板に１枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、
    前記基板固定処理によって前記ベース基板に固定された１枚または複数の前記単結晶半導体基板に対して、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して、当該１枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、
    前記基板固定処理および前記電磁波照射処理を２回以上行って、複数の単結晶半導体層が前記ベース基板に固定された半導体基板を形成することを特徴とする半導体基板の作製方法。
  2. 表面に第１バッファ層が形成され、かつ表面から所定の深さに損傷領域が形成された複数の単結晶半導体基板を用意し、
    前記損傷領域は、イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、
    表面に第２バッファ層が形成されたベース基板を用意し、
    前記第１バッファ層の表面と前記第２バッファ層の表面を接合して、前記ベース基板に１枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、
    前記基板固定処理によって前記ベース基板に固定された１枚または複数の前記単結晶半導体基板に対して、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して、当該１枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、
    前記基板固定処理および前記電磁波照射処理を２回以上行って、複数の単結晶半導体層が前記ベース基板に固定された半導体基板を形成することを特徴とする半導体基板の作製方法。
  3. 表面から所定の深さの領域に損傷領域が形成された複数の単結晶半導体基板を用意し、
    前記損傷領域は、イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、
    表面にバッファ層が形成されたベース基板を用意し、
    前記単結晶半導体基板の表面と前記バッファ層の表面を接合して、前記ベース基板に１枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、
    前記基板固定処理によって前記ベース基板に固定された１枚または複数の前記単結晶半導体基板に対して、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して、当該１枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、
    前記基板固定処理および前記電磁波照射処理を２回以上行って、複数の単結晶半導体層が前記ベース基板に固定された半導体基板を形成することを特徴とする半導体基板の作製方法。
  4. 表面にバッファ層が形成され、かつ表面から所定の深さの領域に損傷領域が形成された複数の単結晶半導体基板を用意し、
    前記損傷領域は、水素イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、
    ベース基板を用意し、
    前記バッファ層の表面と前記ベース基板の表面を接合して、前記ベース基板に１枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、
    前記基板固定処理によって前記ベース基板に固定された１枚または複数の前記単結晶半導体基板に対して、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して、当該１枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、
    前記基板固定処理および前記電磁波照射処理を２回以上行って、複数の単結晶半導体層が前記ベース基板に固定された半導体基板を形成し、
    ４１０℃以上かつ溶融させない温度で、前記半導体基板の前記複数の単結晶半導体層を加熱する加熱処理を行い、
    前記加熱処理の後、前記複数の単結晶半導体層のそれぞれに、レーザ光を照射して、前記複数の単結晶半導体層を溶融するレーザ照射処理を行うことを特徴とする半導体基板の作製方法。
  5. 表面に第１バッファ層が形成され、かつ表面から所定の深さに損傷領域が形成された複数の単結晶半導体基板を用意し、
    前記損傷領域は、水素イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、
    表面に第２バッファ層が形成されたベース基板を用意し、
    前記第１バッファ層の表面と前記第２バッファ層の表面を接合して、前記ベース基板に１枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、
    前記基板固定処理によって前記ベース基板に固定された１枚または複数の前記単結晶半導体基板に対して、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して、当該１枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、
    前記基板固定処理および前記電磁波照射処理を２回以上行って、複数の単結晶半導体層が前記ベース基板に固定された半導体基板を形成し、
    ４１０℃以上かつ溶融させない温度で、前記半導体基板の前記複数の単結晶半導体層を加熱する加熱処理を行い、
    前記加熱処理の後、前記複数の単結晶半導体層のそれぞれに、レーザ光を照射して、前記複数の単結晶半導体層を溶融するレーザ照射処理を行うことを特徴とする半導体基板の作製方法。
  6. 表面から所定の深さの領域に損傷領域が形成された複数の単結晶半導体基板を用意し、
    前記損傷領域は、水素イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、
    表面にバッファ層が形成されたベース基板を用意し、
    前記単結晶半導体基板の表面と前記バッファ層の表面を接合して、前記ベース基板に１枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、
    前記基板固定処理によって前記ベース基板に固定された１枚または複数の前記単結晶半導体基板に対して、周波数が３００ＭＨｚ以上３００ＧＨｚ以下の電磁波を照射して、当該１枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、
    前記基板固定処理および前記電磁波照射処理を２回以上行って、複数の単結晶半導体層がベース基板に固定された半導体基板を形成し、
    ４１０℃以上かつ溶融させない温度で、前記半導体基板の前記複数の単結晶半導体層を加熱する加熱処理を行い、
    前記加熱処理の後、前記複数の単結晶半導体層のそれぞれに、レーザ光を照射して、前記複数の単結晶半導体層を溶融するレーザ照射処理を行うことを特徴とする半導体基板の作製方法。
  7. 請求項１乃至３のいずれか１項において、
    前記基板固定処理および前記電磁波照射処理を２回以上行って前記半導体基板を形成した後、前記半導体基板の前記複数の単結晶半導体層のそれぞれに、レーザ光を照射して、前記複数の単結晶半導体層を溶融するレーザ照射処理を行うことを特徴とする半導体基板の作製方法。
  8. 請求項４乃至７のいずれか１項において、
    前記レーザ光照射工程において、レーザ光の照射面を不活性気体雰囲気にすることを特徴とする半導体基板の作製方法。
  9. 請求項８において、
    前記不活性気体は、窒素ガスまたは希ガスであることを特徴とする半導体基板の作製方法。
  10. 請求項４乃至６のいずれか１項において、
    前記加熱処理において、前記複数の単結晶半導体層を５００℃以上で加熱することを特徴とする半導体基板の作製方法。
  11. 請求項４、５、６および１０のいずれか１項において、
    前記加熱処理により、前記複数の単結晶半導体層の水素濃度を１×１０２１ａｔｏｍｓ／ｃｍ３以下にすることを特徴とする半導体基板の作製方法。
  12. 請求項１または４において、
    前記バッファ層および前記損傷領域が形成された前記単結晶半導体基板を用意した後、前記バッファ層および前記単結晶半導体基板の一部を除去することで、前記単結晶半導体基板の上部を、表面に前記バッファ層が形成された複数の凸部に分割し、
    前記基板固定処理において、前記複数の凸部が形成された少なくとも１枚の前記単結晶半導体基板を前記ベース基板に固定することを特徴とする半導体基板の作製方法。
  13. 請求項２または５において、
    前記第１バッファ層および前記損傷領域が形成された前記単結晶半導体基板を用意した後、前記第１バッファ層および前記単結晶半導体基板の一部を除去することで、前記単結晶半導体基板の上部を、表面に前記第１バッファ層が形成された複数の凸部に分割し、
    前記基板固定処理において、前記複数の凸部が形成された少なくとも１枚の前記単結晶半導体基板を前記ベース基板に固定することを特徴とする半導体基板の作製方法。
  14. 請求項３または６において、
    前記損傷領域が形成された前記単結晶半導体基板を用意した後、前記単結晶半導体基板の一部を除去し、前記単結晶半導体基板の上部を複数の凸部に分割し、
    前記基板固定処理において、前記複数の凸部が形成された少なくとも１枚の前記単結晶半導体基板を前記ベース基板に固定することを特徴とする半導体基板の作製方法。
  15. 請求項１、３、４、６、１２および１４のいずれか１項において、
    前記バッファ層は、前記半導体基板に固定された前記複数の単結晶半導体層内へのナトリウムの侵入を防ぐためのバリア層を有することを特徴とする半導体基板の作製方法。
  16. 請求項２、５および１３のいずれか１項において、
    前記第１バッファ層および前記第２バッファ層の少なくとも一方は、前記半導体基板に固定された前記複数の単結晶半導体層内へのナトリウムの侵入を防ぐためのバリア層を有することを特徴とする半導体基板の作製方法。
  17. 請求項１５または１６において、
    前記バリア層は、窒化シリコン膜または窒化酸化シリコン膜であることを特徴とする半導体基板の作製方法。
  18. 請求項１乃至１７のいずれか１項において、
    前記ベース基板はガラス基板であることを特徴とする半導体基板の作製方法。
  19. 請求項１乃至１８のいずれか１項に記載の半導体基板の作製方法は、前記単結晶半導体基板に前記損傷領域を形成する処理を含み、
    前記損傷領域を形成する処理は、水素ガスを励起して、Ｈ３ ＋を含むプラズマを生成し、前記プラズマに含まれる全てのイオン種を加速して、前記単結晶半導体基板に照射することを含むことを特徴とする半導体基板の作製方法。
  20. 請求項１乃至１９のいずれか１項において、
    前記電磁波照射処理では、前記単結晶半導体基板の意図的な加熱および冷却を行わないことを特徴とする半導体基板の作製方法。
  21. 請求項１乃至２０のいずれか１項に記載の方法で作製された前記半導体基板に固定されている前記単結晶半導体層の少なくとも１つを用いて、複数のトランジスタを作製することを特徴とする半導体装置の作製方法。
JP2008326652A 2007-12-27 2008-12-23 半導体基板の作製方法 Expired - Fee Related JP5490401B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008326652A JP5490401B2 (ja) 2007-12-27 2008-12-23 半導体基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007336454 2007-12-27
JP2007336454 2007-12-27
JP2008326652A JP5490401B2 (ja) 2007-12-27 2008-12-23 半導体基板の作製方法

Publications (2)

Publication Number Publication Date
JP2009177154A true JP2009177154A (ja) 2009-08-06
JP5490401B2 JP5490401B2 (ja) 2014-05-14

Family

ID=40798989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008326652A Expired - Fee Related JP5490401B2 (ja) 2007-12-27 2008-12-23 半導体基板の作製方法

Country Status (4)

Country Link
US (1) US7842583B2 (ja)
JP (1) JP5490401B2 (ja)
CN (1) CN101471248B (ja)
TW (1) TWI508141B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015159141A (ja) * 2014-02-21 2015-09-03 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、半導体装置および電子機器
JP2017509166A (ja) * 2014-03-12 2017-03-30 オーイーウェーブス, インク.Oewaves, Inc. モードファミリーを除去するためのシステム及び方法
JP2018087921A (ja) * 2016-11-29 2018-06-07 株式会社Ｊｏｌｅｄ フレキシブルデバイスの製造方法
US10957722B2 (en) 2016-05-26 2021-03-23 Joled Inc. Method of manufacturing flexible device using multidirectional oblique irradiation of an interface between a support substrate and a flexible substrate

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
US7932164B2 (en) * 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
US8377804B2 (en) * 2008-10-02 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
JP2010093172A (ja) * 2008-10-10 2010-04-22 Fujifilm Corp 封止デバイス
TW201040331A (en) * 2009-02-27 2010-11-16 Alta Devices Inc Tiled substrates for deposition and epitaxial lift off processes
JP5297323B2 (ja) * 2009-09-30 2013-09-25 株式会社東芝 半導体装置の製造方法
TWI459444B (zh) * 2009-11-30 2014-11-01 Applied Materials Inc 在半導體應用上的結晶處理
US8071401B2 (en) * 2009-12-10 2011-12-06 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
FR2964111B1 (fr) * 2010-08-31 2013-01-25 Commissariat Energie Atomique Procede de collage direct entre deux plaques, comprenant une etape de formation d'une couche de protection temporaire a base d'azote
JP6245791B2 (ja) * 2012-03-27 2017-12-13 日亜化学工業株式会社 縦型窒化物半導体素子およびその製造方法
TWI467125B (zh) 2012-09-24 2015-01-01 Ind Tech Res Inst 量測系統與量測方法
DE102012110971A1 (de) * 2012-11-14 2014-05-15 Schott Ag Trennen von transparenten Werkstücken
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
CN103266318B (zh) * 2013-06-17 2016-02-24 铜陵学院 一种基于熔点差异的激光熔覆多层涂层一步强化加工方法
US10293436B2 (en) 2013-12-17 2019-05-21 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US20150165563A1 (en) * 2013-12-17 2015-06-18 Corning Incorporated Stacked transparent material cutting with ultrafast laser beam optics, disruptive layers and other layers
CN104752249A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 侦测炉管加热器状态的方法
KR102445217B1 (ko) 2014-07-08 2022-09-20 코닝 인코포레이티드 재료를 레이저 가공하는 방법 및 장치
EP3552753A3 (en) 2014-07-14 2019-12-11 Corning Incorporated System for and method of processing transparent materials using laser beam focal lines adjustable in length and diameter
CN107922237B (zh) 2015-03-24 2022-04-01 康宁股份有限公司 显示器玻璃组合物的激光切割和加工
US10516118B2 (en) 2015-09-30 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, method for manufacturing the same, and system including a plurality of display devices
TWI623367B (zh) * 2015-11-19 2018-05-11 財團法人金屬工業研究發展中心 雷射加工系統及即時確認加工量的方法
FR3051595B1 (fr) * 2016-05-17 2022-11-18 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
CN109803786B (zh) 2016-09-30 2021-05-07 康宁股份有限公司 使用非轴对称束斑对透明工件进行激光加工的设备和方法
EP3529214B1 (en) 2016-10-24 2020-12-23 Corning Incorporated Substrate processing station for laser-based machining of sheet-like glass substrates
TWI698291B (zh) * 2016-11-02 2020-07-11 大陸商盛美半導體設備（上海）股份有限公司 襯底清洗方法及清洗裝置
JP6953876B2 (ja) * 2017-08-04 2021-10-27 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
CN110112139B (zh) * 2019-04-11 2021-03-16 深圳市华星光电半导体显示技术有限公司 阵列基板母板
US11355342B2 (en) * 2019-06-13 2022-06-07 Nanya Technology Corporation Semiconductor device with reduced critical dimensions and method of manufacturing the same
EP4104201A1 (en) 2020-02-11 2022-12-21 SLT Technologies, Inc. Improved group iii nitride substrate, method of making, and method of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2005513781A (ja) * 2001-12-17 2005-05-12 フリースケール セミコンダクター インコーポレイテッド 材料を接合及び転写して半導体デバイスを形成する方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
JP2006518116A (ja) * 2003-02-18 2006-08-03 コーニング インコーポレイテッド ガラスベースｓｏｉ構造

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP4182323B2 (ja) 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6818529B2 (en) 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP2004158487A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US7253040B2 (en) 2003-08-05 2007-08-07 Sharp Kabushiki Kaisha Fabrication method of semiconductor device
JP3881660B2 (ja) * 2004-02-12 2007-02-14 株式会社東芝 半導体装置及びその製造方法
JP4934966B2 (ja) 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP2007258286A (ja) * 2006-03-22 2007-10-04 Tokyo Electron Ltd 熱処理装置、熱処理方法及び記憶媒体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2005513781A (ja) * 2001-12-17 2005-05-12 フリースケール セミコンダクター インコーポレイテッド 材料を接合及び転写して半導体デバイスを形成する方法
JP2006518116A (ja) * 2003-02-18 2006-08-03 コーニング インコーポレイテッド ガラスベースｓｏｉ構造
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015159141A (ja) * 2014-02-21 2015-09-03 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、半導体装置および電子機器
JP2017509166A (ja) * 2014-03-12 2017-03-30 オーイーウェーブス, インク.Oewaves, Inc. モードファミリーを除去するためのシステム及び方法
US10957722B2 (en) 2016-05-26 2021-03-23 Joled Inc. Method of manufacturing flexible device using multidirectional oblique irradiation of an interface between a support substrate and a flexible substrate
JP2018087921A (ja) * 2016-11-29 2018-06-07 株式会社Ｊｏｌｅｄ フレキシブルデバイスの製造方法

Also Published As

Publication number Publication date
TWI508141B (zh) 2015-11-11
TW200943394A (en) 2009-10-16
CN101471248B (zh) 2012-09-26
JP5490401B2 (ja) 2014-05-14
CN101471248A (zh) 2009-07-01
US7842583B2 (en) 2010-11-30
US20090170286A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
JP5490401B2 (ja) 半導体基板の作製方法
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5404064B2 (ja) レーザ処理装置、および半導体基板の作製方法
US7638408B2 (en) Manufacturing method of substrate provided with semiconductor films
JP5523693B2 (ja) 半導体基板の作製方法
JP5688203B2 (ja) 半導体基板の作製方法
US8772128B2 (en) Method for manufacturing semiconductor device
CN101393919B (zh) 半导体装置
US8822305B2 (en) Substrate provided with semiconductor films and manufacturing method thereof
JP5548351B2 (ja) 半導体装置の作製方法
US8828844B2 (en) Manufacturing method of SOI substrate
JP5619474B2 (ja) Ｓｏｉ基板の作製方法
US8741740B2 (en) Method for manufacturing SOI substrate
JP2009076706A (ja) 半導体基板及び半導体装置の作製方法
US7772089B2 (en) Method for manufacturing semiconductor device
US8048773B2 (en) Method for manufacturing SOI substrate
JP5522914B2 (ja) Ｓｏｉ基板の作製方法
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140226

R150 Certificate of patent or registration of utility model

Ref document number: 5490401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees