CN110112139B

CN110112139B - 阵列基板母板

Info

Publication number: CN110112139B
Application number: CN201910289390.1A
Authority: CN
Inventors: 李文英
Original assignee: Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Current assignee: Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date: 2019-04-11
Filing date: 2019-04-11
Publication date: 2021-03-16
Anticipated expiration: 2039-04-11
Also published as: CN110112139A; WO2020206930A1

Abstract

本发明披露了一种阵列基板母板。本发明所述阵列基板母板通过对其信号引入区进行优化设计，以保证的信号引入区的开关晶体管功能正常，并且保证光固化制程正常。

Description

阵列基板母板

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板母板。

背景技术

液晶显示器以其高显示品质、价格低廉、携带方便等优点而成为移动通讯设备、电脑、电视等的显示终端。由于阵列栅极驱动(Gate driver On Array，简称GOA)技术能够简化显示面板的制作工序，省去水平扫描线方向的绑定工艺，提升产能、降低产品成本，同时提升显示面板的集成度，使之更适合制作窄边框或无边框显示产品，以满足现代人们的视觉追求，因此，各液晶显示厂商已逐渐采用GOA技术作为液晶显示器的面板驱动技术。

在显示面板制造过程中，阵列基板和彩膜基板合成后，需要对液晶进行配向以形成预倾角。此工序需要加电同时进行UV光照才能完成。于是，在显示面板设计时会考虑加电所需的加电信号接触点(即pad，或称电极)，以使外部电源提供显示面板所需的信号。随着GOA技术的引入，单个显示面板所需的GOA信号至少在十几个至二十几个，因此，一个大型玻璃基板需要更多的加电信号接触点。

例如在一个G8.5面板的生产线中，大型玻璃基板的尺寸一般为2200*2500mm，大致可切割出18块32英寸(inch)的显示面板。每个显示面板在成盒测试(即检测面板是否正常)中，需要驱动两组成盒测试信号接触点(共16*2个)，因此，该大型玻璃基板需要的成盒测试信号接触点为18*16*2个。另外，在成盒后液晶形成预倾角过程中，会进行光固化制程，于是需要在每组的信号接触点中增加1个开关晶体管所需的信号接触点，因此，整个大型玻璃基板需要18个开关晶体管。在阵列测试和成盒测试中，需要添加如此多的信号接触点的原因在于，阵列测试和成盒测试所提供给显示面板的信号均为具有时序的交流/直流信号，因此，所提供的信号种类多，数量也多，例如高频时钟信号CK1～CK6、低频信号LC1、LC2为不同信号。而在光固化制程时，所提供的信号均为直流信号，上述的高频时钟信号CK1～CK6可以为相同的直流信号。于是，在进行光固化制程时，可以将提供给显示面板的不同高频时钟信号CK1～CK6合并为相同的信号，即仅需单个信号接触点，进而整个测试信号接触点可以大幅度地减小。

对于单个显示面板而言，可以通过一个开关晶体管将所有使用相同信号的信号线合并为一条信号线。这种设计方案中的开关晶体管为超大型晶体管。因此，例如32inch显示面板，开关晶体管的沟道宽度W＝50000um，若显示面板尺寸更大，则开关晶体管的沟道宽度会更大，这是由于从信号测试点所输入的一个相同信号，若不计算信号线等阻抗，该信号要能够驱动相当于3个显示面板的负载，因此，为了能够足够的驱动力，在实际使用中，会采用超大型开关晶体管来加以实施。

然而，当使用超大型开关晶体管时，由于其产生的自热效应比较严重，甚至在给电过程中可能会被直接烧毁而无法使用。而且，超大型开关晶体管在其制备过程中，尤其是做作沟道过程中，刻蚀速度和面内的刻蚀速度不同，也容易造成制成的开关晶体管的特定不稳定，进而产生开关特性异常的问题。

因此，如何通过对现有用于GOA显示面板的外围电路的改进，以降低超大型开关晶体管所造成的较严重自热效应、光固化功能失效等风险，是液晶显示技术发展过程中亟待解决的问题。

发明内容

本发明的目的在于，提供一种阵列基板母板，通过对所述阵列基板母板中的信号引入区进行优化设计，以保证的信号引入区的开关晶体管功能正常，并且保证光固化制程正常。

根据本发明的一方面，本发明提供一种阵列基板母板，所述阵列基板母板包括多个显示面板和至少一信号引入区，所述信号引入区包括多个第一开关晶体管、多个第一电容和多个第二电容；每一所述第一开关晶体管的第一栅极分别连接至一外部的控制器的第一输入端、每一所述第一电容的第二电极板和每一所述第二电容的第一电极板，每一所述第一开关晶体管的第一源极分别连接至所述控制器的第二输入端和对应的所述第一电容的第一电极板；每一所述第一开关晶体管的第一漏极分别连接至对应的所述显示面板和对应的所述第二电容的第二电极板。

在本发明的一实施例中，每一所述显示面板包括多个第二开关晶体管，所述显示面板的所述第二开关晶体管与所述信号引入区的所述第一开关晶体管的类型相同，所述第二开关晶体管的第二沟道区宽度小于所述第一开关晶体管的第一沟道区宽度。

在本发明的一实施例中，所述第一开关晶体管和所述第二开关晶体管均为PMOS管。

在本发明的一实施例中，所述阵列基板母板包括一衬底基板，所有所述第一开关晶体管、所有所述第二开关晶体管、所有所述第一电容和所有所述第二电容均设置在所述衬底基板上，每一所述第一开关晶体管包括第一栅极、第一源极和第一漏极，每一所述第二开关晶体管包括第二栅极、第二源极和第二漏极；所有所述第一栅极、所有所述第二栅极、所有所述第一电容的第二电极板和所有所述第二电容的第一电极板为同层设置；所有所述第一源极、所有所述第二源极和所有所述第一电容的第一电极板为同层设置；所有所述第一漏极、所有所述第二漏极和所有所述第二电容的第二电极板为同层设置。

在本发明的一实施例中，每一所述第一开关晶体管还包括层叠设置的第一栅极绝缘层和第一有源层，所述第一栅极绝缘层和所述第一有源层设置在所述第一栅极与所述第一源极和所述第一漏极之间；每一所述第二开关晶体管还包括层叠设置的第二栅极绝缘层和第二有源层，所述第二栅极绝缘层和第二有源层设置在所述第二栅极与所述第二源极和所述第二漏极之间。

在本发明的一实施例中，每一所述第一开关晶体管的第一沟道区位于所述第一有源层的顶部且在所述第一源极和所述第一漏极之间的区域，所述第二开关晶体管的第二沟道区位于所述第二有源层的顶部且在所述第二源极和所述第二漏极之间的区域。

在本发明的一实施例中，所述第一输入端用于接收一开关控制信号，所述开关控制信号用于控制对应的第一开关晶体管导通。

在本发明的一实施例中，所述第二输入端用于接收一时钟信号。

在本发明的一实施例中，所有所述第一开关晶体管的开启电压为1V。

在本发明的一实施例中，所有所述第一开关晶体管的第一沟道区宽度范围为200μm至2000μm，所有所述第二开关晶体管的第二沟道区宽度为20μm。

本发明的优点在于，本发明所述阵列基板母板通过对所述阵列基板母板中的信号引入区进行优化设计，以保证信号引入区的第一开关晶体管功能正常，并且保证光固化制程正常。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中的阵列基板母板的结构示意图。

图2是本发明所述实施例中的显示面板进行光固化制程所给信号方式的原理示意图。

图3是本发明所述实施例中的阵列基板母板中的第一开关晶体管、第二开关晶体管、第一电容、第二电容的截面示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书以及上述附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

在本专利文档中，下文论述的附图以及用来描述本发明公开的原理的各实施例仅用于说明，而不应解释为限制本发明公开的范围。所属领域的技术人员将理解，本发明的原理可在任何适当布置的系统中实施。将详细说明示例性实施方式，在附图中示出了这些实施方式的实例。此外，将参考附图详细描述根据示例性实施例的终端。附图中的相同附图标号指代相同的元件。

本发明说明书中使用的术语仅用来描述特定实施方式，而并不意图显示本发明的概念。除非上下文中有明确不同的意义，否则，以单数形式使用的表达涵盖复数形式的表达。在本发明说明书中，应理解，诸如“包括”、“具有”以及“含有”等术语意图说明存在本发明说明书中揭示的特征、数字、步骤、动作或其组合的可能性，而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指代相同部分。

本发明实施例提供一种阵列基板母板。以下将分别进行详细说明。

参阅图1至图3。本发明提供一种阵列基板母板，所述阵列基板母板400包括多个显示面板420和至少一信号引入区410。如图1所示，在本实施例中，所述信号引入区410为六个，且分别设置所述阵列基板母板400的两侧，每一侧分别设置三个。当然，在其他部分实施例中，所述信号引入区的数量也可以为一个。另外，所述显示面板420的数量为十八个。所述显示面板420的数量和信号引入区410的数量可以根据实际需要而确定，而不仅限于本实施例中的数量。

如图2所示，所述信号引入区410包括多个第一开关晶体管412、多个第一电容413和多个第二电容414。每一所述第一开关晶体管412的第一栅极452分别连接至一外部的控制器430的第一输入端431、每一所述第一电容413的第二电极板454和每一所述第二电容414的第一电极板455，每一所述第一开关晶体管412的第一源极458分别连接至所述控制器430的第二输入端432和对应的所述第一电容413的第一电极板462，每一所述第一开关晶体管412的第一漏极459分别连接至对应的所述显示面板420和对应的所述第二电容414的第二电极板463。其中，所述第一输入端431用于接收一开关控制信号Switch，所述开关控制信号用于控制对应的第一开关晶体管412导通。所述第二输入端432用于接收一时钟信号CK，当然在其他部分实施例中，所述第二输入端432也可以接收其他控制信号，例如低频控制信号(LC1信号)。

如图3所示，在本实施例中，每一所述显示面板420包括多个第二开关晶体管421，所述显示面板420的第二开关晶体管421与所述信号引入区410的第一开关晶体管412的类型相同。例如，所述第一开关晶体管412和所述第二开关晶体管421均为PMOS管，即均为低导通晶体管。或在其他部分实施例中，所述第一开关晶体管412和所述第二开关晶体管421均为NMOS管，即均为高导通晶体管。

以下将进一步说明第一开关晶体管412、第二开关晶体管421、第一电容413、第二电容414的具体结构。

在本实施例中，所述阵列基板母板400包括一衬底基板451，所有所述第一开关晶体管412、所有所述第二开关晶体管421、所有第一电容413和所有第二电容414均设置在同一所述衬底基板451上。所述衬底基板451可以为玻璃基板、塑料基板或其衬底基板。

其中，每一所述第一开关晶体管412包括第一栅极452、第一源极458和第一漏极459，每一所述第二开关晶体管421包括第二栅极453、第二源极460和第二漏极461。所有所述第一栅极452、所有所述第二栅极453、所有所述第一电容413的第二电极板454和所有所述第二电容414的第一电极板455为同层设置。所有所述第一源极458、所有所述第二源极460和所有所述第一电容413的第一电极板462为同层设置。所有所述第一漏极459、所有所述第二漏极461和所有所述第二电容414的第二电极板463为同层设置。进一步而言，所述第一电容413的第一电极板462可以通过金属走线连接至所述第一源极458(或其金属走线)，且与所述第一电容413的第二电极板454对应设置，同样，所述第二电容414的第二电极板463可以通过金属走线连接至所述第一漏极459(或其金属走线)，且与所述第二电容414的第一电极板455对应设置。所述第一电容413的第一电极板462与所述第一源极458的连接方式不仅限于上述方式，同样，所述第二电容414的第二电极板463与所述第一漏极459的连接方式也不仅限于上述方式。本领域技术人员可以通过常规的方式将第一电容413、第二电容414的两个第一电极板和第二电极板与所述第一开关晶体管412的第一栅极452、第一源极458和第一漏极459相连，在此不再详述。

进一步，每一所述第一开关晶体管412还包括层叠设置的第一栅极绝缘层456和第一有源层457，每一所述第一栅极绝缘层456和所述第一有源层457设置在所述第一栅极452与所述第一源极458和所述第一漏极459之间。所述第一开关晶体管412的第一沟道区A位于所述第一有源层457的顶部且在所述第一源极458和所述第一漏极459之间的区域。同样，每一所述第二开关晶体管421还包括层叠设置的第二栅极绝缘层457和第二有源层458(由于第二栅极绝缘层457与第一栅极绝缘层457采用相同材料同时制作完成，故采用相同标号。同样，第二有源层458与第一有源层458采用相同材料同时制作完成，故采用相同标号)，每一所述第二栅极绝缘层457和第二有源层458设置在所述第二栅极453与所述第二源极460和所述第二漏极461之间。所述第二开关晶体管421的第二沟道区B位于所述第二有源层458的顶部且在所述第二源极460和所述第二漏极461之间的区域。

在本实施例中，所述第二开关晶体管421的第二沟道区B宽度小于所述第一开关晶体管412的第一沟道区A宽度。具体地，例如，所述第一开关晶体管412的第一沟道区A宽度范围为200μm至2000μm，所述第二开关晶体管421的第二沟道区B宽度为20μm。现有信号引入区410的开关晶体管的沟道宽度一般为20000μm，相较于现有的沟道宽度为超大型的开关晶体管，本发明所述第一开关晶体管412的第一沟道宽度A为200μm至2000μm，属于沟道宽度为普通型，且信号引入区410的第一开关晶体管412的第一沟道宽度A与显示面板420内的第二开关晶体管421的第二沟道宽度B相差为1至2个量级，这样，在制作上更容易实现。也就是说，现有信号引入区的开关晶体管的沟道宽度一般为20000μm，因此，在做信号引入区的沟道过程中的刻蚀速度与做显示面板420的沟道的刻蚀速度相差较大，于是会造成信号引导引入区的开关晶体管特性不稳定，并引起开关特性异常。而本发明信号引入区410的所述第一开关晶体管412的工艺基本相同于显示面板420的第二开关晶体管421，从而增强了工艺的可控性，以及保证信号引入区410的第一开关晶体管412功能正常。另外，由于本发明所述第一开关晶体管412的沟道区A宽度小于现有开关晶体管的沟道宽度，因此，本发明的第一开关晶体管412可以用较小的电压使其开启，例如所述第一开关晶体管412的开启电压为1V，现有的开关晶体管的开启电压5V，这样，本发明所述信号引入区410的功耗较低。

在本实施例中，所述第一栅极452、所述第二栅极453、所述第一电容413的第二电极板454和所述第二电容414的第一电极板455为同层设置。所述第一源极458、所述第二源极460和所述第一电容413的第一电极板462为同层设置。所述第一漏极459、所述第二漏极461和所述第二电容414的第二电极板463为同层设置。也就是说，在信号引入区410中，所述第一开关晶体管412分别与第一电容413和第二电容414相连。于是，在第一开关晶体管412为开态时，电荷会先存储于在第一电容413和第二电容414中，这些电荷会在第一开关晶体管412的栅极的信号源关闭后可以通过第一电容413和第二电容414持续地放电，以提供给显示面板420，从而补充信号在传递过程中的损耗，以实现开启第一开关晶体管412，并将信号传递至显示面板420的目的。另外,通过设置第一电容413和第二电容414能够增强输送信号(例如时钟信号)的能力。

因此，尽管本发明所述信号引入区410的第一开关晶体管412的沟道区宽度A比现有开关晶体管的沟道区宽度小，驱动力相对较小，但是第一开关晶体管412配合第一电容413和第二电容414工作，能够保证测试显示面板420所需的驱动力的前提下，降低传送信号(例如时钟信号)过程中的损耗。此外，由于所述第一开关晶体管412配合第一电容413和第二电容414同时工作，提供足够的驱动力，因此，第一开关晶体管412可以同时驱动多个显示面板420，例如为三个显示面板420，但是不限于此。也就是说，当开启第一开关晶体管412时，可以将时钟信号同时传送至三个显示面板420，以供光固化(HVA curing)制程之用。

另外，由于信号引入区410使用了第一电容413和第二电容414，因此，也能够有效地防止现有技术在信号传递过程中ITO电极对开关晶体管的信号干扰影响，从而进一步提高信号传输效果，也保证光固化制程正常。也就是说，本发明所述信号引入区410的第一开关晶体管412的改进设计，不仅可以实现显示面板420在成盒后液晶预倾角的正常形成,而且不会有开关晶体管自燃效应严重所引发的无法给正常预倾角所需信号的问题。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种阵列基板母板，其特征在于，包括多个显示面板和至少一信号引入区，所述信号引入区包括多个第一开关晶体管、多个第一电容和多个第二电容；

每一所述第一开关晶体管的第一栅极分别连接至一外部的控制器的第一输入端、每一所述第一电容的第二电极板和每一所述第二电容的第一电极板；

每一所述第一开关晶体管的第一源极分别连接至所述控制器的第二输入端和对应的所述第一电容的第一电极板；

每一所述第一开关晶体管的第一漏极分别连接至对应的所述显示面板和对应的所述第二电容的第二电极板。

2.根据权利要求1所述的阵列基板母板，其特征在于，每一所述显示面板包括多个第二开关晶体管，所述显示面板的所述第二开关晶体管与所述信号引入区的所述第一开关晶体管的MOS类型相同，所述第二开关晶体管的第二沟道区宽度小于所述第一开关晶体管的第一沟道区宽度。

3.根据权利要求2所述的阵列基板母板，其特征在于，所述第一开关晶体管和所述第二开关晶体管均为PMOS管。

4.根据权利要求2所述的阵列基板母板，其特征在于，所述阵列基板母板包括一衬底基板，所有所述第一开关晶体管、所有所述第二开关晶体管、所有所述第一电容和所有所述第二电容均设置在所述衬底基板上，每一所述第一开关晶体管包括第一栅极、第一源极和第一漏极，每一所述第二开关晶体管包括第二栅极、第二源极和第二漏极；

所有所述第一栅极、所有所述第二栅极、所有所述第一电容的第二电极板和所有所述第二电容的第一电极板为同层设置；

所有所述第一源极、所有所述第二源极和所有所述第一电容的第一电极板为同层设置；

所有所述第一漏极、所有所述第二漏极和所有所述第二电容的第二电极板为同层设置。

5.根据权利要求4所述的阵列基板母板，其特征在于，

每一所述第一开关晶体管还包括层叠设置的第一栅极绝缘层和第一有源层，所述第一栅极绝缘层和所述第一有源层设置在所述第一栅极与所述第一源极和所述第一漏极之间；

每一所述第二开关晶体管还包括层叠设置的第二栅极绝缘层和第二有源层，所述第二栅极绝缘层和第二有源层设置在所述第二栅极与所述第二源极和所述第二漏极之间。

6.根据权利要求5所述的阵列基板母板，其特征在于，

每一所述第一开关晶体管的第一沟道区位于所述第一有源层的底部且在所述第一源极和所述第一漏极之间的区域；

每一所述第二开关晶体管的第二沟道区位于所述第二有源层的底部且在所述第二源极和所述第二漏极之间的区域。

7.根据权利要求1所述的阵列基板母板，其特征在于，所述第一输入端用于接收一开关控制信号，所述开关控制信号用于控制对应的第一开关晶体管导通。

8.根据权利要求1所述的阵列基板母板，其特征在于，所述第二输入端用于接收一时钟信号。

9.根据权利要求1所述的阵列基板母板，其特征在于，所有所述第一开关晶体管的开启电压为1V。

10.根据权利要求2所述的阵列基板母板，其特征在于，所有所述第一开关晶体管的第一沟道区宽度范围为200μm至2000μm，所有所述第二开关晶体管的第二沟道区宽度为20μm。