JP2005513781A - 材料を接合及び転写して半導体デバイスを形成する方法 - Google Patents

材料を接合及び転写して半導体デバイスを形成する方法 Download PDF

Info

Publication number
JP2005513781A
JP2005513781A JP2003553615A JP2003553615A JP2005513781A JP 2005513781 A JP2005513781 A JP 2005513781A JP 2003553615 A JP2003553615 A JP 2003553615A JP 2003553615 A JP2003553615 A JP 2003553615A JP 2005513781 A JP2005513781 A JP 2005513781A
Authority
JP
Japan
Prior art keywords
substrate
donor
mesa
semiconductor substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003553615A
Other languages
English (en)
Other versions
JP2005513781A5 (ja
JP4554930B2 (ja
Inventor
イー． ジョーンズ、ロバート
チュタク、セバスチャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2005513781A publication Critical patent/JP2005513781A/ja
Publication of JP2005513781A5 publication Critical patent/JP2005513781A5/ja
Application granted granted Critical
Publication of JP4554930B2 publication Critical patent/JP4554930B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)

Abstract

ドナーメサ（１８）を含むようにパターニングされたドナー基板（１２）を、受け側基板（２０）に接合する。一実施形態では、受け側基板に接合された転写層（２６）を残して、ドナー基板のバルク部を除去する。転写層は、ドナーメサから転写された材料の層である。受け側基板の一部を処理して、ドナーメサを受け入れる凹部（２７、２８、又は３２）を形成する。他の選択肢として、転写層は、ドナー基板上のメサを使用して又は使用せずに、受け側基板上に形成されたダミー部位（４６）上に形成し得る。好適な実施形態では、転写層を用いて、半導体デバイスの光検出器等の光デバイスを形成する。本発明によって、受け側基板の表面が平面でなくても接合が可能である。

Description

本発明は、一般的に、半導体デバイス製造に関し、特に、ウェーハ接合を利用する半導体デバイスを作製する技術に関する。
ウェーハ接合は、２つの個別の単結晶半導体材料を１つの最終的なデバイスに形成する公知の技術である。２つの材料は、組成が同じであったり、異質の材料であったりする。例えば、２つのシリコンウェーハを共に接合することができたり、ゲルマニウム又はガリウム砒素ウェーハをシリコンウェーハに接合したりすることができる。数多くの例において、２つのウェーハは、誘電体層で分離されるが、この誘電体層は、電気的な絶縁層としてだけでなく、接合部を形成するための接着層として機能する。
デバイスが両方の半導体ウェーハに形成される応用例では、一方のウェーハが、デバイスの製造及びデバイスへの相互接続の形成を容易にするのに充分な程薄いことが望ましい。しかしながら、受け側ウェーハに接合するのに充分な程薄いウェーハで始めると、そのようなウェーハは構造的な強度が不充分であることから、実用的ではない。充分に薄い接合層を実現する１つの方法は、接合後にウェーハの一方をエッチバックすることである。しかし、この方法は、結果的に非常に薄い層が要求される応用例では、大量のウェーハ材料をエッチングで除去しなければならず、また、残りの層厚を均一に制御することが困難であるため、望ましくない。薄い層の半導体材料をドナーウェーハから受け側ウェーハに効果的に転写する他の選択可能な技術が開発されている。薄い層は、例えば、水素注入を行ない半導体ウェーハ内に還元領域を生成することによって、ドナーウェーハ内に形成する。ドナーウェーハ及び受け側ウェーハを共に接合し、後続のアニール処理又は劈開処理を用いて、還元領域の薄い層をドナーウェーハの残部から分離する。
上述したウェーハ接合技術は、接合対象の２つのウェーハが非常に平坦な応用例、例えば、シリコン・オン・インシュレータ（ＳＯＩ）をシリコンウェーハ上に形成する応用例では、特に有用である。しかしながら、受け側基板が平坦でない場合、例えば、能動デバイスや相互接続が、受け側基板上に既に形成されていたり又は部分的に形成されていたりする応用例に対して、従来技術のウェーハ接合技術を適用するには問題がある。従って、非平面ウェーハに対処する改良されたウェーハ接合技術が必要とされている。
更に、このような技術によって、選択領域においてのみ半導体材料の一方を他方の半導体材料へ接合し転写できることが望ましい。（例えば、接合が望まれた場所に対応する領域でシリコンウェーハに選択的に水素注入を行なうことによって）選択的接合を実現すべく試みがなされて来たが、このような試みは、非平面受け側ウェーハへの接合の問題に同時に対処できていない。
本発明を添付図面により例示として示すが、本発明は添付図面に限定されるものではない。図において、同様な参照番号は同様な要素を示す。
説明を簡単かつ明瞭にするために、図面は、構造の概略を示し、公知の特徴及び技術の説明と詳細は、本発明が不必要に不明瞭になるのを回避するために省略する。更に、図面の図中の要素は、必ずしも縮尺通りに描かれていない。例えば、図中のある要素の大きさは、本発明の実施形態の理解を促進するために、他の要素と比較して誇張しているものがある。更に、異なる図中の同じ参照番号は、同じ要素を示す。
更に、もしあれば、詳細な説明及び請求項中の用語、「第１」や「第２」等は、類似要素間の区別のために用いているのであって、必ずしも順番又は時系列順を記述するために用いているものではない。更に、このように用いられる用語は、本明細書に述べる本発明の実施形態が、例えば、本明細書に例示するかもしくは別な方法で説明した以外の順番で動作できる状況では、互換性があるものとする。
更に、もしあれば、詳細な説明及び請求項中の用語、「前」、「後」、「上」、「下」、「上方」、「下方」等は、説明の目的のために用いるものであって、必ずしも恒久的な相対位置を表現するために用いるものではない。このように用いられる用語は、本明細書に述べる本発明の実施形態が、例えば、本明細書に例示するかもしくは別な方法で説明した以外の方向で動作可能できる状況では、互換性があるものとする。
一般に、本発明は、非平面の受け側基板への接合についての問題、及び受け側基板の選択部分だけに接合領域を設けることについての問題の両方に対処する。一実施形態において、ドナー基板は、隆起部分（以降、ドナーメサと称す）を有するように製作するが、これは、この隆起部分だけが受け側基板に転写されるようにするためである。従って、受け側基板が全体的に平面でなくても、接合処理に悪影響が及ぶことはない。更に、接合後の、平面度が高い最終構造は、対応する凹部を受け側基板に設けることによって実現し得る。別の実施形態において、受け側基板には、他の半導体材料の接合が行なわれる受け側基板の領域を高くするのに効果的なダミー部位が設けられる。他の半導体材料の接合が行なわれる受け側基板の領域を、受け側基板上の他の構造と少なくとも同じ高さに又はそれより高くすることによって、その領域での充分な接合が保証できる。
図１〜４は、本発明の一実施形態に基づく半導体デバイス１０を形成する製造手順を部分断面図で示す。図１において、ドナー基板１２が提供される。ドナー基板１２のバルク材料は、好適には、シリコン、ゲルマニウム、ガリウム砒素、インジウム燐等の、単結晶半導体材料を含む。この出願全体で説明する本発明の好適な実施形態及び応用例において、ドナー基板は、ゲルマニウムを含む。また、図１に示したように、ドナー基板１２は、例えば、ドナー基板１２の表面に水素を注入することによって形成される注入領域１４を有する。注入領域１４を生成する目的は、転写層を生成するためであり、この場合、ドナー基板の薄い層を、他の基板に転写し得る。他の選択肢として、転写層を生成する他の方法を用いてもよい。例えば、歪のある格子層をドナー基板の表面上に形成し、その歪のある格子層上に転写層を成長させたりしてよい。
注入領域１４の深さ即ち厚さは、受け側基板に転写される半導体材料の所望の厚さに等しくなるように選択する。注入エネルギーは、（図１の破線１５で表す）注入種の突出範囲又はピーク濃度が、所望の深さに等しくなるように選択される。通常、この深さは、注入量が１×１０１６〜１×１０１７原子／ｃｍ３までの範囲で０．１μｍ〜２μｍの範囲である。転写される材料が光検出器として用いられる好適な実施形態では、好適には、水素を１〜２μｍの深さまでゲルマニウムウェハに注入する。
転写層を形成した後、注入又は他の技術によって、転写層が選択領域だけに存在するように、ドナー基板１２をパターニングする。図１に示すように、これは、フォトレジスト層を堆積しパターニングして、選択領域の転写層を保護するフォトレジストマスク１６を形成することによって実現する。次に、フォトレジストマスク１６をエッチングマスクとして用いて、図２に示すように、ドナー基板をエッチングして、ドナーメサ１８を形成する。好適には、ドナーメサ１８内の材料だけがドナー基板１２から受け側基板に転写されるように、ドナー基板１２をエッチングするよう、ドナーメサ１８以外の（即ち、ドナーメサ１８の範囲外の）領域にある注入領域１４を除去する。ドナーメサ以外の領域は、基板のバルク部と称することがある。このエッチングを行なうために、従来のエッチング物
質及び技術が用いられ、この物質及び技術はドナー基板１２に存在する特定の材料によって決定される。ドナー基板１２が水素注入されたゲルマニウムを含む好適な実施形態では、ドナーメサ１８を形成するのに適したエッチング物質は、プラズマエッチング物質を含有する塩素又はフッ素である。他の選択肢として、ドナーメサ１８を形成するのに、水溶液を含む過酸化水素（Ｈ２Ｏ２）等のウェットエッチング物質が用いられる。ドナーメサ１８を１つだけ示したが、任意の数のこのようなメサを形成し得ることを、当業者は理解するであろう。
代替実施形態において、注入もしくは他の方法で基板を処理して転写層を形成する前に、ドナー基板１２をパターニングして、１つ又は複数のドナーメサを形成してよい。この代替実施形態では、水素注入はメサ形成の後に行ない、また、以下において更に明らかになるように、メサの高さ及び注入条件を調整して、受け側基板にメサ領域内の材料だけを転写する。
パターニングされたドナー基板１２を形成した後又は他の方法で提供した後、パターニングされたドナー基板は、図３に示すように、受け側基板２０に接合される。受け側基板のバルク材料は、好適には、シリコン、ゲルマニウム、ガリウム砒素、インジウム燐等の、単結晶半導体材料を含む。好適な実施形態において、受け側基板２０は、シリコンを含む。受け側基板２０は、バルク基板材料内又はバルク基板材料上の何れかに形成された能動及び／又は受動素子を含み得る。このような素子の詳細は、本発明を理解するために重要ではない。従って、このような素子の代表的な選択した要素だけを図に示す。例えば、図３に示すように、受け側基板２０には、上に積層した第１の誘電体層２４を有する複数の導電部材２２が含まれる。導電部材は、従来の慣習に基づきポリシリコン又は金属で形成し得る。同様に、誘電体層２４は、公知の技術を用いて形成され、また、好適な実施形態において、二酸化珪素（ＳｉＯ２）から成る。
図３に示すように、また、多くの応用例において起こるように、受け側基板２０は、上面が平らではない。従って、他の半導体基板をそれに接合する従来の技術には、前述の問題がある。本発明に基づき、これらの問題は、パターニングされたドナー半導体基板を受け側基板に接合することによって克服される。具体的には、転写層を受け取る受け側基板２０の部位にドナーメサ１８の位置が合うように、受け側基板２０に対してドナー基板１２を配置する。図示したように、受け側基板２０内に能動回路があればそれらに重ならないように、ドナーメサを位置合わせするが、このことは、本発明のすべての応用例での必要要件ではない。
ドナーメサ１８を充分に位置合わせした後、受け側基板２０及びドナー基板１２は、接触を行なう領域、即ち、ドナーメサ１８が受け側基板２０の上面と接触している領域で共に接合される。接合は、公知のウェーハ接合技術の何れによって実現してもよいが、一般に、充分強い接合を生成する加圧処理及び温度処理を含む。受け側基板２０内又はドナー基板１２内の何れかにある既存の材料によって、どれくらいの温度で接合できるか、また、どのような後続の処理ができるかが制限される場合がある。それ以外では、本発明によって特定の接合技術を制限することはない。
図３に示すように、ドナー基板２０は、デバイス１０の左側では支持されていないように見えるが、これは一般的にそうではないことに留意されたい。ドナー基板１２及び受け側基板２０は、好適には、ウェーハの形をしており、各々、複数のデバイス部位を有する。従って、ドナー基板１２は、受け側基板上の少なくとも他の隣接するデバイス部位によって支持される可能性があり、また、デバイス１０の部位内の他の場所でもさらに支持され得る。この支持が充分でない場合、追加のメサを設けて、構造的な支持を追加し得る。
ドナー基板１２が、受け側基板２０に接合されると、分離または転写工程を行なう。図４に示すこの工程において、ドナー基板１２のバルク部を除去する。言い換えると、ドナー基板１２は、ドナーメサ１８の注入領域１４が受け側基板１２に接合されている場所以外のすべての場所で除去される。その結果、転写層２６が生成される。公知の技術によって、ドナー基板１２の残部から転写層２６を分離し得る。例えば、水素の気泡が、注入された水素のピーク濃度（破線１５で表す）で発生する熱技術を用い得る。気泡が存在すると、ドナーメサ１８内のこの位置において、転写層の分離が容易になる。他の選択肢として、例えば、超音波振動や流体噴射等を用いて劈開することによって、ドナーメサ内の同じ位置で分離が起こるように機械的な処理を適用し得る。
ドナー基板１２の残部から転写層２６を分離した後、転写層２６にデバイスを形成することができ、また、それらに対して相互接続を施し得る。好適な実施形態では、非ドープ領域を間に有するＮ型及びＰ型導電性フィンガーを注入することによって、転写層２６を用いて、光検出器を生成する。相互接続部を形成して、受け側基板２０内に形成される回路に導電性フィンガーを接続する。
図１〜４を参照して図示及び説明した本発明の実施形態において、ドナーメサ１８の接合は、ドナーメサを受け入れるための特別な対応を特に行なうことなく、受け側基板２０の誘電体層２４上に行なわれる。代替実施形態では、受け側基板２０を処理して、ドナーメサの最終的な構造をより平らにする受け側空洞を生成する。ある応用例において、転写層２６の所望の厚さは、最終的な接合され転写された構造が後続の処理に対して充分に平坦ではないほど大きい場合がある。このような厚い転写層を収容するために、受け側基板の空洞は、最終的に充分な平坦性を実現し得るよう適切な深さに形成される。例えば、図５において、誘電体層２４は、受け側基板２０のバルク半導体材料の表面を露出する開口部２７を生成するようにパターニングされる。他の選択肢として、図６に示すように、受け側基板２０のバルク材料中に空洞即ち溝２８を形成し得る。又は、誘電体層２４をエッチングして、図７に示すように、受け側基板２０の下層を露出しない凹部３２を生成し得る。図５〜７の各実施形態において、受け側空洞（開口部２７、溝２８、又は凹部３２の何れか）は、除去する必要がある材料に依存する公知のエッチング技術に基づき形成される。
図５に示した実施形態で例示するように、ドナーメサ１８は誘電体材料に接合されるのではなく、受け側基板２０のバルク材料に接合される（即ち、半導体−半導体接合である）。これは、ヘテロ構造デバイス（例えば、ゲルマニウム・オン・シリコン、インジウムガリウム砒素・オン・ガリウム砒素等）が望まれる応用例では有利なことがある。半導体−半導体接合を実現するために、接合強度又はヘテロ接合デバイス動作を低下し得る露出半導体表面上に固有の酸化物層が形成されるのを防ぐ又は最小限に抑えるように注意すべきである。
上述した選択肢の何れかにおいて、オプションの誘電体層３０を、それにドナーメサを接合する前に、受け側基板２０上に堆積してもよい。誘電体層３０を用いて、（図６に示すように）２つの基板材料間を電気的に絶縁したり、２つの基板の接合を強化したりできる。誘電体層３０に適した材料には、ＳｉＯ２、フッ化ＳｉＯ２、ベンゾシクロブテン（ＢＣＢ）、メチシルシキオキサン（ｍｅｔｈｙｓｉｌｓｅｑｕｉｏｘａｎｅ（ＭＳＳＱ））、及び“接着層”を接合するために提案された他の材料が含まれる。誘電体層３０を用いた場合、従来のプロセスを用いて堆積し得る。
非平面の受け側基板への接合に関する問題に対処するための他の選択可能な方法について、同様に本発明に基づき半導体デバイス４０を形成するための製造手順を示す図８〜１１を参照して論証する。図８に示すように、受け側基板４２は、導電部材４４と、第１誘
電体層４８と、を含む。これらの要素は、前述の実施形態の受け側基板２０、導電部材２２、及び第１誘電体層２４とそれぞれ同様である。更に、受け側基板４２には、ドナー基板５０から層の転写を行なう位置に形成されるダミー部位４６が含まれる。ドナー基板５０は、図９に示すが、ドナー基板１２に関して前述したように、好適には、単結晶半導体材料であり、注入領域５２を含み、破線５３で表す注入種（好適には水素）のピーク濃度を有する。
ダミー部位４６を設けて、ドナー基板５０への接合が行なわれる受け側基板４２の領域を高くする。接合が行なわれる受け側基板の領域を受け側基板上の他の構造と少なくとも同じ高さに又はそれより高くすることによって、この領域での充分な接合を保証し得る。例えば、図９に示すように、導電部材４４によって、受け側基板４２の上面は、非平面となる。接合を行ない得る隆起表面を生成するために、ダミー部位４６を設ける。ダミー部位は、好適には、導電部材又は他の形状部位と同時に且つ同じ材料で形成して処理工程の追加を回避する。ダミー部位は、何らかの特定の材料で形成する必要はない（例えば、導電性材料よりもむしろ誘電体材料で形成し得る）。一般的に、ダミー部位の大きさ及び形状は、接合し転写されるドナー基板５０の部位と同じ大きさになるように又はそれよりも大きくなるように選択すべきである。１つのダミー部位だけを示したが、複数のダミー部位を用いて、同じ又は同様の効果を達成し得る。
本発明によれば、ダミー部位４６を有する受け側基板４２は、図９に示すように、ドナー基板５０に接合される。ドナー基板５０の受け側基板４２への接合は、前述のように行なうことができ、また（ダミー部位４６上の領域を含む）２つの基板間の接触する領域だけで行なうのが好ましい。
図１０に示すように、ドナー基板５０のバルク部を除去して、受け側基板４２の表面全体に渡って転写層５４を残す。この除去処理は、好適には、ドナー基板１２のバルク部の除去に関して前述した技術の１つを用いて実施する。他の選択肢として、代わりにエッチバック技術を用い得る。この場合、図１１に示すように、転写層５４をリソグラフィによりパターニング及びエッチングして、ダミー部位４６上にパターニングした転写層５６を残す。次に、パターニングした転写層を処理して、デバイス、例えば、受け側基板４２上に形成される回路に電気的に接続し得る光検出器等の光デバイスを形成し得る。
このように、非平面受け側基板を用いて実現し得る基板接合処理であって、更に、選択的な接合をもたらし得る改良された基板接合処理が提供されたことは明らかである。ドナー基板に形成されたドナーメサを用いると、受け側基板への半導体材料の選択的な転写が可能になる。受け側基板は、非常に平坦である必要はなく、また、メサ受け側空洞を含むように変更して、最終的な接合構造の平面性を更に改良し得る。提案された製造方法は、転写層の厚さの制御可能性が極めて高い。更に、本発明は、異質の半導体材料を共に接合し得る応用例において特に有利である。このことは、１つの半導体材料のデバイスを他のものに順次接合するよりもむしろ並行処理を実現できるためである。ドナーメサ半導体材料を受け側基板の１つ又は複数の選択領域に転写したりメサ転写後に平面を設けたりすると、ドナー及び受け側基板部分の両方によって共有し得る後続の集積回路処理工程を用いるのが容易である。例えば、メタライゼーション及び層間誘電体は、半導体デバイス全体のドナーメサ及び受け側基板部位の両方上に作製し得る。
特定の実施形態に関する利点、他の効果、及び課題解決策について上述したが、そのような利点、他の効果、及び課題解決策、及び何らかの利点、他の効果、及び課題解決策を生じ得る又はより顕著にし得るいかなる１つ又は複数の要素も、一部又は全部の請求項の重要な、必要な、又は本質的な特徴若しくは要素と解釈すべきものではない。本明細書中に用いた用語“含む、有する、備える（comprise)”、“含んでいる、有している、備え
ている（comprise)”又はその派生語は、非排他的な包含を網羅するものであり、従って
、列記された要素を含むプロセス、方法、物、若しくは装置は、これらの要素だけを含むのではなく、明記されていない又はこのようなプロセス、方法、物、若しくは装置に固有の他の要素を含み得る。
以上の明細書では、本発明を、特定の実施形態を参照して説明してきたが、様々な修正及び変更を、以下の請求項に記載した本発明の範囲から逸脱することなく成し得ることが当業者には理解される。例えば、説明した任意のある実施形態の１つ又は複数の態様を他の実施形態と組み合せ得ることが当業者には理解されるであろう（例えば、ドナーメサは、ダミー部位と共に用い得る）。更に、ドナー基板は、受け側ウェーハに接合する前に、そこに形成されるデバイス又は部分的なデバイスを備え得ることが当業者には理解されるであろう。更に、受け側基板は、受け側基板にドナー基板を接合する前に、そこに形成されるデバイス又は部分的なデバイスを備え得る。更に、ドナー基板の受け側基板への接合に続いて、当分野において公知の様々なプロセスを実施して、集積回路デバイスを完成し得る。従って、明細書及び図面は、限定的というよりむしろ例示的なものであり、また、このような修正はすべて本発明の範囲内に含まれるものとする。
半導体材料が、半導体基板上に形成された誘電体層に選択的に転写され接合される本発明の一実施形態に基づく半導体デバイスを形成するための処理手順を示す部分断面図。 半導体材料が、半導体基板上に形成された誘電体層に選択的に転写され接合される本発明の一実施形態に基づく半導体デバイスを形成するための処理手順を示す部分断面図。 半導体材料が、半導体基板上に形成された誘電体層に選択的に転写され接合される本発明の一実施形態に基づく半導体デバイスを形成するための処理手順を示す部分断面図。 半導体材料が、半導体基板上に形成された誘電体層に選択的に転写され接合される本発明の一実施形態に基づく半導体デバイスを形成するための処理手順を示す部分断面図。 半導体材料が、半導体材料に選択的に転写され、直接接合される本発明の代替実施形態を示す部分断面図。 半導体材料が、半導体基板内に形成された溝に沿って並ぶ誘電体層に選択的に転写され接合される本発明の代替実施形態を示す部分断面図。 半導体材料が、凹部のある半導体基板上に形成された誘電体層に選択的に転写され接合される本発明の代替実施形態を示す部分断面図。 ダミー部位が、他の半導体層の接合が行なわれる領域において、受け側半導体基板に追加される本発明の別の実施形態に基づき形成される半導体デバイスを示す部分断面図。 ダミー部位が、他の半導体層の接合が行なわれる領域において、受け側半導体基板に追加される本発明の別の実施形態に基づき形成される半導体デバイスを示す部分断面図。 ダミー部位が、他の半導体層の接合が行なわれる領域において、受け側半導体基板に追加される本発明の別の実施形態に基づき形成される半導体デバイスを示す部分断面図。 ダミー部位が、他の半導体層の接合が行なわれる領域において、受け側半導体基板に追加される本発明の別の実施形態に基づき形成される半導体デバイスを示す部分断面図。

Claims (32)

  1. 半導体デバイスを形成する方法であって、
    ドナー基板に化学種を注入して注入領域を形成する工程と、
    前記ドナー基板をパターニングしてバルク部とドナーメサを形成する工程であって、前記ドナーメサが前記注入領域の少なくとも一部を含むことと、
    前記ドナーメサを介して、前記ドナー基板を受け側空洞を有する受け側基板に接合する工程と、
    前記受け側基板に接合された前記ドナー基板の転写層を前記受け側空洞内に残しつつ、前記ドナー基板の前記バルク部を除去する工程と、前記転写層はドナーメサを含むことと、から成る方法。
  2. 請求項１に記載の方法であって、前記受け側基板は、半導体材料と、前記半導体材料上の第１誘電体層とを備えている方法。
  3. 請求項２に記載の方法であって、前記受け側基板は凹部を備え、前記凹部は第１誘電体層中に存在し、前記転写層が前記凹部内で接合される方法。
  4. 請求項２に記載の方法であって、前記受け側基板は開口部を備え、前記開口部は第１誘電体層中に存在し、前記転写層が前記開口部内にある方法。
  5. 請求項４に記載の方法であって、前記開口部は前記半導体材料の一部を露出させ、前記転写層が前記半導体材料の前記露出部に接合される方法。
  6. 請求項４に記載の方法であって、前記受け側基板上及び前記開口部内に第２誘電体層が形成され、前記転写層が第２誘電体層に接合される方法。
  7. 請求項１に記載の方法であって、前記受け側空洞は半導体材料内に溝を備え、前記転写層が前記溝内で接合される方法。
  8. 請求項７に記載の方法であって、更に、前記溝内に第２誘電体層を形成する工程を含み、前記転写層が前記溝内で第２誘電体層に接合される方法。
  9. 請求項１に記載の方法であって、前記ドナー基板をパターニングする前に、注入を行なう方法。
  10. 請求項９に記載の方法であって、前記ドナー基板をパターニングする工程は、前記ドナーメサ以外の前記注入領域の複数部分を除去する工程を含む方法。
  11. 請求項１に記載の方法であって、前記ドナー基板及び前記受け側基板は、各々、ゲルマニウム、ガリウム、砒素、インジウム、燐、及びシリコンからなるグループから選択された元素を含む方法。
  12. 請求項１１に記載の方法であって、前記ドナー基板及び前記受け側基板は、異なる材料である方法。
  13. 請求項１２に記載の方法であって、前記ドナー基板は単結晶ゲルマニウムを含み、前記受け側基板は単結晶シリコンを含む方法。
  14. 請求項１３に記載の方法であって、更に、前記転写層に光検出器を形成する工程が含まれ
    る方法。
  15. 請求項１に記載の方法であって、前記バルク部を除去する工程は、機械的な方法を用いて実施される方法。
  16. 請求項１に記載の方法であって、前記バルク部を除去する工程は、熱的な方法を用いて実施される方法。
  17. 半導体デバイスを形成する方法であって、
    第１半導体基板を第２半導体基板に接合する工程であって、第２半導体基板にが、
    第１領域と、
    第２領域と、
    第１領域の上面を少なくとも第２領域の上面の最も高い部分と少なくとも同じ高さにする、第１領域内に形成されるダミー部位と、を有する工程と、
    第２半導体基板の第１領域に接合される転写層を形成するために第１半導体基板の一部を除去する工程と、
    前記ダミー部位上にパターニングした転写層部を形成するために、かつ、第２半導体基板の第２領域から前記転写層の一部を除去するために、前記転写層をパターニングする工程と、から成る方法。
  18. 請求項１７に記載の方法であって、誘電体層が前記ダミー部位上に形成され、前記パターニングした転写層部が前記誘電体層上に形成される方法。
  19. 請求項１７に記載の方法であって、更に、接合する工程の前に、第１半導体基板に注入を行なう工程を含む方法。
  20. 半導体デバイスを形成する方法であって、
    第１半導体基板を提供する工程であって、第１半導体基板は、メサとバルク部を形成するようにパターニングされる工程と、
    第２半導体基板を提供する工程であって、第２半導体基板は、非平面形状部と受け側空洞を有する工程と、
    第１半導体基板を第２半導体基板に接合する工程と、前記接合工程は更に前記メサを前記受け側空洞内で接合することから成ることと、
    第１半導体基板に接合された前記メサの少なくとも一部を残しつつ、第１半導体基板の前記バルク部を除去する工程と、から成る方法。
  21. 請求項２０に記載の方法であって、第２半導体基板は半導体材料上に第１誘電体層を備え、前記受け側空洞は第１誘電体層に凹部を備え、前記メサは前記凹部に接合される方法。
  22. 請求項２０に記載の方法であって、第２半導体基板は半導体材料上に第１誘電体層を備え、第２半導体基板の前記受け側空洞は、前記半導体材料の一部を露出させる第１誘電体層中の開口部を備え、前記メサは、前記開口部内で第２半導体基板に接合される方法。
  23. 請求項２２に記載の方法であって、第２誘電体層が前記開口部内に形成され、前記メサが、第２誘電体層上及び前記開口部内において、第２半導体基板に接合される方法。
  24. 請求項２２に記載の方法であって、前記メサが、前記半導体材料の露出部に接合される方法。
  25. 請求項２０に記載の方法であって、第２半導体基板は、半導体材料上に第１誘電体層を備
    え、第２半導体基板の前記受け側空洞は、前記半導体材料内に溝を備え、前記メサは、前記溝内において第２半導体基板に接合される方法。
  26. 請求項２５に記載の方法であって、第２誘電体層が前記溝内に形成され、前記メサが、第２誘電体層上の第２半導体基板に接合される方法。
  27. 請求項２０に記載の方法であって、前記バルク部を除去する工程は、機械的に実施される方法。
  28. 請求項２０に記載の方法であって、前記バルク部を除去する工程は、熱的に実施される方法。
  29. 請求項２０に記載の方法であって、第１半導体基板及び第２半導体基板は、各々、単結晶シリコン、単結晶ゲルマニウム、単結晶ガリウム砒素、及び単結晶インジウム燐からなるグループから選択された元素を含む方法。
  30. 請求項２０に記載の方法であって、第１半導体基板は単結晶ゲルマニウムを含み、第２半導体基板は単結晶シリコンを含む方法。
  31. 請求項３０に記載の方法であって、更に、前記バルク部を除去した後に残る前記メサの一部に光検出器を形成する工程を含む方法。
  32. 半導体デバイスを形成する方法であって、
    ドナー基板に化学種を注入して注入領域を形成する工程と、
    前記ドナー基板をパターニングしてバルク部とドナーメサを形成する工程であって、前記ドナーメサが前記注入領域の少なくとも一部を含み、該ドナー基板をパターニングする工程は注入工程の前に行われることと、
    前記ドナーメサを介して、前記ドナー基板を受け側基板に接合する工程と、
    前記受け側基板に接合された前記ドナー基板の転写層を残しつつ、前記ドナー基板の前記バルク部を除去する工程と、から成る方法。
JP2003553615A 2001-12-17 2002-12-05 材料を接合及び転写して半導体デバイスを形成する方法 Expired - Fee Related JP4554930B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/022,711 US6616854B2 (en) 2001-12-17 2001-12-17 Method of bonding and transferring a material to form a semiconductor device
PCT/US2002/038564 WO2003052817A2 (en) 2001-12-17 2002-12-05 Method of bonding and transferring a material to form a semiconductor device

Publications (3)

Publication Number Publication Date
JP2005513781A true JP2005513781A (ja) 2005-05-12
JP2005513781A5 JP2005513781A5 (ja) 2006-02-02
JP4554930B2 JP4554930B2 (ja) 2010-09-29

Family

ID=21811041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003553615A Expired - Fee Related JP4554930B2 (ja) 2001-12-17 2002-12-05 材料を接合及び転写して半導体デバイスを形成する方法

Country Status (8)

Country Link
US (1) US6616854B2 (ja)
EP (1) EP1500132A2 (ja)
JP (1) JP4554930B2 (ja)
KR (1) KR20040079916A (ja)
CN (1) CN1324674C (ja)
AU (1) AU2002353020A1 (ja)
TW (1) TWI255525B (ja)
WO (1) WO2003052817A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004758A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 半導体基板、薄膜トランジスタ及び半導体装置の作製方法
JP2009177154A (ja) * 2007-12-27 2009-08-06 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法、および半導体装置の作製方法
JP2017526189A (ja) * 2014-09-05 2017-09-07 スコーピオズ テクノロジーズ インコーポレイテッド 転送ウエハ除去のための水素注入を利用する対応する樹脂との半導体接合

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078320B2 (en) * 2004-08-10 2006-07-18 International Business Machines Corporation Partial wafer bonding and dicing
US7288458B2 (en) * 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
KR100755368B1 (ko) 2006-01-10 2007-09-04 삼성전자주식회사 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들
US7682930B2 (en) * 2006-06-09 2010-03-23 Aptina Imaging Corporation Method of forming elevated photosensor and resulting structure
US7432174B1 (en) * 2007-03-30 2008-10-07 Advanced Micro Devices, Inc. Methods for fabricating semiconductor substrates with silicon regions having differential crystallographic orientations
US8201325B2 (en) 2007-11-22 2012-06-19 International Business Machines Corporation Method for producing an integrated device
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
GB0914251D0 (en) * 2009-08-14 2009-09-30 Nat Univ Ireland Cork A hybrid substrate
KR101807777B1 (ko) 2010-03-31 2017-12-11 소이텍 본딩된 반도체 구조들 및 이를 형성하는 방법
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
US8778737B2 (en) 2011-10-31 2014-07-15 International Business Machines Corporation Flattened substrate surface for substrate bonding
US9190379B2 (en) 2012-09-27 2015-11-17 Apple Inc. Perimeter trench sensor array package
WO2017052646A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Island transfer for optical, piezo and rf applications

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09127352A (ja) * 1995-10-30 1997-05-16 Hitachi Ltd 半導体装置およびその製造方法
JPH10200080A (ja) * 1996-11-15 1998-07-31 Canon Inc 半導体部材の製造方法
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4966646A (en) 1986-09-24 1990-10-30 Board Of Trustees Of Leland Stanford University Method of making an integrated, microminiature electric-to-fluidic valve
US5389569A (en) * 1992-03-03 1995-02-14 Motorola, Inc. Vertical and lateral isolation for a semiconductor device
JP3114570B2 (ja) * 1995-05-26 2000-12-04 オムロン株式会社 静電容量型圧力センサ
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH1140823A (ja) * 1997-05-22 1999-02-12 Fujitsu Ltd 光検出器モジュール
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6400009B1 (en) * 1999-10-15 2002-06-04 Lucent Technologies Inc. Hermatic firewall for MEMS packaging in flip-chip bonded geometry

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09127352A (ja) * 1995-10-30 1997-05-16 Hitachi Ltd 半導体装置およびその製造方法
JPH10200080A (ja) * 1996-11-15 1998-07-31 Canon Inc 半導体部材の製造方法
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP2001007362A (ja) * 1999-06-17 2001-01-12 Canon Inc 半導体基材および太陽電池の製造方法
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004758A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 半導体基板、薄膜トランジスタ及び半導体装置の作製方法
KR101447938B1 (ko) * 2007-05-18 2014-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체기판 및 박막 트랜지스터의 제조방법
JP2009177154A (ja) * 2007-12-27 2009-08-06 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法、および半導体装置の作製方法
JP2017526189A (ja) * 2014-09-05 2017-09-07 スコーピオズ テクノロジーズ インコーポレイテッド 転送ウエハ除去のための水素注入を利用する対応する樹脂との半導体接合

Also Published As

Publication number Publication date
TW200302548A (en) 2003-08-01
US20030114001A1 (en) 2003-06-19
WO2003052817A2 (en) 2003-06-26
CN1615543A (zh) 2005-05-11
KR20040079916A (ko) 2004-09-16
TWI255525B (en) 2006-05-21
WO2003052817B1 (en) 2003-09-25
US6616854B2 (en) 2003-09-09
JP4554930B2 (ja) 2010-09-29
EP1500132A2 (en) 2005-01-26
WO2003052817A3 (en) 2003-08-21
CN1324674C (zh) 2007-07-04
AU2002353020A1 (en) 2003-06-30
AU2002353020A8 (en) 2003-06-30

Similar Documents

Publication Publication Date Title
JP4554930B2 (ja) 材料を接合及び転写して半導体デバイスを形成する方法
US9922956B2 (en) Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration
US6420266B1 (en) Methods for creating elements of predetermined shape and apparatuses using these elements
JP6141853B2 (ja) ３ｄ集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス
JP5976738B2 (ja) マイクロテクノロジー構造を製造する方法
KR20110105860A (ko) 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
JP2007207815A (ja) 半導体装置、及び半導体装置の製造方法
JP4328708B2 (ja) Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造
JP2008233707A (ja) 光デバイスの製造方法
JP4657614B2 (ja) 半導体装置及び半導体装置の製造方法
JP6193271B2 (ja) 結晶半導体材料の薄層を設ける方法、ならびに関連する構造体およびデバイス
US9136134B2 (en) Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
JP3109549B2 (ja) 半導体装置の製造方法
KR100511900B1 (ko) 에스오아이 기판의 제조방법
JPH02203549A (ja) 半導体装置の製造方法
JP4867396B2 (ja) 半導体装置及びその製造方法
JPS60189235A (ja) 半導体装置の製造方法
JP4168460B2 (ja) 光電子半導体集積回路装置の製造方法
KR0161852B1 (ko) 반도체소자의 제조방법
JPS62183168A (ja) 半導体装置の製造方法
JP2008244105A (ja) 半導体装置の製造方法及び半導体装置
JP2008135711A (ja) 半導体装置の製造方法、および半導体装置
JP2004363484A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees