CN110444504B - 半导体装置组合件及其制造方法 - Google Patents

半导体装置组合件及其制造方法 Download PDF

Info

Publication number
CN110444504B
CN110444504B CN201910343926.3A CN201910343926A CN110444504B CN 110444504 B CN110444504 B CN 110444504B CN 201910343926 A CN201910343926 A CN 201910343926A CN 110444504 B CN110444504 B CN 110444504B
Authority
CN
China
Prior art keywords
layer
semiconductor device
substrate
foil
foil layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910343926.3A
Other languages
English (en)
Other versions
CN110444504A (zh
Inventor
J·M·戴德里安
A·M·贝利斯
李晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110444504A publication Critical patent/CN110444504A/zh
Application granted granted Critical
Publication of CN110444504B publication Critical patent/CN110444504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B32B37/025—Transfer laminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本主题申请涉及半导体装置组合件及其制造方法。一种半导体装置组合件，其具有附接到衬底的半导体装置，其中在所述衬底的表面上具有箔层。粘合剂层将所述衬底连接到所述半导体装置的第一表面。所述半导体装置组合件能够实现在所述半导体装置的所述第二表面上的处理。可以向所述箔层施加能量脉冲，引起对所述箔层的放热反应，这将所述衬底从所述半导体装置剥离。所述半导体装置组合件可以包含位于所述箔层和将所述衬底连接到所述半导体装置的所述粘合剂层之间的剥离层。由所述放热反应生成的热量分解所述剥离层以将所述衬底从所述半导体装置剥离。所述能量脉冲可以是电荷、热脉冲，或者可以从激光器施加。

Description

半导体装置组合件及其制造方法
技术领域
本文描述的实施例涉及半导体装置组合件和制造半导体装置组合件的方法，所述半导体装置组合件包含能够实现将衬底从半导体装置移除的箔层。
背景技术
衬底(例如，载具衬底)通常用于支撑半导体装置(例如，包含多个裸片的半导体晶片)，以允许在半导体装置上的进一步处理。例如，半导体装置可以在装置的第一侧或正面上包括多个结构，例如焊盘、柱、过孔等。在半导体装置的处理期间，可能需要减小半导体装置的厚度。可以将各种工艺(例如但不限于化学机械平坦化、研磨和/或干蚀刻)应用于半导体装置的背面或第二侧，以将材料从半导体装置移除。例如，使用本领域普通技术人员已知的各种工艺，半导体装置的厚度可以从第一厚度(例如，775微米)减小到第二厚度(例如，70微米)。此外，可以将各种工艺(例如，金属化、光刻图案化和电化学镀)应用于半导体装置的背面或第二侧，以形成半导体装置的结构(例如，焊盘、柱等)。
目前，半导体装置(例如，半导体晶片)可以用临时粘合剂临时粘合到衬底(例如，载具晶片)，以形成临时半导体装置组合件。例如，半导体晶片的第一侧或正面可以用旋涂在载具晶片上的临时粘合剂粘合到载具晶片。在完成半导体晶片的第二侧或背面上的处理之后，从载具晶片移除半导体晶片。通常，通过热/机械滑动从载具晶片移除或剥除半导体晶片。换句话说，加热临时半导体装置组合件并施加力以使半导体晶片从载具晶片滑下。将半导体晶片从载具晶片移除的本工艺可能导致裸片开裂和/或柱涂挂(smearing)等。此外，本工艺可能导致半导体晶片本身的分解。在移除或剥除工艺期间，半导体晶片的边缘可能分解、开裂或碎裂。
可以使用具有相对低的玻璃化转变温度的临时粘合剂将载具粘合到半导体装置。具有相对低的玻璃化转变温度的粘合剂用于更好地使得载具可以在必要的处理之后从半导体装置移除。然而，半导体载具和衬底组合件在处理期间可能经受高温，这可能导致载具和半导体装置之间的不期望的移动。
玻璃载具可以用于在处理期间支撑半导体装置。在半导体装置的背面上进行必要处理之后，可以通过玻璃载具将激光施加到粘合剂，以将玻璃载具从半导体装置剥离。然而，玻璃载具通常具有较差的热传递和系数和热膨胀(CTE)的高度不匹配，这导致晶片翘曲问题，并且由于低弹性模量，其在半导体装置的处理期间也可能下垂。
与用于半导体装置背面处理的玻璃载具相比，具有高导热率、良好刚性并与Si半导体装置CTE匹配的硅(Si)载具衬底可以具有各种优点。然而，通常无法通过将激光施加到粘合剂来将Si载具从半导体装置移除。相反，可以通过热/机械工艺移除Si载具，这可能会损坏半导体装置，如本文所讨论。
可能存在其它缺点和劣势。
发明内容
在一个方面，本主题申请提供了一种半导体装置组合件，其包括：半导体装置，其具有第一侧和第二侧；衬底；箔层，其附接到衬底的表面；剥离层，其附接到箔层，所述箔层位于剥离层和衬底的表面之间；和粘合剂层，其被配置成将半导体装置连接到衬底，所述粘合剂层位于半导体装置的第一侧和剥离层之间，其中在向箔层施加能量脉冲时，箔层被配置成生成热量以使剥离层选择性地将衬底从粘合剂层剥离。
在另一方面，本主题申请提供了一种半导体装置组合件，其包括：半导体装置，其具有第一侧和第二侧；衬底；多层箔层，其附接到衬底的表面；和粘合剂层，其将半导体装置连接到衬底，所述粘合剂层位于半导体装置的第一侧和多层箔层之间，其中在向多层箔层施加能量脉冲时，多层箔层被配置成具有放热反应，其将衬底从半导体装置剥离。
在另一方面，本主题申请提供了一种制造半导体装置组合件的方法，其包括：在衬底的表面上沉积多层箔层；在多层箔层上沉积剥离层，其中所述多层箔位于剥离层和衬底的表面之间；和将剥离层附接到半导体装置的第一表面上的粘合剂层，以将衬底连接到半导体装置。
附图说明
图1是半导体装置组合件的一个实施例的示意图。
图2是包含箔层的衬底的一个实施例的示意图。
图3是包含箔层和剥离层的衬底的一个实施例的示意图。
图4是半导体装置的一个实施例的示意图，所述半导体装置在第一表面上具有粘合剂层。
图5是半导体装置组合件的一个实施例的示意图，其中半导体装置的第二表面已经被处理。
图6是支撑在薄膜框架上的半导体装置组合件的一个实施例的示意图。
图7是施加到半导体装置组合件的一个实施例的箔层的能量脉冲的示意图。
图8是与衬底分离的半导体装置的一个实施例的示意图。
图9是半导体装置的一个实施例的示意图，其中粘合剂层在已经处理第二侧之后被移除。
图10是多层箔层的一个实施例的示意图。
图11是半导体装置的一个实施例的示意图，所述半导体装置在第一表面上具有粘合剂层，其中在粘合剂层上具有金属层。
图12是半导体装置组合件的一个实施例的示意图。
图13是施加到半导体装置组合件的一个实施例的箔层的能量脉冲的示意图。
图14是与衬底分离的半导体装置的一个实施例的示意图。
图15是半导体装置组合件的一个实施例的示意图。
图16是半导体装置组合件的一个实施例的示意图。
图17是制造半导体装置组合件的方法的一个实施例的流程图。
虽然本公开易于做出各种修改和替代形式，但是在附图中通过实例示出了具体实施例，并且将在本文中对其进行详细描述。然而，应当理解的是，本公开不旨在限于所揭示的特定形式。相反，其旨在涵盖落入由所附权利要求限定的本公开范围内的所有修改、等同和替代。
具体实施方式
在本公开中，讨论了许多具体细节以提供对本公开的实施例的全面和可行的描述。本领域普通技术人员将认识到，可以在没有一或多个具体细节的情况下实践本公开。通常与半导体装置和半导体装置封装相关的公知结构和/或操作可能未示出和/或可能未详细描述以避免模糊本公开的其它方面。通常，应当理解，除本文揭示的那些具体实施例之外的各种其它装置、系统和/或方法可以在本公开的范围内。
术语“半导体装置组合件”可以是指一或多个半导体装置、半导体装置封装和/或衬底的组合件，其可以包含中介层、支撑件和/或其它合适的衬底。半导体装置组合件可以制造为但不限于分立封装形式、条带或矩阵形式和/或晶片面板形式。术语“半导体装置”通常是指包含半导体材料的固态装置。半导体装置可以包含例如半导体衬底、晶片、面板或来自晶片或衬底的单个裸片。半导体装置在本文中可以是指半导体裸片，但是半导体装置不限于半导体裸片。
如本文所使用，术语“垂直”、“横向”、“上”和“下”可以是指图中所示的半导体装置和/或半导体装置组合件中的特征的相对方向或位置。例如，“上”或“最上”可以是指比另一特征更靠近页面顶部定位的特征。然而，这些术语应该被广义地解释为包含具有其它定向的半导体装置和/或半导体装置组合件，例如倒置或倾斜定向，其中顶部/底部、在……上/在……下(over/under，above/below)、向上/向下和左/右可以取决于定向而互换。
本公开的各个实施例涉及半导体装置、半导体装置组合件、半导体封装、半导体装置封装、以及制造和/或操作半导体装置的方法。
本公开的一个实施例是一种半导体装置组合件，其包括具有第一侧和第二侧的半导体装置以及衬底。箔层附接到衬底的表面，并且剥离层附接到箔层，其中所述箔层位于剥离层和衬底的表面之间。粘合剂层被配置成将半导体装置连接到衬底，其中粘合剂层位于半导体装置的第一侧和剥离层之间。向箔层施加能量脉冲使箔层生成热量，使得剥离层选择性地将衬底从粘合剂层剥离。
本公开的一个实施例是一种半导体装置组合件，其包括具有第一侧和第二侧的半导体装置以及具有附接到衬底表面的多层箔层的衬底。粘合剂层将半导体装置连接到衬底，其中粘合剂层位于半导体装置的第一侧和多层箔层之间。向多层箔层施加能量脉冲引起放热反应，其将衬底从半导体装置剥离。
本公开的一个实施例是一种制造半导体装置组合件的方法。所述方法包括在衬底的表面上沉积多层箔层并在多层箔层上沉积剥离层，其中多层箔层位于剥离层和衬底的表面之间。所述方法包括将剥离层附接到半导体装置的第一表面上的粘合剂层，以将衬底连接到半导体装置。可以向多层箔层施加能量脉冲以产生放热反应，从而分解剥离层并将衬底从半导体装置剥离。
图1是半导体装置组合件300的一个实施例的示意图。半导体装置组合件300包含半导体装置100和衬底200。图2-4分别示出了半导体装置100和衬底200组件。如图2中所示，箔层210沉积在衬底200的第一或顶部表面201上。衬底200包含与第一表面201相对的第二或底部表面202。衬底200是能够实现在半导体装置100的底部或背面上的处理的载具，如本文所讨论。衬底200可以由各种材料构成，如受益于本公开的本领域普通技术人员所理解。例如，衬底200可以是但不限于硅、陶瓷、玻璃、金属、塑料、复合材料、层压材料等。
剥离层220沉积在箔层210上，如图3中所示。剥离层220可以由通过箔层210生成的热量分解的各种材料构成，如本文所讨论。例如，剥离层220可以是但不限于硅酮、环氧树脂、聚酰亚胺、碳酸酯或其组合。剥离层220可以由各种其它材料构成，所述各种其它材料被配置成在从箔层210施加热量时分解，如受益于本公开的本领域普通技术人员所理解。剥离层220还可以在半导体装置100的第二或底部表面102的处理期间保护箔层210免受损坏，如本文所讨论。载具衬底200、箔层210和剥离层220的尺寸、形状、位置和/或配置是出于说明性目的而示出的，并且可以取决于应用而变化，如受益于本公开的本领域普通技术人员所理解。
箔层210优选地是沉积在衬底200上的多层箔层。如本文所讨论，当先前连接在一起以形成半导体装置组合件300时，可以向箔层210施加能量以将衬底200从半导体装置100剥离。可以向箔层210施加能量脉冲，引起箔层210中的放热反应，从而在短时间内生成大量的热量。箔层210被配置成生成足以分解剥离层220的温度，但是仅持续较短时间，以便不会损坏半导体装置100。例如，箔层210中的放热反应可以产生约为1000摄氏度或更高的温度。然而，箔层210可以被配置成使得放热反应持续少于一秒。例如，箔层210可以被配置成使得放热反应持续约0.1毫秒到1.5毫秒。
箔层210优选地是多层箔层，其包括不同金属的交替层。图10示出了箔层210的一个实施例，其包含第一材料211和第二材料212的交替层。箔层210包含在第一材料层211和第二材料层212之间的界面层213。界面层213可以包含混合在一起的第一和第二材料。第一和第二材料优选地是金属并且被配置成在向箔层210施加能量脉冲(其可以是热脉冲)时产生放热反应。箔层210的每个层211、212可以包括一或多种材料，如受益于本公开的本领域普通技术人员所理解。
可以使用各种材料来构成箔层210，如受益于本公开的本领域普通技术人员所理解。例如，箔层可以包含但不限于镍和铝、锆和铝、镍和硅、钼和硅、钯和铝、铑和铝或其组合的交替层。箔层210的层211、212、213的数量、尺寸、位置、配置和/或形状是出于说明性目的而示出的，并且可以取决于应用而变化，如受益于本公开的本领域普通技术人员所理解。箔层210可以被配置成使得放热反应达到大致指定的温度持续大致指定的时间，如本领域普通技术人员所理解。
图4是半导体装置100的示意图，其具有第一或顶部表面101和与第一表面101相对的第二或底部表面102。半导体装置100在第一表面101上包含多个结构110。结构110在图4中示意性地表示，并且可以包括各种结构，例如焊盘、柱等，如本领域普通技术人员所理解。粘合剂层150已经沉积在半导体装置100的第一表面101上，以便选择性地将半导体装置100附接到载具衬底200，以形成半导体装置组合件300，如图1中所示。半导体装置100可以是半导体晶片，并且衬底200可以是载具晶片，如本领域普通技术人员所理解。粘合剂层150、结构110和半导体装置100的尺寸、形状、位置、数量和/或配置是出于说明性目的而示出的，并且可以取决于应用而变化，如受益于本公开的本领域普通技术人员所理解。
半导体装置100的第一侧101上的粘合剂层150使得半导体装置100的第一侧101能够选择性地附接到衬底200上的剥离层220，以形成半导体装置组合件300，如图1中所示。粘合剂层150可以是具有相对高的玻璃化转变温度的热塑性粘合剂。半导体装置组合件300能够实现在半导体装置100的第二侧102上的处理。半导体装置100的第二侧102上的处理可以包含将从材料半导体装置100移除和/或在半导体装置100的第二侧102上形成结构120，如图5中所示。剥离层220可以在半导体装置100的第二侧102的处理期间保护箔层210免受潜在的损坏。例如，剥离层220可以防止材料接触并潜在地损坏箔层210。
在完成半导体装置组合件300的半导体装置100的第二侧102上的处理之后，半导体装置组合件300可以定位在连接到薄膜框架50的安装胶带或薄膜55上，其中半导体装置100的第二侧102置于安装胶带55上。在移除衬底200和粘合剂层150期间，可以使用薄膜框架50和安装胶带55来支撑半导体装置组合件300，如本文所讨论。
向半导体装置组合件300的箔层210施加能量脉冲5(例如，热脉冲)，如图7中所示。能量脉冲5引起放热反应，生成足以在不损坏半导体装置100的情况下分解或分化(decompose)剥离层220的热量。由放热反应生成的热量可以是1000摄氏度或更高。由放热反应生成的热量超过剥离层220的分化温度。剥离层220的分解使得衬底200能够从粘合剂层150上移除，如图8中所示。可以使用各种机制来引起箔层210的放热反应，如受益于本公开的本领域普通技术人员所理解。例如，向箔层210施加的能量脉冲5可以是但不限于电荷、火花、热脉冲、激光或其组合。放热反应烧毁箔层210并分解或分化剥离层220，使得衬底能够从半导体装置组合件300移除，而不需要施加机械力来将衬底200与粘合剂层150分离。
在移除衬底200之后，可以从半导体装置100的第一表面101移除粘合剂层150，如图9中所示。可以使用各种机制从半导体装置100的第一表面101移除粘合剂层150，如本领域普通技术人员所理解。例如，可以使用干蚀刻、湿蚀刻等移除粘合剂层150。可以使用溶剂从半导体装置100的第一表面101上清除粘合剂150。图9示出了在连接到薄膜框架50的安装胶带55上支撑的半导体装置100，其中粘合剂层150已经被移除。
图11示出了半导体装置100的一个实施例，其包含沉积在粘合剂层150上的金属层130。金属层130可以用于在箔层210的放热反应期间保护半导体装置100，如本文所讨论。图12示出了半导体装置组合件400的一个实施例，其具有粘合剂层150、金属层130、剥离层220以及位于半导体装置100的第一表面101和衬底200的第一表面201之间的箔层210。
如图13中所示，向半导体装置组合件400的箔层210施加能量脉冲5(例如，热脉冲)。能量5引起放热反应，生成在不损坏半导体装置100的情况下分解或分化剥离层220的热量。剥离层220的分解允许衬底200从金属层130和粘合剂层150上移除，如图14中所示。然后，可以通过本领域普通技术人员理解的各种机制将金属层130和粘合剂层150从半导体装置100的第一表面101移除。
图15是半导体装置组合件500的一个实施例的示意图。半导体装置组合件500包含半导体装置100和衬底200。箔层210沉积在衬底200的第一或顶部表面201上。如本文所讨论，衬底200是能够实现在半导体装置100的底部或背面上的处理的载具。半导体装置组合件500在粘合剂层150和箔层210之间不包含剥离层。相反，箔层210直接连接到半导体装置100上的粘合剂层150。在一些实施例中，剥离层可以位于箔层210和粘合剂层150之间，使得衬底200可以选择性地连接到半导体装置100，这取决于构成箔层210和/或粘合剂层150的材料，如受益于本公开的本领域普通技术人员所理解。如本文所讨论，向箔层210施加能量脉冲(例如，热脉冲)以引起放热反应。在放热反应期间消耗箔层210，从而将衬底200从半导体装置组合件500的半导体装置100剥离。
图16是半导体装置组合件600的一个实施例的示意图。半导体装置组合件600包含半导体装置100和衬底200。箔层210沉积在衬底200的第一或顶部表面201上。如本文所讨论，衬底200是能够实现在半导体装置100的底部或背面上的处理的载具。半导体装置组合件600在粘合剂层150和箔层210之间不包含剥离层。半导体装置组合件600包含沉积在粘合剂层150上的金属层130，其可以保护半导体装置100免于在箔层210的放热反应期间被潜在地损坏。如本文所讨论，向箔层210施加能量脉冲(例如，热脉冲)以引起放热反应。在放热反应期间消耗箔层210，从而将衬底200从半导体装置组合件600的半导体装置100剥离。
图17是制造半导体装置组合件的方法700的流程图。方法700包含在710处在衬底的表面上沉积多层箔层。可以使用各种机制将多层箔层沉积到衬底的表面上。例如，多层箔层可以在物理气相沉积工艺期间溅射到衬底上，如受益于本公开的本领域普通技术人员所理解。方法700包含在720处在多层箔层上沉积剥离层。在730处，方法700包含将剥离层附接到半导体装置的第一表面上的粘合剂层以将衬底连接到半导体装置。
在将剥离层附接到粘合剂层之前，方法700可以包含在725处将金属层施加到粘合剂层。金属层可以保护半导体装置免于被由多层箔层生成的热量潜在地损坏，如本文所讨论。方法700可以包含在740处处理半导体装置的第二表面。例如，可以将材料从半导体装置的第二表面移除以减小半导体装置的宽度，如本领域普通技术人员所理解。方法700可以包含在750处向多层箔层施加能量脉冲以产生放热反应。放热反应生成热量，其分解剥离层以选择性地将衬底从半导体装置剥离。可以使用各种机制将能量施加到多层箔层以引起放热反应，如受益于本公开的本领域普通技术人员所理解。例如，可以将火花、电荷、热脉冲或激光施加到多层箔层，以在多层箔层内引起放热反应。方法700可以包含在760处将粘合剂层从半导体装置的第一表面移除。
尽管已经根据某些实施例描述了本公开，但是对于本领域普通技术人员显而易见的其它实施例，包含未提供本文所阐述的所有特征和优点的实施例，也在本公开的范围内。本公开可以囊括未在本文明确示出或描述的其它实施例。因此，仅通过参考所附权利要求及其等同来限定本公开的范围。

Claims (17)

1.一种半导体装置组合件，其包括：
半导体装置，其具有第一侧和第二侧；
衬底；
箔层，其附接到所述衬底的表面；
剥离层，其附接到所述箔层，所述箔层位于所述剥离层和所述衬底的所述表面之间；
粘合剂层，其被配置成将所述半导体装置连接到所述衬底，所述粘合剂层位于所述半导体装置的所述第一侧和所述剥离层之间，其中在向所述箔层施加能量脉冲时，所述箔层被配置成生成热量以使所述剥离层选择性地将所述衬底从所述粘合剂层剥离；以及
金属层，其位于所述剥离层和所述粘合剂层之间。
2.根据权利要求1所述的组合件，其中从所述箔层生成的所述热量分解所述剥离层。
3.根据权利要求2所述的组合件，其中所述能量脉冲在所述箔层中引起放热反应。
4.根据权利要求3所述的组合件，其中所述箔层是由两种材料的交替层构成的多层箔。
5.根据权利要求4所述的组合件，其中所述两种材料是镍和铝、锆和铝、镍和硅、钼和硅、钯和铝、或铑和铝中的一种。
6.根据权利要求1所述的组合件，其中所述箔层被配置成生成1000摄氏度或更高的热量。
7.根据权利要求1所述的组合件，其中所述箔层被配置成产生超过所述剥离层的分解温度的热量。
8.根据权利要求1所述的组合件，其中所述半导体装置包含在所述第一侧上的多个结构，所述多个结构是焊盘、柱、过孔或其组合。
9.根据权利要求1所述的组合件，其中所述剥离层是硅酮、环氧树脂、聚酰亚胺、碳酸酯或其组合中的一种。
10.一种半导体装置组合件，其包括：
半导体装置，其具有第一侧和第二侧；
衬底；
多层箔层，其附接到所述衬底的表面；
粘合剂层，其将所述半导体装置连接到所述衬底，所述粘合剂层位于所述半导体装置的所述第一侧和所述多层箔层之间，其中在向所述多层箔层施加能量脉冲时，所述多层箔层被配置成具有放热反应，其将所述衬底从所述半导体装置剥离；以及
金属层，其位于所述多层箔层和所述粘合剂层之间。
11.根据权利要求10所述的组合件，其中所述能量脉冲是电荷。
12.一种制造半导体装置组合件的方法，其包括：
在衬底的表面上沉积多层箔层；
在所述多层箔层上沉积剥离层，其中所述多层箔层位于所述剥离层和所述衬底的所述表面之间；
将所述剥离层附接到半导体装置的第一表面上的粘合剂层，以将所述衬底连接到所述半导体装置；
处理所述半导体装置的第二表面，所述第二表面与所述第一表面相对；以及
在将所述剥离层附接到半导体装置的所述第一表面上的所述粘合剂层之前将金属层施加到所述粘合剂层。
13.根据权利要求12所述的方法，向所述多层箔层施加能量脉冲以产生放热反应，所述放热反应分解所述剥离层，从而将所述衬底从所述半导体装置剥离。
14.根据权利要求13所述的方法，其中向所述多层箔层施加所述能量脉冲包括向所述多层箔层施加电荷。
15.根据权利要求13所述的方法，其中向所述多层箔层施加所述能量脉冲包括向所述多层箔层施加激光脉冲。
16.根据权利要求13所述的方法，其包括从所述半导体装置的所述第一表面移除所述粘合剂层。
17.根据权利要求12所述的方法，其中处理包括从所述半导体装置的所述第二表面移除材料。
CN201910343926.3A 2018-05-03 2019-04-26 半导体装置组合件及其制造方法 Active CN110444504B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/969,978 2018-05-03
US15/969,978 US10431519B1 (en) 2018-05-03 2018-05-03 Carrier removal by use of multilayer foil

Publications (2)

Publication Number Publication Date
CN110444504A CN110444504A (zh) 2019-11-12
CN110444504B true CN110444504B (zh) 2023-08-29

Family

ID=68063803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910343926.3A Active CN110444504B (zh) 2018-05-03 2019-04-26 半导体装置组合件及其制造方法

Country Status (2)

Country Link
US (2) US10431519B1 (zh)
CN (1) CN110444504B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728199B2 (en) * 2019-12-23 2023-08-15 Asmpt Nexx, Inc. Substrate support features and method of application
US11855226B2 (en) * 2021-07-30 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thin film transistor, semiconductor device and method of fabricating thin film transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
CN1199507A (zh) * 1996-08-27 1998-11-18 精工爱普生株式会社 剥离方法、薄膜器件的转移方法以及使用该方法制造的薄膜器件、薄膜集成电路装置和液晶显示装置
CN101764047A (zh) * 2008-12-23 2010-06-30 国际商业机器公司 减薄半导体衬底的方法
CN103854973A (zh) * 2012-11-28 2014-06-11 国际商业机器公司 操作器件晶片和叠层结构的方法和处理叠层结构的装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4461616B2 (ja) * 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
JPH10125929A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
CN1199507A (zh) * 1996-08-27 1998-11-18 精工爱普生株式会社 剥离方法、薄膜器件的转移方法以及使用该方法制造的薄膜器件、薄膜集成电路装置和液晶显示装置
CN101764047A (zh) * 2008-12-23 2010-06-30 国际商业机器公司 减薄半导体衬底的方法
CN103854973A (zh) * 2012-11-28 2014-06-11 国际商业机器公司 操作器件晶片和叠层结构的方法和处理叠层结构的装置

Also Published As

Publication number Publication date
US10861765B2 (en) 2020-12-08
US10431519B1 (en) 2019-10-01
CN110444504A (zh) 2019-11-12
US20190341325A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
US7226812B2 (en) Wafer support and release in wafer processing
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
US7498240B2 (en) Microfeature workpieces, carriers, and associated methods
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
US7459343B2 (en) Method of manufacturing semiconductor device and support structure for semiconductor substrate
US6548327B2 (en) Low cost electroless plating process for single chips and wafer parts and products obtained thereof
CN1790889B (zh) 被吸附物的处理方法以及静电吸附方法
TW200905842A (en) Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
JP2001185519A5 (zh)
CN110444504B (zh) 半导体装置组合件及其制造方法
US10679967B2 (en) Systems enabling lower-stress processing of semiconductor device structures and related structures
TW200849515A (en) Heat dissipation type package structure and fabrication method thereof
US9281182B2 (en) Pre-cut wafer applied underfill film
US9613932B2 (en) Integrated circuit package and method of making same
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
KR20150024546A (ko) 디바이스 웨이퍼와 캐리어 웨이퍼의 디본딩 방법 및 장치
US8962392B2 (en) Underfill curing method using carrier
TW201738974A (zh) 半導體裝置之中介層製造方法
CN111668108B (zh) 半导体封装方法
US20200075384A1 (en) Carrier Bond and Debond Using Self-Depolymerizing Polymer
WO2019071016A1 (en) STRUCTURE AND METHOD FOR SEMICONDUCTOR ENCAPSULATION
US20080160673A1 (en) Assembly of thin die coreless package
CN118448328A (zh) 一种功能晶圆临时键合与解键合方法及临时键合载体
US6500528B1 (en) Enhancements in sheet processing and lead formation
JP2016092034A (ja) 金属セラミック回路基板の製造方法、金属セラミック回路基板、回路基板用基材、及び、回路基板用積層体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant