JP2016500918A - 半導体ウェーハを処理するための方法 - Google Patents

半導体ウェーハを処理するための方法 Download PDF

Info

Publication number
JP2016500918A
JP2016500918A JP2015536787A JP2015536787A JP2016500918A JP 2016500918 A JP2016500918 A JP 2016500918A JP 2015536787 A JP2015536787 A JP 2015536787A JP 2015536787 A JP2015536787 A JP 2015536787A JP 2016500918 A JP2016500918 A JP 2016500918A
Authority
JP
Japan
Prior art keywords
release layer
semiconductor wafer
laser
handler
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015536787A
Other languages
English (en)
Inventor
アンドリー、ポール、エス
バッド、ラッセル、エー
ニッカーボッカー、ジョン、ユー
トルシンスキー、ロバート、イー
チューリップ、ジュニア、ダグラス、シー ラ
チューリップ、ジュニア、ダグラス、シー ラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2016500918A publication Critical patent/JP2016500918A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】半導体ウェーハを処理するための方法を提供する。【解決手段】半導体ウェーハを処理するための方法は、剥離層を透明ハンドラに張り付けるステップを含む（Ｓ１１）。剥離層とは異なる接着層は、半導体ウェーハと、剥離層が張り付けられた透明ハンドラとの間に張り付けられる（Ｓ１２）。接着層を使用して、半導体ウェーハは、透明ハンドラに接合される（Ｓ１３）。半導体ウェーハが透明ハンドラに接合されている間に、半導体ウェーハが処理される（Ｓ１４）。剥離層は、透明ハンドラを通して剥離層にレーザを照射することによってアブレーションさせられる（Ｓ１６）。半導体ウェーハが透明ハンドラから取り除かれる（Ｓ１７）。【選択図】図１

Description

本開示は、ウェーハ剥脱（debonding）、より詳細にはハンドラ・ウェーハ剥脱のための高度化された方法に関する。
三次元（３Ｄ）チップ技術には、３Ｄ集積回路（ＩＣ）および３Ｄパッケージングが含まれる。３Ｄチップ技術は、この技術よってより複雑な回路をより大規模に集積化することができ、回路経路が短くなることによって性能が高速化され、エネルギ使用量を低減することができるため、広範囲にわたって重要性を増しつつある。３Ｄ ＩＣでは、複数の薄いシリコン・ウェーハ層が垂直に積み重ねられ、相互接続され、スタック全体が単一の集積回路を生成する。３Ｄパッケージングでは、複数の個別ＩＣが積み重ねられ、相互接続され、一緒にパッケージ化される。
３Ｄ ＩＣおよび３Ｄパッケージングの両方を含む３Ｄチップ技術に対する現代の技法は、シリコン貫通バイア（ＴＳＶ）を利用することがある。ＴＳＶは、接続部がシリコン・ウェーハまたはダイを完全に貫通する垂直の相互接続アクセス（ＶＩＡ）である。ＴＳＶを使用することによって、３Ｄ ＩＣおよび３Ｄパッケージ化されたＩＣは、縁部配線およびインタポーザ層が必要でないため、よりぎっしりと集積化されうる。
一時的なウェーハ接合／剥脱は、ＴＳＶおよび３Ｄシリコン構造体一般を実施するための重要な技術である。接合は、例えば、配線、パッドおよび接続冶金術（joining metallurgy）を用いて、シリコンデバイス・ウェーハを処理することができるように、一方でウェーハを薄層化して、例えば、上面からエッチングされたブラインド・バイアのＴＳＶ金属を露出させることができるように、３Ｄスタック中の層になる予定のシリコンデバイス・ウェーハを基板またはハンドリング・ウェーハに取り付ける行為である。
剥脱は、処理されたシリコンデバイス・ウェーハを３Ｄスタックに追加することができるように、処理されたシリコンデバイス・ウェーハを基板またはハンドリング・ウェーハから取り除く行為である。
一時的なウェーハ接合／剥脱のための多くの既存の手法は、シリコンデバイス・ウェーハとハンドリング・ウェーハとの間に直接配置された接着層の使用を含む。シリコンデバイス・ウェーハの処理が完了すると、シリコンデバイス・ウェーハは、様々な技法によって、例えば、ハンドラ中の穿孔によって供出される化学溶剤にウェーハ対を曝すことによって、エッジ開始点から機械的に剥がすことによって、またはシリコンデバイス・ウェーハが向きを変えることによって取り除かれうる点にまで接着剤が弛緩することができるように接着剤を加熱することによって、ハンドリング・ウェーハから剥離されうる。
３Ｍは、接着層および光・熱変換（ＬＴＨＣ）層を使用して接合が行われるＬＴＨＣに依存する手法を開発した。その場合、剥脱は、赤外線レーザを使用してＬＴＨＣ層を加熱し、それによって接着剤をシリコンデバイス・ウェーハが取り除かれうる点にまで弛緩させ、または「減粘性化する（detackifying）」ことによって行われる。しかし、ＬＴＨＣ層は、暗色で、極めて不透明であり、そのため全体的に透明なハンドリング・ウェーハからシリコンデバイス・ウェーハを取り除く前に下にある回路を検査することは困難である。さらに、ＬＴＨＣ手法は、１０６４ｎｍの赤外線（ＩＲ）波長で動作するＹＡＧレーザを用い、この手法は、ＬＴＨＣ層内で熱を発生させ、接着剤の結合力を大きく減らすのに効果的ではあるが、界面を十分かつ完全にアブレーション(ablate)し、結果として接着力が実効的にゼロとなるには十分でない。
本発明は、ウェーハ剥脱により半導体ウェーハを処理するための方法を提供する。
半導体ウェーハを処理するための方法は、剥離層(release layer)を透明ハンドラ（transparent handler）に張り付けるステップを含む。半導体ウェーハと、剥離層が張り付けられた透明ハンドラとの間に剥離層とは異なる接着層が張り付けられる。半導体ウェーハは、接着層を使用して、透明ハンドラに接合される。半導体ウェーハが透明ハンドラに接合されている間に、半導体ウェーハが処理される。透明ハンドラを通して剥離層にレーザを照射することによって剥離層をアブレーションする。半導体ウェーハは、透明ハンドラから取り除かれる。
剥離層は、レーザから放射されたある周波数の光を強く吸収することができる。レーザから放射される光は、紫外光であってもよい。レーザから放射される光は、およそ３５０〜３６０ｎｍの波長を有してもよい。剥離層をアブレーションするために使用するレーザは、ＹＡＧレーザまたはＸｅＦエキシマレーザであってもよい。接着層は、半導体ウェーハに張り付けられてもよい。剥離層が張り付けられた透明ハンドラに半導体ウェーハを接合する前に剥離層を硬化させてもよい。接着層は、剥離層に張り付けられてもよい。接着層を張り付ける前に剥離層を硬化させてもよい。
剥離層をアブレーションするために使用するレーザは、ダイオード励起固体（ＤＰＳＳ：diode-pumped solid-state）レーザであってもよい。剥離層をアブレーションするために使用するレーザは、エキシマレーザであってもよい。剥離層をアブレーションするために使用するレーザは、エキシマレーザと比較して比較的低出力のレーザであってもよい。比較的低出力は、およそ５ワット〜３０ワットの範囲にあってもよい。半導体ウェーハが透明ハンドラに接合されている間に半導体ウェーハを処理するステップは、半導体ウェーハを薄層化するステップを含んでもよい。半導体ウェーハが透明ハンドラに接合されている間に半導体ウェーハを処理するステップは、１つまたは複数のシリコン貫通バイア（ＴＳＶ）を生成するステップを含んでもよい。
本方法は、半導体ウェーハを処理した後、剥離層をアブレーションする前に、透明なハンドラおよび剥離層を通して半導体ウェーハを検査するステップをさらに含んでもよい。検査によって修正可能な欠陥が明らかにされた場合、剥離層をアブレーションする前に半導体ウェーハに対して修復が行われてもよい。半導体ウェーハは、半導体ウェーハを透明ハンドラから取り除いた後に３Ｄスタックに追加されてもよい。
剥離層は、可視光に対して実質的に透明であってもよい。半導体ウェーハを処理するための方法は、紫外光を強く吸収する剥離層を、可視光に対して実質的に透明な透明ハンドラに張り付けるステップを含む。接着層は、剥離層と半導体ウェーハとの間に張り付けられる。半導体ウェーハは、接着層を使用して透明ハンドラに接合される。半導体ウェーハが透明ハンドラに接合されている間に、半導体ウェーハが処理される。透明ハンドラを通して剥離層に紫外光を照射することによって剥離層をアブレーションする。半導体ウェーハは、透明ハンドラから取り除かれる。
本方法は、半導体ウェーハを処理した後、剥離層をアブレーションする前に、透明なハンドラおよび剥離層を通して半導体ウェーハを検査するステップ、ならびに検査によって修正可能な欠陥が明らかにされた場合、剥離層をアブレーションする前に半導体ウェーハを修復するステップをさらに含んでもよい。
接合された半導体ウェーハは、透明ハンドラを含む。デバイス・ウェーハは、透明ハンドラに接合される。紫外線レーザ放射によるアブレーションに対して脆弱で、可視光に対して透明な剥離層は、透明ハンドラとデバイス・ウェーハとの間で、透明ハンドラ上に直接設けられる。接着層は、透明ハンドラとデバイス・ウェーハとの間に差し挟まれる。
透明ハンドラは、Ｂｏｒｏｆｌｏａｔガラス（Ｒ）を含んでもよい。透明ハンドラは、紫外および可視光に対して実質的に透明であってもよい。透明ハンドラは、およそ６５０μｍの厚さであってもよい。デバイス・ウェーハは、集積回路素子を含んでもよい。デバイス・ウェーハは、１つまたは複数のシリコン貫通バイア（ＴＳＶ）を含んでもよい。デバイス・ウェーハは、３Ｄ集積回路または３Ｄパッケージのための層であってもよい。
接着層は、ＴＯＫ Ａ０２０６（Ｒ）であってもよい。剥離層は、接着剤を含んでもよい。剥離層は、ＨＤ３００７（Ｒ）を含んでもよい。剥離層は、シクロヘキサノンを含んでもよい。剥離層は、およそ６μｍの厚さであってもよい。剥離層は、アブレーション・レーザから放射されるある周波数の光を強く吸収してもよい。アブレーション・レーザから放射される光の周波数は、およそ３５０〜３６０ｎｍであってもよい。
アブレーション・レーザから放射される光の出力は、およそ５〜３０ワットであってもよい。
剥離層は、紫外線レーザ放射によるアブレーションに対して脆弱であってもよい。剥離層は、およそ５〜３０ワットの範囲にある出力の紫外線レーザ放射によるアブレーションに対して脆弱であってもよい。
透明ハンドラ、接着層、および剥離層は、それらを通してデバイス・ウェーハの検査ができるように構成されてもよい。
接合された半導体構造は、透明基板を含む。半導体ウェーハは、透明基板に接合される。第１の接着層は、透明基板と半導体基板との間に差し挟まれる。紫外線レーザ放射による破壊に対して脆弱で、可視光に対して透明な第２の接着層は、透明基板上に直接、および半導体ウェーハと透明基板との間に設けられる。
第２の接着層は、ＨＤ３００７（Ｒ）またはシクロヘキサノンを含んでもよい。
本開示は、添付図面に関連して考察された場合、以下の詳細な説明を参照することによって一層よく理解されるようになるため、本開示のより完全な理解およびその付随する態様の多くが容易に得られるであろう。
本発明の例示的な実施形態による、ハンドラ・ウェーハの接合および剥脱を行うための手法を示す流れ図である。 本発明の例示的な実施形態による、デバイス・ウェーハのハンドラに対する接合および剥脱を示す概略図である。 本発明の例示的な実施形態による、ハンドラの上面にレーザ光を照射するパターンを示す概略図である。 本発明の例示的な実施形態による、ハンドラの上面にレーザ光を照射するパターンを示す概略図である 本発明の例示的な実施形態によるスキャニング・レーザ剥脱システムを示す概略図である。
図面に示す本開示の例示的な実施形態を説明する際に、明瞭にするため、特定の術語が用いられる。しかし、本開示は、そのように選択され特定の術語に限定されることは意図されておらず、特定の要素それぞれが同じような方法で動作する技術的な均等物をすべて含むことを理解されたい。
本発明の例示的な実施形態は、シリコンデバイス・ウェーハをハンドリング・ウェーハまたは他の基板に対して一時的に接合および剥脱するための、接着層および別個の剥離層を利用する様々な手法を提供する。シリコンデバイス・ウェーハの下にある回路を剥脱の前に光学的に検査することができるように、剥離層は、透明であってもよい。剥脱は、レーザを使用して、剥離層をアブレーションすることによって行われてもよい。使用するレーザは、紫外線（ＵＶ）レーザ、例えば、３５５ｎｍのレーザであってもよい。この波長は、堅牢で、比較的安いダイオード励起固体（ＤＰＳＳ）レーザを利用できるため特に魅力的である。
シリコンデバイス・ウェーハのハンドリング・ウェーハへの接合は、接着層および別個の剥離層の両方を使用することを含むため、接合プロセスは、本明細書ではハイブリッド接合と呼ばれることがある。ハイブリッド接合のための一手法によると、剥離層は、紫外線（ＵＶ）アブレーション層であってもよく、ガラス・ハンドラであってもよいハンドリング・ウェーハに張り付けられてもよい。次いで、ＵＶアブレーション層を硬化させてもよい。次いで、ガラス・ハンドラまたはシリコンデバイス・ウェーハのいずれかに接着層を形成する接着剤を塗布することができる。ＵＶアブレーション層は、剥脱で使用するレーザの波長で吸収が大きい材料を含んでもよい。また、材料は、接着接合された界面の検査が可能となるように可視スペクトルにおいて光学的に透明であってもよい。ＵＶアブレーション層ならびに接着剤は両方とも、ＰＥＣＶＤおよび金属スパッタリングを含む加熱真空蒸着、熱ベーク・ステップ、ならびに溶剤、酸および塩基を含む（接合されたウェーハ界面の縁部ビード領域で）ウェット化学反応に曝されることを含む半導体プロセスに十分に耐えることができるように、化学的および熱的に安定である。
例示的なガラス調製プロセスは、例えば、ガラス・ハンドラ上へのスピン・コーティングによってＵＶアブレーション材料を塗布することから開始してもよい。次いで、ＵＶアブレーション材料がスピン・コートされたガラス・ハンドラをソフト・ベークして、溶剤をすべて取り除くことができる。スピン・コーティングのパラメータは、ＵＶアブレーション層の粘度に依存することがあるが、およそ５００ｒｐｍ〜およそ３０００ｒｐｍの範囲に入ることがある。ソフト・ベークは、およそ８０°Ｃ〜およそ１２０°Ｃの範囲に入ることがある。最終硬化の温度は、２００°Ｃ〜４００°Ｃの範囲に入ることがある。より高い硬化温度は、３５０°Ｃ〜４００°Ｃで行われる可能性がある標準ＣＭＯＳ ＢＥＯＬ処理中にＵＶアブレーション層の熱的安定性を保証するのにより効果的な場合がある。強くＵＶ吸収するまたはＵＶ感光性の材料については、およそ１０００Å〜およそ２０００Å程度の厚さの非常に薄い最終層が剥離層として働くのに十分な場合がある。そうした材料の１つは、約１０００Åの厚さの膜を生成するように、ガラスにスピン塗布され、およそ１時間、３５０°Ｃの窒素雰囲気中で硬化させることができるＳｈｉｎ Ｅｔｓｕ ＯＤＬ ３８（Ｒ）である。そうした膜は、可視スペクトル全体にわたって光学的に透明であってもよいが、約３６０ｎｍ未満のＵＶ波長領域において分解に極めて敏感であってもよく、３０８ｎｍ（例えば、ＸｅＣｌ）もしくは３５１ｎｍ（例えば、ＸｅＦ）で動作するエキシマレーザまたは３５５ｎｍで動作するダイオード励起３逓倍ＹＡＧレーザなどの一般的なＵＶレーザ源を使用して、完全にかつきれいにアブレーションすることができる。
本発明の例示的な実施形態によると、接着剤は、所望の任意の一時的または永久的な接着剤であってもよい。接着剤は、（例えば、ＵＶアブレーション層が追加された後の）ガラスまたはデバイス・ウェーハのいずれかに塗布されうる。ＵＶアブレーション層によってガラス剥離が支配されるので、接着剤は、そのＵＶ吸収特性に無関係に選択されうる。これによって可能な選択肢が大幅に増大する。比較的低温のウェーハ用途（例えば、最大約２５０°Ｃ）に対しては、低圧および低温（＜１気圧、およそ２００°Ｃ）で接合することが可能な多種多様な材料が存在する（例えば、ＴＯＫ ＴＺＮＲ−０１３６（Ｒ））。そうした材料に対する典型的な接合サイクルは、接合ツール中で行われ、この接合ツールでは、ガラスおよびＳｉウェーハが位置合わせされて保持されるが狭いギャップによって分離され、ウェーハとハンドラを接触させる前に両方の間に真空を生成することができる。ウェーハは、互いに押し付けられている間に、所望の接合温度に加熱される。接合サイクルは、典型的には約３〜５分である。より高い温度の印加（例えば、およそ３００°Ｃ〜およそ３５０°Ｃ）に対しては、接着剤の選択肢は少なく、ＢＣＢおよびＨＤ ＭｉｃｒｏｓｙｓｔｅｍｓのＨＤ３００７（Ｒ）などのポリイミドを主成分とする材料が含まれる。これらの材料は、一旦硬化すると、一般に粘着性が極めて小さくなり、より高い圧力および温度（＞１気圧、およそ３００°Ｃ〜およそ３５０°Ｃ）で接合されうる。選択された接着剤は、およそ５００〜およそ３０００ｒｐｍでスピン塗布され、およそ８０°Ｃ〜およそ１２０°Ｃでソフト・ベークされ、次いで、窒素中で最大１時間、およそ３００°Ｃ〜およそ３５０°Ｃで硬化させられてもよい。接合サイクルは、これらの材料に対して、およそ２０〜およそ４０分程度であってもよい。
アブレーション層界面でガラス・ハンドラを剥離するレーザ剥脱は、３０８ｎｍ（例えば、ＸｅＣｌ）または３５１ｎｍ（例えば、ＸｅＦ）で動作するエキシマレーザ、ならびに３５５ｎｍで動作するダイオード励起（３逓倍）ＹＡＧレーザまたは２６６ｎｍで動作するダイオード励起（４逓倍）ＹＡＧレーザを含む数多くのＵＶレーザ源のうちのいずれか１つを使用して行われてもよい。エキシマレーザは、比較的高価で、比較的多くのメンテナンス／サポート（例えば、毒ガス封じ込め）を必要とするシステムである場合があり、低い繰返し率で非常に大きな出力（例えば、数百Ｈｚの繰返しで数百ワット）を一般に有することがある。ここで明示した材料のＵＶアブレーションしきい値は、剥離を達成するのに、１平方ｃｍ当たり１００〜１５０ミリジュール（ｍＪ／平方ｃｍ）が必要な場合がある。これらの大出力のために、エキシマレーザは、数１０ｍｍ２程度の面積の寸法を有する比較的大面積のビーム（例えば、０．５ｍｍ×５０ｍｍのラインビーム形状）でこのエネルギを供給することができる。これらの大出力および比較的低い繰返し率のために、エキシマレーザを用いるレーザ剥脱ツールは、固定ビームを用いた可動ｘ−ｙステージで構成されることがある。ステージの移動は、毎秒約１０〜５０ｍｍであってもよい。剥脱されるウェーハ対は、ステージ上に配置され、表面全体が照射されるまで、前後に走査されることがある。
代替のレーザ剥脱システムは、ウェーハ表面の端から端まで小さなスポット・ビームを高速で走査することによって、それほど高価でない、より堅牢で、より低出力の、３５５ｎｍの固体励起３逓倍ＹＡＧレーザを使用して生成されることがある。３５５ｎｍの波長のレーザは、２つの理由で２６６ｎｍの４逓倍ＹＡＧレーザに比較して好ましい場合がある。すなわち、１）３５５ｎｍの出力は、同じサイズのダイオード・レーザ励起出力に対して、２６６ｎｍの出力よりも典型的には２〜３倍大きく、２）多くの一般的なハンドラ・ウェーハ・ガラス（例えば、Ｓｃｈｏｔｔ Ｂｏｒｏｆｌｏａｔ ３３（Ｒ））は、３５５ｎｍで９０％以上の透過性があるが、２６６ｎｍでは約１５％しか透過性がないためである。２６６ｎｍでは出力の８０％がガラスに吸収されるため、始動レーザ出力は、剥離界面で同じアブレーション・フルエンスを実現するのに約６倍高いことがあり、ガラス・ハンドラ自体に熱衝撃の危険性がある。
例示的な３５５ｎｍ走査型レーザ剥脱システムは、下記を含むことができる。１）３５５ｎｍで５〜１０ワットの出力、５０〜１００ｋＨｚの繰返し率、および１０〜２０ｎｓのパルス幅を有するＱスイッチ３逓倍ＹＡＧレーザ。このレーザの出力ビームは、拡大され、ｘおよびｙ検流計走査モータに取り付けられたミラーを備える商用の２軸スキャナへ誘導されてもよい。スキャナは、固定されたウェーハ・ステージ上方の固定距離に取り付けられてもよく、この距離は、剥離されるウェーハの作業面積に応じて、２０ｃｍ〜１００ｃｍの幅がある。５０〜１００ｃｍの距離は、１０メートル／秒程度の移動スポット速度を効果的に実現することができる。Ｆθレンズは、スキャナの下向きの出力部に取り付けられてもよく、ビームを１００〜５００ミクロン程度のスポットサイズに集束させることができる。３５５ｎｍの、５０ｋＨｚで繰り返す１２ｎｓのパルス幅の、出力６ワットのレーザ、１０ｍ／ｓのラスタ速度で動作する８０ｃｍのスキャナ・ウェーハ間距離に対し、最適なスポットサイズは、２００ミクロン程度であってもよく、必要とされる約１００ｍＪ／平方ｃｍのアブレーション・フルエンスが約３０秒に２回ウェーハ全面に（例えば、重なり合った行を使用して）供出されうる。重なりのステップ距離がスポット径（例えば、１００ミクロン）の半分に等しい重なり合った行を使用することによって、確実に、走査される行と行との間のギャップのためにウェーハの一部が見逃されることがなく、界面のすべての部分が同一の総フルエンスを受ける。
図１は、本発明の例示的な実施形態による、ハンドラ・ウェーハの接合および剥脱を行うための手法を示す流れ図である。初めに、剥離層および接着層が張り付けられてもよい。例示的な一手法によると、剥離層は、ハンドラに張り付けられてもよく（ステップＳ１１）、接着層は、デバイス・ウェーハに張り付けられてもよい（ステップＳ１２）。しかし、他の例示的な手法によると、剥離層は、ハンドラに張り付けられてもよく、次いで、接着層が剥離層に張り付けられてもよい。
剥離層は、ガラスと接着剤との間に常に差し挟まれる。その後、デバイス・ウェーハは、剥離層および接着層がデバイス・ウェーハとハンドラとの間に設けられるようにハンドラに接合されてもよい（ステップＳ１３）。接合は、数多くの商用接合ツールのいずれか１つにおいて提供されるような真空環境中で、管理された熱および圧力の下でデバイス・ウェーハとハンドラを物理的にくっつけることを含んでもよい。
デバイス・ウェーハがハンドラに首尾よく接合された後、所望の処理を行ってもよい（ステップＳ１４）。処理は、デバイス・ウェーハがその所望の状態を実現するまで、パターニング、エッチング、薄層化などのプロセス・ステップを含んでもよい。その後、デバイス・ウェーハの回路を検査してもよい（ステップＳ１５）。デバイス回路の検査を行い、デバイス・ウェーハが適切に処理されたことを確実なものとすることができる。検査は、例えば、高品質顕微鏡または他の画像診断法(imaging modality)を使用して、光学的に行われてもよい。光学検査は、上記したように透明であってもよいハンドラを通して行われてもよい。また、デバイス回路の光学検査は、剥離層および接着層のそれぞれが同様に透明であってもよいため、これらの層を通して行われてもよい。
光学検査は、すべての処理が完了した後に、またはウェーハの処理中の任意の段階で、あるいはその両方で行われてもよい。本発明の一部の例示的な実施形態によると、光学検査は、欠陥を生成しそうな１つまたは複数の重要な処理ステップの後に行われてもよい。光学検査の結果、欠陥がデバイス・ウェーハ内にあるという判定がなされた場合、デバイス・ウェーハは、その場ではねられ、その後の処理が取り消されてもよい。ハンドラを通してデバイス・ウェーハを光学的に検査することができるので、テストを行うためにデバイス・ウェーハをハンドラから取り除く必要がなく、したがって、他の可能性のある方法に比べ処理の初期段階で欠陥を検出することができる。さらに、３Ｄスタック全体が組み立てられるまで待って、その後にテストを行うことは、３Ｄスタック全体を廃棄することになり、それによって、実質的に歩留りを低下させ、製造コストを実質的に増加させる可能性がある。さらに、ガラスを通して接合された界面を見ることは、処理によって、薄層化および真空処理中に歩留り損失につながりかねない小さなボイドが接合接着剤自体の中に発生していないということを確認できるという点で有用な場合がある。このような欠陥は、処理ステップの初期段階で存在することがわかる可能性があるため、ウェーハ欠陥品に対して行われる後続の処理ステップを回避することができる。
デバイス・ウェーハを光学的に検査するためのこの機会は、赤外レーザ光曝露による熱を生成することが可能であるためにはＬＴＨＣ層が必然的に不透明である、上で論じた３Ｍの光・熱変換（ＬＴＨＣ）手法などの従来技術の手法では存在しない可能性がある。
デバイス・ウェーハに対して検査およびすべての必要な修復作業を行った後、レーザ・アブレーション・プロセスを行い、デバイス・ウェーハをハンドラから分離することができる（ステップＳ１６）。レーザ・アブレーションは、透明ハンドラを通して剥離層をＵＶレーザ光に曝露させることによって行われてもよい。ＵＶレーザ光に曝されると、剥離層は、燃えるか、破砕するか、さもなければ分解することができる。これは、上で論じた３ＭのＬＴＨＣ手法と対照をなし、このＬＴＨＣ手法では、ＬＴＨＣ層が赤外線レーザ光に曝される結果として熱を生成し、この熱が、デバイス・ウェーハをハンドラから剥がすことができる点にまで接着層を軟化させる。したがって、本発明の例示的な実施形態による剥離層は、ＵＶレーザ光の曝露の下で破砕する材料を含む。接着層は、このプロセスの間、硬いままであってもよいため、デバイス・ウェーハを接着層とともにハンドラから容易に取り除くことができる。所望の場合、様々な処理技法を使用して、接着層の残りをデバイス・ウェーハから取り除くことができる。
剥離層は、剥脱中に燃えてなくなるので、剥脱は、上で論じた３ＭのＬＴＨＣ手法などの従来の技法よりも実質的にきれいな可能性がある。
レーザ・アブレーションによってデバイス・ウェーハがハンドラから分離された後、例えば、単にハンドラを引っ張り離すことによって、デバイス・ウェーハをハンドラから容易に取り除くことができ、デバイス・ウェーハを洗浄して接着剤を取り除くことができる（ステップＳ１７）。
図２は、本発明の例示的な実施形態による、デバイス・ウェーハのハンドラに対する接合および剥脱を示す概略図である。デバイス・ウェーハ２１は、処理されることになる、例えば、３Ｄパッケージに収容される３Ｄ ＩＣまたはＩＣの層などの３Ｄスタックに追加されることになるシリコン・ウェーハであってもよい。デバイス・ウェーハ２１は、接合の前に処理されてもよいが、接合の前、デバイス・ウェーハ２１は、全厚みを有するウェーハであってもよい。後続の処理中にデバイス・ウェーハ２１に構造的な支持を与えるために、デバイス・ウェーハ２１は、ハンドラに接合されてもよく、この後続の処理には、行わなければならない可能性があるある一定の処理ステップに耐えるのに必要な構造的完全性をデバイス・ウェーハ２１がもはや呈することができない点にまでデバイス・ウェーハ２１を薄層化することが含まれてもよい。デバイス・ウェーハは、シリコンを含む必要はなく、代わりに、代替の半導体材料を含んでもよい。デバイス・ウェーハ２１は、初めに全厚みを有するウェーハであってもよく、続いておよそ２００μｍ〜２０μｍのサイズに薄層化されてもよい。
ハンドラ２２は、透明な基板であってもよく、例えば、Ｂｏｒｏｆｌｏａｔガラス（Ｒ）を含んでもよい。ハンドラは、ハンドラに接合されたデバイス・ウェーハ２１に構造的完全性を与えるのに十分に厚いことがある。例えば、ハンドラは、およそ６５０μｍの厚さであってもよい。
上記したように、接着層２３および剥離層２４は、デバイス・ウェーハ２１とハンドラ２２との間に設けられてもよい。本発明の例示的な一実施形態によると、剥離層２４は、ハンドラ２２上に直接配置される。剥離層２４は、レーザ・アブレーション中に使用するレーザ光のＵＶ近くの波長を強く吸収するように高度に特化した材料を含んでもよい。本発明の例示的な実施形態は、例えば、波長３５５ｎｍの、またはそれに近いＵＶレーザを用いることがあり、剥離層２４は、ＵＶ光、特に３５５ｎｍの波長を有する光を大きく吸収する材料を含むことができる。剥離層２４は、それ自体接着剤を含んでもよいが、少なくとも以下で論じる理由で、剥離層２４は、接着層２３とは全く別個の層であってもよい。
剥離層２４は、例えば、スピン塗布することができ、３５０°Ｃで硬化させることができるポリイミド・ベースの接着剤であるＨＤ３００７（Ｒ）を含んでもよい。剥離層は、およそ６μｍの厚さであってもよい。ＨＤ３００７（Ｒ）および同様の材料の熱可塑性の性質によって、剥離層２４材料を液体状態で塗布することができ、剥離層２４の塗布中にハンドラ２２の表面を満たすように流動させることができる。この材料は、剥離層２４が早々に破砕することなくハンドラ２２に接合されている間に、引き続きデバイス・ウェーハ２１に対して行われることがある、通常使用される処理技法に耐えるほどに十分に強くてもよい。そうしたプロセスには、ウェーハ研削、２６０°Ｃを超える加熱、ＰＥＣＶＤ、ＣＭＰ、２００°Ｃでの金属スパッタリング、シード金属のウェットエッチ、レジスト剥離、および３２０°Ｃでのポリマーの硬化が含まれてもよい。
さらに、ＨＤ３００７（Ｒ）は、上記のような処理ステップに耐えることができる一方、ＨＤ３００７（Ｒ）は、ＵＶ光を強く吸収することもでき、３０８ｎｍのエキシマレーザからの放射によって容易にアブレーションさせられうる。
それ自体接着剤ではなく、むしろフォトリトグラフィにおいて下層として使用される光学的な平坦化材料であるより有利なＵＶ剥離層の例は、Ｓｈｉｎ Ｅｔｓｕ ＯＤＬ−３８（Ｒ）である。約１０００Åの非常に薄いこの材料の層を、ガラス・ハンドラにスピン塗布して、窒素中で、３５０°Ｃで硬化させることができる。この材料は、３６０ｎｍ未満のＵＶ波長を非常に強く吸収し、速やかに分解し、したがって、３５５ｎｍのレーザ波長で使用するのに優れた剥離層である。
使用される材料とは無関係に、剥離層２４は、好みのＵＶ波長でレーザ・アブレーションさせることができる材料を含んでもよい。例えば、ハンドラ上に、例えば、剥離層材料をスピン・コーティングまたはスプレーし、次いで、熱（例えば、３５０°Ｃ）またはＵＶ光あるいはその両方を使用して、この材料を硬化させることによって剥離層２４を生成してもよい。剥離層材料の硬化は、ハンドラ２２をデバイス・ウェーハ２１に接合する前に、または同時に行われてもよい。
接着層２３は、デバイス・ウェーハ２１または剥離層２４のいずれかに接着剤を塗布することによって生成されてもよい。接着層２３は、剥離層２４として使用されるものとは別個の材料を含んでもよく、具体的には、接着層２３は、剥離層２４をアブレーションするために使用される波長の光を強く吸収しない接着剤であってもよい。任意の数の適切な接着剤をこの層に使用することができるが、適切な接着剤の一例は、ＴＯＫ Ａ０２０６（Ｒ）である。接着層は、例えば、接着剤をデバイス・ウェーハ２１に塗布することによって生成されてもよい。接着層２３は、熱（例えば、２２０°Ｃ）を使用して硬化させられてもよい。
本発明の例示的な一実施形態によると、接合を行う前に剥離層２４を硬化させてもよい。このように、剥離層２４材料と接着層２３材料との間の有害な相互作用の可能性を最小限にすることができる。接合は、２２０°Ｃの温度（接着層２３材料の硬化温度）で、およそ５００ｍｂａｒの印加圧力を使用して、ボンダ、例えば、Ｓｕｓｓボンダ（Ｒ）で行われてもよい。接合では、デバイス・ウェーハ２１は、接着層２３によって剥離層２４が取り付けられたハンドラ２２に接合されてもよい。
その後、例えば、上で詳細に説明したように、処理、試験、および修復を行うことができる。試験および検査は、例えば、Ｂｏｒｏｆｌｏａｔガラス（Ｒ）からなる透明ハンドラを使用することよって容易に行われうる。
処理、試験、および修復が完了し、デバイス・ウェーハ２１をハンドラ２２から剥脱するときがくると、レーザ２５を使用して剥離層２４を照射することができる。上で論じたように、レーザは、３０８ｎｍのエキシマレーザまたは３５５ｎｍのＤＰＳＳレーザ、例えば、１０６４ｎｍのダイオード・レーザを周波数３逓倍することによって生成されたものであってもよい。本発明の例示的な一実施形態によると、レーザ２５は、３５５ｎｍの波長、５０ｋＨｚで５Ｗの出力、１５〜３００ｋＨｚの繰返し率、および５０ｋＨｚで１２ｎｓ未満のパルス幅を有するＨＩＰＰＯ ３５５ＱＷレーザ（Ｒ）であってもよい。しかし、２６６ｎｍの波長を有するＨＩＰＰＯ ２６６ＱＷ（Ｒ）などの他のＵＶレーザを使用してもよい。
剥離層２４は、透明であってもよいハンドラ２２を通して、使用するレーザ２５の波長に少なくとも照射されてもよい。レーザ２５は、例えば、ラスタ・パターンで、ハンドラ２２の表面を端から端まで走査するスポット・ビームを生成することができ、またはレーザ２５は、ハンドラ２２の端から端まで一回もしくは複数回掃引する扇形ビームを生成することができる。レーザ２５から放射された光の誘導は、例えば、８１０ｍｍのｆｌを有するＦθスキャン・レンズであってもよいスキャナおよびレンズ２６を使用することによって処理されてもよい。図３および図４は、本発明の例示的な実施形態による、レーザ光をハンドラ２２の上面３１に照射するパターンを示す概略図である。図３でわかるように、レーザ光は、ハンドラ２２の上面３１のｘ軸方向に沿って移動し、それぞれの連続するライン３２がＹ軸方向に下方に描かれているライン３２に描かれるスポット・ビームとしてハンドラ２２の上面３１を端から端まで誘導されてもよい。あるいは、図４でわかるように、レーザ光は、蛇行パターン３３で誘導されてもよい。
使用するレーザ２５のＵＶ波長が比較的高エネルギを含むことができるため、光は効率的に剥離層２４をアブレーションすることができる。一旦アブレーションさせると、デバイス・ウェーハ２１をハンドラ層２２から自由に取り除くことができる。その後、溶剤または洗浄化学物質を使用して、デバイス・ウェーハ２１上に残る可能性がある接着層２３または剥離層２４あるいはその両方の残る要素すべてを取り除くことができる。次いで、剥脱され洗浄されたデバイス・ウェーハ２１は、さらに処理され、ダイシングされ、３Ｄスタックに張り付けられ、またはパッケージもしくは別の３Ｄ要素に合体され、あるいはその両方がなされる。
図５は、本発明の例示的な実施形態によるレーザ剥脱を行うための装置を示す概略図である。ここで図５に示すような、本発明の一部の例示的な実施形態によると、接合されたハンドラおよびデバイス・ウェーハ４１は、例えば、ステージ上で静止したままであってもよい。他の例示的な実施形態によると、ステージは、移動可能であってもよい。レーザ４２は、ビームを提供することができ、次いでこのビームが所望のビーム・サイズを提供するためのビーム拡大器４５へ送られてもよい。次いで、ビームは、ｘ軸およびｙ軸に沿ってビームを誘導することができるスキャナ４６に入ることができる。１つまたは複数の制御装置４３は、レーザ４２、ビーム拡大器４５およびスキャナ４６の制御に影響を与えることができる。接合されたハンドラおよびウェーハ４１が保持されるステージが移動可能な場合、コントローラ４３は、ステージの移動もまた制御することができる。そのような場合には、スキャナ４６は、省略されてもよい。計算機装置４４は、制御するやり方で前もってプログラムされてもよく、これらの命令が１つまたは複数の制御装置４３によって実行されてもよい。スキャン・レンズ４７は、接合されたハンドラおよびデバイス・ウェーハ４１に所望のスポット特性で当たるようにビームを調整することができる。
本明細書に記載された例示的な実施形態は、例示であって、本開示の趣旨または添付の特許請求の範囲から逸脱せずに多くの変形形態を紹介することができる。例えば、異なる例示的な実施形態の要素または特徴あるいはその両方は、本開示および添付の特許請求の範囲内で互いに組み合わされても、または置き換えられても、あるいはその両方がなされてもよい。

Claims (20)

  1. 半導体ウェーハを処理するための方法であって、
    剥離層を透明ハンドラに張り付けるステップと、
    前記剥離層とは異なる接着層を、半導体ウェーハと、前記剥離層が張り付けられた前記透明ハンドラとの間に張り付けるステップと、
    前記接着層を使用して、前記半導体ウェーハを前記透明ハンドラに接合するステップと、
    前記半導体ウェーハが前記透明ハンドラに接合されている間に前記半導体ウェーハを処理するステップと、
    前記透明ハンドラを通して前記剥離層にレーザを照射することによって前記剥離層をアブレーションするステップと、
    前記半導体ウェーハを前記透明ハンドラから取り除くステップと、
    を含む方法。
  2. 前記剥離層が、前記レーザから放射されたある周波数の光を強く吸収する、請求項１に記載の方法。
  3. 前記レーザから放射された光が紫外光である、請求項１に記載の方法。
  4. 前記レーザから放射された前記光がおよそ３５０〜３６０ｎｍの波長を有する、請求項３に記載の方法。
  5. 前記剥離層をアブレーションするために使用する前記レーザがＹＡＧレーザまたはＸｅＦエキシマレーザである、請求項３に記載の方法。
  6. 前記接着層が前記半導体ウェーハに張り付けられる、請求項１に記載の方法。
  7. 前記剥離層が張り付けられた前記透明ハンドラに前記半導体ウェーハを接合する前に前記剥離層を硬化させる、請求項６に記載の方法。
  8. 前記接着層が前記剥離層に張り付けられる、請求項１に記載の方法。
  9. 前記接着層を張り付ける前に前記剥離層を硬化させる、請求項８に記載の方法。
  10. 前記剥離層をアブレーションするために使用する前記レーザがダイオード励起固体（ＤＰＳＳ）レーザである、請求項１に記載の方法。
  11. 前記剥離層をアブレーションするために使用する前記レーザがエキシマレーザである、請求項１に記載の方法。
  12. 前記剥離層をアブレーションするために使用する前記レーザが、エキシマレーザと比較して比較的低出力のレーザである、請求項１に記載の方法。
  13. 前記比較的低出力がおよそ５ワット〜３０ワットの範囲にある、請求項１２に記載の方法。
  14. 前記半導体ウェーハが前記透明ハンドラに接合されている間に前記半導体ウェーハを処理するステップが、前記半導体ウェーハを薄層化するステップを含む、請求項１に記載の方法。
  15. 前記半導体ウェーハが前記透明ハンドラに接合されている間に前記半導体ウェーハを処理するステップが、１つまたは複数のシリコン貫通バイア（ＴＳＶ）を生成するステップを含む、請求項１に記載の方法。
  16. 前記半導体ウェーハの前記処理の後、前記剥離層をアブレーションする前に、前記透明なハンドラおよび前記剥離層を通して前記半導体ウェーハを検査するステップと、
    前記検査によって修正可能な欠陥が明らかにされた場合、前記剥離層をアブレーションする前に前記半導体ウェーハの修復を行うステップと、
    をさらに含む、請求項１に記載の方法。
  17. 前記半導体ウェーハを前記透明ハンドラから取り除いた後に、前記半導体ウェーハを３Ｄスタックに追加するステップをさらに含む、請求項１６に記載の方法。
  18. 前記剥離層が可視光に対して実質的に透明である、請求項１に記載の方法。
  19. 半導体ウェーハを処理するための方法であって、
    紫外光を強く吸収する剥離層を、可視光に対して実質的に透明な透明ハンドラに張り付けるステップと、
    前記剥離層と半導体ウェーハとの間に接着層を張り付けるステップと、
    前記接着層を使用して、前記半導体ウェーハを前記透明ハンドラに接合するステップと、
    前記半導体ウェーハが前記透明ハンドラに接合されている間に前記半導体ウェーハを処理するステップと、
    前記透明ハンドラを通して前記剥離層に紫外光を照射することによって前記剥離層をアブレーションするステップと、
    前記半導体ウェーハを前記透明ハンドラから取り除くステップと、
    を含む方法。
  20. 前記半導体ウェーハの前記処理の後、前記剥離層をアブレーションする前に、前記透明なハンドラおよび前記剥離層を通して前記半導体ウェーハを検査するステップと、
    前記検査によって修正可能な欠陥が明らかにされた場合、前記剥離層をアブレーションする前に前記半導体ウェーハの修復を行うステップと、
    をさらに含む、請求項１９に記載の方法。
JP2015536787A 2012-10-11 2013-09-20 半導体ウェーハを処理するための方法 Pending JP2016500918A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/649,458 US9029238B2 (en) 2012-10-11 2012-10-11 Advanced handler wafer bonding and debonding
US13/649,458 2012-10-11
PCT/US2013/060949 WO2014058601A1 (en) 2012-10-11 2013-09-20 Advanced handler wafer debonding method

Publications (1)

Publication Number Publication Date
JP2016500918A true JP2016500918A (ja) 2016-01-14

Family

ID=50474644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015536787A Pending JP2016500918A (ja) 2012-10-11 2013-09-20 半導体ウェーハを処理するための方法

Country Status (6)

Country Link
US (2) US9029238B2 (ja)
JP (1) JP2016500918A (ja)
KR (1) KR101955067B1 (ja)
CN (1) CN104718605B (ja)
GB (1) GB2520905A (ja)
WO (1) WO2014058601A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093021A (ja) * 2016-12-01 2018-06-14 Jsr株式会社 対象物の処理方法、および半導体装置の製造方法
WO2019220711A1 (ja) * 2018-05-16 2019-11-21 Jsr株式会社 洗浄剤、洗浄剤の製造方法、および対象物の処理方法
JP2021012950A (ja) * 2019-07-05 2021-02-04 東京エレクトロン株式会社 支持体剥離方法及び支持体剥離システム
WO2023053538A1 (ja) * 2021-09-29 2023-04-06 日東電工株式会社 電子部品仮固定用粘着シートおよび電子部品の処理方法
WO2023053537A1 (ja) * 2021-09-29 2023-04-06 日東電工株式会社 電子部品仮固定用粘着シートおよび電子部品の処理方法
WO2023074324A1 (ja) * 2021-10-29 2023-05-04 日産化学株式会社 積層体、剥離剤組成物及び加工された半導体基板の製造方法
WO2023243487A1 (ja) * 2022-06-13 2023-12-21 日東電工株式会社 電子部品仮固定用粘着シート

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI529825B (zh) * 2013-09-04 2016-04-11 矽品精密工業股份有限公司 半導體結構之製法
US9524883B2 (en) 2014-05-13 2016-12-20 Invensas Corporation Holding of interposers and other microelectronic workpieces in position during assembly and other processing
CN106687541B (zh) 2014-07-22 2019-09-24 布鲁尔科技公司 聚酰亚胺用作用于3d ic应用的激光剥离材料
US9111983B1 (en) * 2014-07-31 2015-08-18 Freescale Semiconductor, Inc. Methods for removing adhesive layers from semiconductor wafers
KR102305505B1 (ko) 2014-09-29 2021-09-24 삼성전자주식회사 웨이퍼 서포팅 시스템 디본딩 이니시에이터 및 웨이퍼 서포팅 시스템 디본딩 방법
US9324601B1 (en) * 2014-11-07 2016-04-26 International Business Machines Corporation Low temperature adhesive resins for wafer bonding
US20160133486A1 (en) 2014-11-07 2016-05-12 International Business Machines Corporation Double Layer Release Temporary Bond and Debond Processes and Systems
US20160133497A1 (en) * 2014-11-07 2016-05-12 International Business Machines Corporation Multi-layer laser debonding structure with tunable absorption
US9850406B2 (en) * 2014-11-07 2017-12-26 International Business Machines Corporation Adhesive resins for wafer bonding
SG11201704977WA (en) * 2015-01-14 2017-07-28 Ev Group E Thallner Gmbh Method and device for detaching a substrate from a substrate stack
US9418895B1 (en) 2015-03-14 2016-08-16 International Business Machines Corporation Dies for RFID devices and sensor applications
TW201707959A (zh) * 2015-08-21 2017-03-01 Jsr Corp 基材的處理方法、暫時固定用組成物及半導體裝置
JP2017050322A (ja) * 2015-08-31 2017-03-09 Jsr株式会社 基材の処理方法、半導体装置およびその製造方法
JP6524972B2 (ja) 2015-09-28 2019-06-05 Jsr株式会社 対象物の処理方法、仮固定用組成物、半導体装置及びその製造方法
DE102015118742A1 (de) 2015-11-02 2017-05-04 Ev Group E. Thallner Gmbh Verfahren zum Bonden und Lösen von Substraten
JP6610510B2 (ja) * 2015-11-26 2019-11-27 信越化学工業株式会社 ウエハ積層体及びその製造方法
CN106816513B (zh) * 2015-11-30 2019-06-28 讯芯电子科技（中山）有限公司 Led芯片的封装结构及其制造方法
US10224219B2 (en) * 2015-12-30 2019-03-05 International Business Machines Corporation Handler bonding and debonding for semiconductor dies
US9947570B2 (en) * 2015-12-30 2018-04-17 International Business Machines Corporation Handler bonding and debonding for semiconductor dies
DE102016001602A1 (de) * 2016-02-11 2017-08-17 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum Lösen auf einem Substral bereitgestellter elektronischer Bauteile mittels einer Strahlenquelle
CN105977194A (zh) * 2016-06-30 2016-09-28 华进半导体封装先导技术研发中心有限公司 纳秒固态激光调制系统及键合晶圆分离的方法
US9822002B1 (en) 2016-09-12 2017-11-21 International Business Machines Corporation Flexible electronics for wearable healthcare sensors
US9670061B1 (en) 2016-09-12 2017-06-06 International Business Machines Corporation Flexible electronics for wearable healthcare sensors
CN106409732B (zh) * 2016-11-25 2019-09-20 华进半导体封装先导技术研发中心有限公司 一种利用uv实现晶圆与玻璃分离的方法
CN108122732B (zh) * 2016-11-29 2020-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10923417B2 (en) 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
US10217637B1 (en) 2017-09-20 2019-02-26 International Business Machines Corporation Chip handling and electronic component integration
US10345373B2 (en) * 2017-09-29 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for inspecting semiconductor device structure
CN108335994A (zh) * 2017-12-28 2018-07-27 大族激光科技产业集团股份有限公司 晶片接合结构、晶片接合方法、晶片剥离方法及装置
CN108400088B (zh) * 2018-03-05 2021-07-20 大族激光科技产业集团股份有限公司 晶片结合及剥离的方法
US10490525B1 (en) * 2018-05-10 2019-11-26 International Business Machines Corporation High speed handling of ultra-small chips by selective laser bonding and debonding
WO2020101000A1 (ja) 2018-11-14 2020-05-22 デンカ株式会社 組成物
US10903153B2 (en) 2018-11-18 2021-01-26 International Business Machines Corporation Thinned die stack
CN113439112B (zh) 2019-01-22 2024-01-05 布鲁尔科技公司 用于3-d ic用途的可激光剥离的结合材料
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US11195740B2 (en) 2019-04-17 2021-12-07 Micron Technology, Inc. Methods and apparatus for wafer handling and processing
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
KR20230014687A (ko) * 2020-05-21 2023-01-30 덴카 주식회사 조성물
US11710669B2 (en) 2020-05-25 2023-07-25 International Business Machines Corporation Precision thin electronics handling integration
GB202010407D0 (en) 2020-07-07 2020-08-19 Univ Court Univ Of Glasgow Micromachined mechcahnical part and methods of fabrication thereof
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US20220306177A1 (en) * 2021-03-24 2022-09-29 PulseForge Inc. Method for attaching and detaching substrates during integrated circuit manufacturing
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US11908723B2 (en) 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers
EP4350750A1 (en) * 2022-10-04 2024-04-10 Imec VZW A process for wafer bonding

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
JP4565804B2 (ja) * 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP5110772B2 (ja) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
TW200707799A (en) 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US20080003780A1 (en) 2006-06-30 2008-01-03 Haixiao Sun Detachable stiffener for ultra-thin die
US7825007B2 (en) 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
CA2711266A1 (en) 2008-01-24 2009-07-30 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
KR101458901B1 (ko) * 2008-04-29 2014-11-10 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
US7541203B1 (en) * 2008-05-13 2009-06-02 International Business Machines Corporation Conductive adhesive for thinned silicon wafers with through silicon vias
CN101542702B (zh) 2008-06-05 2014-06-04 香港应用科技研究院有限公司 基于硅通孔的三维晶圆叠层的键合方法
US7867876B2 (en) * 2008-12-23 2011-01-11 International Business Machines Corporation Method of thinning a semiconductor substrate
KR20130000211A (ko) 2011-06-22 2013-01-02 삼성전자주식회사 기판 가공 방법
WO2012176607A1 (ja) * 2011-06-24 2012-12-27 東京応化工業株式会社 積層体の製造方法、基板の処理方法および積層体
US20130002685A1 (en) 2011-06-30 2013-01-03 Qualcomm Mems Technologies, Inc. Bonded double substrate approach to solve laser drilling problems
US8409927B1 (en) 2011-09-23 2013-04-02 GlobalFoundries, Inc. Methods for fabricating integrated circuit systems including high reliability die under-fill

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093021A (ja) * 2016-12-01 2018-06-14 Jsr株式会社 対象物の処理方法、および半導体装置の製造方法
WO2019220711A1 (ja) * 2018-05-16 2019-11-21 Jsr株式会社 洗浄剤、洗浄剤の製造方法、および対象物の処理方法
JP2021012950A (ja) * 2019-07-05 2021-02-04 東京エレクトロン株式会社 支持体剥離方法及び支持体剥離システム
JP7285151B2 (ja) 2019-07-05 2023-06-01 東京エレクトロン株式会社 支持体剥離方法及び支持体剥離システム
WO2023053538A1 (ja) * 2021-09-29 2023-04-06 日東電工株式会社 電子部品仮固定用粘着シートおよび電子部品の処理方法
WO2023053537A1 (ja) * 2021-09-29 2023-04-06 日東電工株式会社 電子部品仮固定用粘着シートおよび電子部品の処理方法
WO2023074324A1 (ja) * 2021-10-29 2023-05-04 日産化学株式会社 積層体、剥離剤組成物及び加工された半導体基板の製造方法
WO2023243487A1 (ja) * 2022-06-13 2023-12-21 日東電工株式会社 電子部品仮固定用粘着シート

Also Published As

Publication number Publication date
CN104718605A (zh) 2015-06-17
US20140106473A1 (en) 2014-04-17
CN104718605B (zh) 2018-05-18
KR101955067B1 (ko) 2019-03-06
WO2014058601A1 (en) 2014-04-17
US9029238B2 (en) 2015-05-12
KR20150064208A (ko) 2015-06-10
GB201506267D0 (en) 2015-05-27
GB2520905A (en) 2015-06-03
US20140103499A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
US9029238B2 (en) Advanced handler wafer bonding and debonding
US10381255B2 (en) Double layer release temporary bond and debond processes and systems
US9586291B2 (en) Adhesives for bonding handler wafers to device wafers and enabling mid-wavelength infrared laser ablation release
JP6788675B2 (ja) 半導体デバイスを処理するための方法、システムおよびコンピュータ・プログラム製品ならびにボンディングされた半導体パッケージ
US20170125268A1 (en) Wafer debonding using mid-wavelength infrared radiation ablation
US10573538B2 (en) Handler bonding and debonding for semiconductor dies
US20160133495A1 (en) Multi-layer laser debonding structure with tunable absorption
US9412663B1 (en) Dies for RFID devices and sensor applications
TW201724243A (zh) 晶圓的加工方法
Andry et al. Advanced wafer bonding and laser debonding
Turkani et al. Photonic Debonding for Wafer-Level Packaging
WANG et al. Application of Laser Debonding in Ultra-Thin Device Processing

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150629

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20150626